JPH01263574A - テストパターンプログラム自動生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＬＳＩメモリ等のテストに用いるテストパター
ン発生器に係り、特に、プログラムをテストパターン発
生器に与えて計算によシテストパターンを発生させるテ
ストパターンプログラム自動生成装置に関する。

〔従来の技術〕

従来のテストパターン発生器は、特開昭６１−１７５５
１３０号公報に記載されている様に、マイクロプログラ
ムの制御によシテストパターンを発生するようになって
いる。

〔発明が解決しようとする課題〕

上記従来技術は、マイクロプログラムを直接人手によシ
開発するが、マイクロプログラム記述は熟練を要し、テ
ストプログラム開発に工数がかかる。そこで、高級言語
で記述されたテストパターンプログラムから、マイクロ
プログラムを自動生成するシステムが考えられた。とこ
ろが、メモリＬＳＩのテストでは、タイミング仕様によ
シ、テスト信号出力命令間の時間間隔が規定されるため
、テスト信号出力命令の間でのバタンデータの計算をす
るステップ数が制限される。このため、高級言語中の各
ステートメントを、同じ動作をするマイクロプログラム
に置き直すと℃・う機械的翻訳によって生成したマイク
ロプログラムでは、ステップ数の制限全溝たせないので
、ＬＳＩのテストタイミング仕様を満たせない場合が起
きるという間、　題がある。

本発明の目的は、上記問題点を解決して、メモリＬＳＩ
テストのタイミング仕様を満たすテストパターンプログ
ラムを生成するテストパターンプログラム自動生成装置
を提供することにある。

〔課題を解決するための手段〕

ＬＳＩのテストは、各アドレスに対してテスト信号を与
えて行う為、テストパターンプログラムは、テストする
ＬＳＩのアドレスを制御変数としたループによる繰返し
処理が主体となっている。

一方、マイクロプログラムは、何種類かの命令を並列に
実行可能である。従って、ループ制御のために付加され
る条件分岐命令やループ回数カウントに用いる命令を、
ループ中のテスト信号出力等、他の命令に並列化するこ
とが考えられる。パターンプログラム中ではループの出
現頻度が高く、ループ内のステップは繰返し実行される
ので、条件分岐命令の並列化は、プログラム全体の実行
ステップ数削減に有効である。

そこで上記目的は、マイクロプログラムメモリと、該マ
イクロプログラムメモリ上で動作する条件分岐命令検出
手段と、並列化可否判定手段と、並列化実行手段とをテ
ストパターン生成装置に付加し、マイクロプログラムの
ステップ数を削減することで、達成される。

〔作用〕

マイクロプログラムメモリは、高級言語で記述されたテ
ストパターンプログラムを機械的に翻訳処理した結果で
ある。条件分岐命令検出手段は、マイクロプログラムメ
モリ上で条件分岐命令を検出する。検出された条件分岐
命令は、並列化可否判定手段で、周辺ステップの命令と
、並列化可能か否かを判定する。並列化可能の場合は、
並列化実行手段で、周辺ステップの命令と並列化部する
。

並列化結果は、マイクロプログラムメモリに格納する。

条件分岐命令検出手段で条件分岐命令が検出されない場
合は、並列化処理を終了し、条件分岐命令並列化が不可
の場合は、新たに条件分岐命令検出手段により、次の条
件分岐命令の検出を試みる。

〔実施例〕

以下、本発明の一実施例を図に従って説明する。

第１図は、本発明の一実施例に係るテストパターンプロ
グラム自動生成装置の全体図である。

ここで、１００は高級言語で記述されたテストパターン
プログラム、１０１はテストパターンプログラムをマイ
クロプログラムに翻訳するコンパイラ部、１０２はコン
パイラ部１０１の出力結果であるマイクログログラムメ
モリである。１０３は条件分岐命令の並列化部、１０４
は条件分岐命令の並列化処理に係るもので、並列化処理
後のマイクロプログラムである。

まず、入力された高級言語で記述されたテストパターン
プログラム１００は、コンパイラ部１０１でマイクロプ
ログラムにａ訳され、条件分岐命令の並列化部１０５中
のマイクロプログラムメモリ１０２に入力され、並列化
処理後にマイクロプログラム１０４として出力される。

次に、上記のテストパターン生成装置において、本発明
の要部となる条件分岐命令並列化部１０５について説明
する。

第２図は、条件分岐命令並列化部のブロック構成図であ
る。

ここで、２００は、高級言語で記述されたテストパター
ンプログラム″ｋｇｊＡ訳したマイクロプログラムを格
納するマイクロプログラムメモリ、２０１は、マイクロ
プログラムメモリ２００上で条件分岐命令を検出する条
件分岐命令検出手段、２０２は、条件分岐命令が検出さ
れた場合に、周囲のステップの命令と並列化が可能か否
かを判定する並列化可否判定手段、２０５は、条件分岐
命令が並列化可能な場合に並列化を実行する並列化実行
手段である。

まず、翻訳されたマイクロプログラムは、マイクロプロ
グラムメモリ２００に格納される。条件分岐命令検出手
段２０１は、マイクロプログラム中の命令を実行順に調
べ、条件分岐命令が検出された場合、検出されたステッ
プの番号を並列化可否判定手段２０２に送る。送られた
ステップ番号に関して、並列化可否判定手段２０２は、
並列化可否を判定し、並列化可能の場合は並列化実行手
段２０３に並列化可能なステップ番号を送る。送られた
ステップ番号に関して、並列化実行手段２０５は並列化
を実行して、その結果をマイクロプログラムメモリ２０
０に記憶させる。

並列化可否判定手段２０２における判定にお（・て、並
列化不可能の場合、再び、条件分岐命令検出手段２０１
がマイクロプログラム中の未調査部分に対して条件分岐
命令の検出を開始し、上記手Ｉｌｌを繰返す。

マイクロプログラムメモリ２００中に条件分岐命令が検
出されない場合は、並列化処理を終了し、マイクロプロ
グラムメモリ２００の内容がテストノくターンプログラ
ムとして出力される。

さて、条件分岐命令並列化処理で、検出される条件分岐
命令には、アドレス条件とカウンタ条件とがある。以下
夫々についての手順を説明するが、その前に、マイクロ
プログラムのステップについて、説明する。

マイクロプログラムメモリ２００中のマイクロプログラ
ムの１ステツプは、第３図（α）に示すように、出力命
令用、アドレス演算用、条件分岐用、カウンタ用等のフ
ィールドで表わされ、このステップが、プログラム実行
類にマイクロプログラムメモリ２００に格納されている
。各フィールドに、命令を書く事ができるマイクロプロ
グラムは、１ステツプに記述された命令を並列に実行可
能であり、上記のように、マイクロプログラムは、１ス
テツプ中にいくつかの命令を記述できるフィールドを持
っている。出力用フィールドで指定しているレジスタを
アドレス演算フィールドで同時に指定している場合は、
演算によって変化する前のレジスタ内容が田方され、こ
れと並行して、アドレス演算がなされ、レジスタ内容が
更新される。

次に、条件分岐命令の条件がアドレス条件とカウンタ条
件である場合における並列化処理の手順を夫々の例で説
明する。

先ず、アドレス条件の場合を、第４図を参照しながら、
第５図（ｂ）の例で説明する。

まず、検出されたステップのフィールド夫々について、
直前ステップのフィールドと並列化できるか否かを判定
する。並列化可否判定手段２０２は、フィールドの重な
シの有無（ステップ４０１　）と、フィールド間の拘束
関係′（ｉ−満たしているか（ステップ４０２）の２種
類の判定規準を持っている。フィールド間の拘束関係と
は、例えば、条件分岐命令検出ステップの出力用フィー
ルドでＸアドレスを指定し、検出ステップ前のステップ
のアドレス演算フィールドでＸアドレスを演算している
場合など、並列化によって出力するＸアドレスの値が変
化し正しい出力ができないため並列化しないという様に
、ステップ間にまたがり、フィールド間の拘束関係を決
めている。第３図（ｂ）においては、フィールドの重な
りは無＜（ステップａｎ１）フィールド間の拘束関係も
満たす（ステップ７Ｉ０２）ので、並列化する（ステッ
プ４０３）。次に、並列比隣のステップとその直前ステ
ップについて、可能な間上記手順を繰返す。

次に、カウンタ条件の場合を第５図を参照しながら第３
図（Ｑ）の例で説明する。

まず、カウンタ条件フィールドが並列化可能な場合、条
件カランタフイールド全並列化する（第５図のステップ
５０１）。ここで、検出されたステップから分岐先ステ
ップまでのステップ数が％５Ｎの場合、カウンタ条件フ
ィールド並列化において、検出されたステップのカウン
タ条件フィールド中のカウンタの条件判定を記述するフ
ィールドを、検出の前の前のステップの該当フィールド
に並列化し、検出ステップの直前ステップのカウンタ条
件フィールド中のカウントダウン条件？記述するフィー
ルドを、検出ステップの前の前のステップの該当フィー
ルドに並列化する。その後、残ｐのフィールドに対して
、アドレス条件の時と同様の手順で並列化を行プ（第５
図ステップ５０１〜５０４）。

一方、検出されたステップから分岐先ステップまでのス
テップ数が１４′以上の場合、カウンタ条件フィールド
並列化圧おいて、検出されたステップのカウンタ条件フ
ィールド中のカウンタ条件判定を記述するフィールド？
、検出ステップの前の前ステップの該当フィールドに並
列化可能ならば並列化し、検出ステップの直前ステップ
のカウンタ条件フィールド中のカウントダウン条件を記
述するフィールドを検出ステップの前の前（５ステツプ
前）ステップの該当フィールドに並列化可能ならば並列
化する。その後、残りのフィールドに対して、アドレス
条件の時と同様の手順で並列化を行う（第５図ステップ
５０１〜５０４）。今、第３図（０）においては、カウ
ンタ条件フィールド、残りのフィールド共にフィールド
の重なシも無く、フィールド間の干渉も無い。実際にこ
のよ５な場合がしばしば生起するか、本実施例によれば
第３図（Ｑ）に示される様に、並列化によって５ステツ
プが１ステツプに減る。

〔発明の効果〕

本発明によれば、テストバタン発生装置に、条件命令並
列化部を付加えることＫよって、ループ内のステップ数
を削減し、プログラム全体としてのステップ数を効果的
に削減できるので、メモリＬＳＩテストのタイミング仕
様を満たすテストバタンプログラムが生成できるという
効果がある。

【図面の簡単な説明】

第１図は本発明に係るテストバタン発生装置の実施例の
全体図、第２図は条件分岐命令並列化部のブロック構成
図、第５図（α）　ｖ　（ｂ）　＊　（Ｃ）はマイクロ
プログラムのフィールド構成及び条件分岐命令並列化の
説明図、第４図はアドレス条件の場合の命令並列化処理
の概略流れ図、第５図はカウンタ条件の場合の命令並列
化処理の概略流れ図である。 ２００・・・マイクロプログラムメモリ、２０１・・・
条件分岐命令検出手段、２０２・・・並列化可否判定手
段、２０５・・・並列化実行手段。 ′二・ 代理人弁理士　小　　川　　勝　　男 纂　１　回 　２　Ｘ 第　３　園 第　３　回 第　＋Ｈ 第　Ｓ　区

Claims (1)

【特許請求の範囲】
1. １、高級言語で記述されたテストパターンからマイクロ
   プログラムを自動生成する装置において、テストパター
   ンプログラムを格納するマイクロプログラムメモリと、
   該マイクロプログラムメモリ上で条件分岐命令を検出す
   る条件分岐命令検出手段と、条件分岐命令が検出された
   場合に周辺ステップの命令と並列化（重ね合せ）可否を
   判定する並列化可否判定手段と、並列化可能な場合に、
   並列化を実行する並列化実行手段とを設け、条件分岐命
   令を並列化することを特徴とするテストパターンプログ
   ラム自動生成装置。