JPH10260850A - 仮想計算機システム - Google Patents

仮想計算機システム

Info

Publication number
JPH10260850A
JPH10260850A JP6664397A JP6664397A JPH10260850A JP H10260850 A JPH10260850 A JP H10260850A JP 6664397 A JP6664397 A JP 6664397A JP 6664397 A JP6664397 A JP 6664397A JP H10260850 A JPH10260850 A JP H10260850A
Authority
JP
Japan
Prior art keywords
virtual machine
paging
processing
asynchronous
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6664397A
Other languages
English (en)
Inventor
Hideaki Ikeura
秀明 池浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information Technology Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Information Technology Co Ltd filed Critical Hitachi Ltd
Priority to JP6664397A priority Critical patent/JPH10260850A/ja
Publication of JPH10260850A publication Critical patent/JPH10260850A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 ページング実行中の仮想計算機の処理装置資
源を他の仮想計算機に割り振ることにより処理装置資源
を有効に活用する。 【解決手段】 複数の仮想計算機106、107は、処
理時間監視装置105により処理装置資源が順に割り振
られ、制御プログラム101の制御の下で動作する。1
つの仮想計算機から同期ページング命令が発行される
と、その計算機は、処理待ち仮想計算機表示テーブル1
03により、処理待ち仮想計算機の有無を検出し、処理
待ち仮想計算機があった場合に、同期型のページング命
令を非同期型のページング命令に変更し、非同期型のペ
ージング命令を非同期データテーブルキューに登録して
資源を開放する。制御プログラム101は、前記資源を
他の処理待ち仮想計算機に割り振り、データテーブル制
御装置110が前記非同期データ転送を完了した後、前
記同期ページング命令を発行した仮想計算機に資源を割
り振り、ページングの結果を同期型のページングの結果
として反映させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、仮想計算機システ
ム係り、特に、仮想計算機上で実行される同期型のペー
ジングを非同期型のページングに置き換えて、計算機資
源を開放し、その間に他の処理待ち仮想計算機に計算機
資源を割り振り、処理を実行するシステムに関する。
【0002】
【従来の技術】主記憶装置と拡張記憶装置との間のペー
ジデータセットの転送(以下、ページングという)は、
多重プログラミングを常とする近年のオペーレティング
システム(以下、OSという)では必須な機能である。
ページングには、同期型のページング命令によるものと
非同期型のページング命令によるものの2つの形態があ
る。同期型のページング命令によるものは、その命令の
中でページングが完了するものである。非同期型のペー
ジング命令によるものは、CPUと独立に動作できるデ
ータ転送装置に対してページング要求を出すだけで命令
を終了するものである。
【0003】非同期型のページングの実行は、CPUと
は独立に動作できるデータ転送装置により行われる。そ
の結果は、入出力割込みにより報告されるか、一定時間
後に、非同期ページングが終了したか否かを知るための
専用命令をOSが発行することにより確認される。前述
した2つのページング方式は、命令終了後のOSの処理
が異なるため、命令の実行途中で処理の内容を変更する
ことができないものである。
【0004】一方、近年の電子計算機システムの使用形
態として仮想計算機システムが知られている。仮想計算
機は、実計算機上に複数の計算機システムを実現したも
のであり、仮想計算機制御プログラム(以下、制御プロ
グラムという)が実計算機のCPU資源を分割して、複
数の仮想計算機をシュミュレートすることにより実現さ
れている。複数の仮想計算機を制御する制御プログラム
は、各仮想計算機の切り替えを、主にCPUの時間監視
機構により実現している。これにより、各仮想計算機上
で実行される命令は、各仮想計算機上で殆ど制御プログ
ラムの介入なしに実行される。逆に言えば、制御プログ
ラムの介入が少ないほど計算機資源が有効に使用されて
いると言える。
【0005】
【発明が解決しようとする課題】しかし、前述したよう
な従来技術による仮想計算機システムは、仮想計算機シ
ステム上で多重プログラミングを行うOSが複数動作す
る場合、同期ページングによるCPU資源の無駄が生じ
るという問題点を生じてしまう。すなわち、ページング
はデータの転送を行うだけであり、CPUが行う必要は
全くない。それにもかかわらず、同期型ページングであ
るとデータ転送終了までCPUが占有されてしまう。す
なわち、従来技術による仮想計算機システムは、たとえ
他の処理待ちの仮想計算機があったとしても、同期型の
ページング命令が実行されると、そのシステムがその命
令を発行した仮想計算機上で直接実行され、この間CP
U資源が占有されることになり、CPU資源に無駄が生
じるという問題点を有している。
【0006】本発明の目的は、前述した従来技術の問題
点を解決し、主記憶装置と拡張記憶装置との間のページ
ング中にCPU資源を他の仮想計算機に割り振り、処理
装置資源を有効に活用することを可能にした仮想計算機
システムを提供することにある。また、本発明の目的
は、ハードウェアの変更のみで、ソフトウェアの変更を
必要とすることなく、処理装置資源を有効に活用するこ
とを可能にした仮想計算機システムを提供することにあ
る。
【0007】
【課題を解決するための手段】本発明によれば前記目的
は、制御プログラムによる制御の下で動作する複数の仮
想計算機と、前記各仮想計算機とは独立に動作するデー
タ転送制御装置と、データを待避するための拡張記憶装
置とを備えて構成される仮想計算機システムにおいて、
処理待ちの仮想計算機の有無を検出する手段と、処理待
ちの仮想計算機があった場合に、仮想計算機が発行した
同期型のページング命令を非同期型のページング命令に
変更する手段と、非同期型のページング命令の発行後、
処理装置資源を開放し、前記処理装置資源を他の処理待
ち仮想計算機に割り振る手段と、前記非同期データ転送
完了後、前記同期ページング命令を発行した仮想計算機
に資源を割り振る手段とを備えることにより達成され
る。
【0008】本発明による仮想計算機システムは、前述
の構成を備えることにより、仮想計算機の1つが発行す
る同期型の同期ページング命令を非同期型のページング
命令に変更して、ページングの処理をデータ転送制御装
置に行わせることができる。このため、同期型のページ
ング命令を発行した仮想計算機は、データ転送制御装置
によるページングの処理が終了するまで処理装置資源を
必要としないことになり、処理装置資源を他の仮想計算
機に割り振ることができる。本発明は、これにより処理
装置資源を有効に使用することが可能になる。
【0009】
【発明の実施の形態】以下、本発明による仮想計算機シ
ステムの一実施形態を図面を用いて詳細に説明する。
【0010】図1は本発明の一実施形態による仮想計算
機システムの機能構成を示すブロック図、図2は本発明
の一実施形態によるシステムの処理の流れの概略を説明
するフローチャート、図3は仮想計算機実行中に同期型
ページング命令が発行されたときの処理を説明するフロ
ーチャート、図4は仮想計算機から制御を渡されたとき
の制御プログラムの処理を説明するフローチャート、図
5はデータ転送制御装置の非同期データ転送処理を説明
するフローチャート、図6はデータ転送制御装置から、
入出力割り込み信号を受け付けたときのCPUの入出力
割り込み処理を説明するフローチャートである。図1に
おいて、101は制御プログラム(HYP)、102は
仮想計算機状態テーブル(LPART)、103は処理
待ち仮想計算機表示テーブル(LPARW)、104は
非同期ページング状態テーブル(APST)、105は
システム時間監視装置(TIMER)、106、107
は仮想計算機(LPAR)、108は非同期データ転送
制御テーブル(ADTC)、109は非同期データ転送
キュー(ADTQ)、110はデータ転送制御装置(D
TCU)、111は主記憶装置(MS)、112は拡張
記憶装置(ES)である。
【0011】本発明の一実施形態による仮想計算機シス
テムは、図1に示す各機能要素を備えて構成される。以
下、各機能要素の機能について説明する。
【0012】制御プログラム101は、システム全体を
制御するプログラムである。仮想計算機状態テーブル1
02は、仮想計算機の実行状況を表わすテーブルであ
り、処理待ち仮想計算機表示テーブル103と、非同期
ページング状態テーブル104とからなり、テーブル更
新時には排他制御が行われる。
【0013】処理待ち仮想計算機表示テーブル103
は、処理待ちの仮想計算機の情報を保持しているテーブ
ルであり、仮想計算機毎に順に割り付けられている。こ
のテーブルは、対応する仮想計算機の処理待ち状態を表
わし、処理待ち状態と処理中状態とを示す。
【0014】非同期ページング状態テーブル104は、
非同期ページングの実行状態を表示するテーブルであ
り、各仮想計算機に対応したエリアを持ち、ページング
の実行状態を表示している。このテーブルは、非同期ペ
ージング処理中と非同期ページング可能状態とを示す。
【0015】処理時間監視装置105は、CPUの稼動
時間を監視する装置であり、一定時間後に割り込みを発
生させる。この装置は、各CPUに1つ備えられ、制御
プログラム101によってセットされる。
【0016】仮想計算機n106、仮想計算機m107
は、仮想計算機であり、制御プログラム101によって
制御される。図示例では、2つの仮想計算機が設けられ
ているものとしているが、仮想計算機の数はこれに限定
されるものではなく、さらに多数備えられてもよい。そ
して、これら、複数の仮想計算機のそれぞれは、処理時
間監視装置105により、順に所定時間だけ処理装置資
源が割り振られて処理を実行する。
【0017】次に、前述したように構成される仮想計算
機システムで非同期ページングを実行する処理動作につ
いて説明する。
【0018】まず、図示しないCPUは、非同期データ
転送制御テーブル108に転送するためのデータをセッ
トし、制御プログラム101から非同期データ転送キュ
ー109にテーブル番号を登録する。データ転送制御装
置110は、非同期データ転送キュー109を監視し、
キュー109からテーブル番号を取り出し、対応する非
同期データ転送制御テーブル108からページング動作
を行う。
【0019】前述において、非同期データ転送制御テー
ブル108には、排他制御を行うための排他制御フラ
グ、そのテーブルのチェーンの有無を表示するチェーン
フラグ、チェーンされている場合、次のテーブル番号を
示す次テーブル番号、非同期データ転送のための主記憶
のアドレス、拡張記憶のアドレス、データ長、データ転
送処理の状態を示す状態データが格納されており、お互
いにチェーンできる構造となっている。このテーブル
は、最大仮想計算機数と仮想計算機上の最大論理CPU
の数とを掛け合わせた数だけ確保されていて、それぞれ
異なる番号が割り振られている。そして、この非同期デ
ータ転送制御テーブルの番号は、仮想計算機の番号と、
その仮想計算機の仮想CPU番号とに対応付けされてい
る。このテーブルの参照、更新は排他制御されて行われ
る。
【0020】非同期データ転送キュー109は、非同期
データ転送制御テーブル番号を登録するためにある。そ
の構造は、排他制御を行うための排他制御フラグ、この
キューに登録され、チェーンされている非同期データ転
送制御テーブル108のテーブル番号の最初と最後とを
示すエリアからなる。
【0021】データ転送制御装置110は、CPUとは
独立に動作することが可能であり、非同期データ転送キ
ュー109を監視し、キュー109からテーブル番号を
取り出して、そのデータ転送を開始する。このデータ転
送制御装置110によるデータ転送の終了は、入出力割
り込みによってCPUへ通知される。
【0022】そして、入出力割り込み情報の中の非同期
データ転送制御テーブル番号がCPUに報告される。C
PUは、このテーブル番号によってこの入出力割り込み
が、非同期ページング終了報告であることと、発行元の
仮想計算機及び仮想CPU番号とを知ることができる。
【0023】次に、図1に示すシステムの動作を図2〜
図6に示すフローを参照して説明する。なお、図2に示
すフロー200は、CPUの処理201とデータ転送制
御装置の処理211とよりなっている。また、図2に示
す動作例は、仮想計算機n106が実行中であり、仮想
計算機m107が非同期ページング処理の実行待ちであ
るとし、それらの状態が、処理待ち仮想計算機表示テー
ブル103の対応する場所に登録されているものとす
る。また、非同期データ転送キュー109には1つもキ
ューされていないものとする。
【0024】図2に示すフローにおける処理203の詳
細な処理動作が図3のフローで示されており、処理20
4の詳細な処理動作が図4のフローで示されている。ま
た、処理212、213、215の詳細な処理動作が図
5のフローに示されており、処理208の詳細な処理動
作が図6のフローで示されている。
【0025】従って、以下では、前述した条件の下での
本発明の一実施形態による仮想計算機システムにおける
同期型ページングの処理動作を、図3〜図6を参照して
順次説明していくこととする。
【0026】まず、図2に示すCPUの処理201にお
いて、仮想計算機n106が仮想計算機nの処理202
を行っているときに、同期型のページング命令が発行さ
れた場合の処理203の詳細を図3に示すフロー300
により説明する。
【0027】(1)処理中の仮想計算機n106から同
期型ページング命令が発行されると、対応する処理待ち
仮想計算機表示テーブル103を非同期ページング可能
状態にし、処理待ち仮想計算機表示テーブル103から
他に処理待ちの仮想計算機がないか否かを判定する(ス
テップ301〜303)。
【0028】(2)ステップ303の判定で処理待ちの
仮想計算機がなかった場合、同期型ページングの処理を
そのまま実行する(ステップ304)。
【0029】(3)ステップ303の判定で処理待ちの
仮想計算機があった場合、非同期ページングの処理を行
うため、自仮想計算機n106の論理CPUに対応する
非同期データ転送制御テーブル108に、非同期ページ
ング実行のためのデータを格納し、対応する非同期ペー
ジング状態テーブル104をページング処理実行待ち状
態にセットする(ステップ305〜307)。
【0030】(4)次に、非同期データ転送キュー10
9に、対応する非同期データ転送制御テーブル108の
番号を登録し、仮想計算機n106の状態を保持する。
その後、制御プログラム101に制御を渡す。これによ
り、仮想計算機n106は、自計算機での処理を一旦終
了し、制御プログラムは、図2の処理204を開始する
(ステップ308〜310)。
【0031】次に、図2に示す制御プログラムの処理2
04の処理動作を図4に示すフローに400より説明す
る。
【0032】(1)仮想計算機n106より制御が制御
プログラム101に渡った場合、制御プログラム101
は、非同期ページング状態テーブル104より、非同期
ページング終了待ち仮想計算機があるか否かテストし、
非同期ページング終了待ち仮想計算機がなければ、制御
プログラム101のそれまでの処理を続行する(ステッ
プ401〜403、407)。
【0033】(2)ステップ403のテストで非同期ペ
ージング終了待ち仮想計算機があれば、処理待ちであっ
た仮想計算機、この例の場合処理待ちの仮想計算機m1
07に仮想計算機n106のCPU資源を割り振る(ス
テップ404)。
【0034】(3)次に、対応する処理待ちの仮想計算
機、この場合、仮想計算機m107の対応する処理待ち
仮想計算機表示テーブル106を処理中にする。次に、
仮想計算機m107を起動して実行状態に移す(ステッ
プ405、406)。
【0035】(4)この結果、仮想計算機m107は実
行状態となる。この仮想計算機mの処理は、図2に示す
処理205であり、割込処理207まで続けられる(ス
テップ408)。
【0036】CPUにおいて、図2に示す処理202〜
処理207が行われている間、データ転送制御装置11
0は、処理212〜処理215の処理を行う。この処理
212〜処理215までのデータ転送制御装置110の
処理動作を図5に示すフロー500により説明する。
【0037】(1)データ転送制御装置110は、非同
期データ転送キュー109に何もキューされていないと
き、キュー109にキューされたデータがあるか否かを
監視し、キューされていなければ、他の処理の実行とキ
ュー109の監視とを繰り返す(ステップ501、50
2、509)。
【0038】(2)図2の処理214で非同期データ転
送キュー109に非同期データ転送制御テーブル番号が
キューされると、処理214でキューに番号が登録され
た後、データ転送制御装置110は、処理213でキュ
ーデータを発見する。ステップ502でキューデータが
発見されると、非同期データ転送キュー109に登録さ
れている非同期データ転送制御テーブル番号を取り出
し、対応する非同期データ転送制御テーブル108を実
行状態にする(ステップ503、504)。
【0039】(3)次に、対応する非同期データ転送制
御テーブル108から、データ転送に必要なデータを取
り出してデータ転送を開始し、データ転送が終了するま
で待つ(ステップ505、506)。
【0040】(4)データ転送が終了すれば、対応する
非同期データ転送制御テーブル番号108をデータ転送
終了状態にセットし、続いて、データ転送終了の入出力
割り込み信号206をCPUに送出し、再び非同期デー
タ転送キュー109の監視するステップ502を再開す
る(ステップ507、508)。
【0041】前述の処理により、図2に示すフローにお
いて、入出力割込信号206が仮想計算機mの処理20
5の処理中に受け付けられると、仮想計算機mで割込処
理207が発生する。
【0042】これにより、制御プログラム101は、図
2に示す処理208で、同期ページング命令の次命令2
09から仮想計算機nの処理再開の処理610を行う。
次に、この入出力割り込み信号受付時のCPUの処理動
作を図6に示すフロー600により説明する。
【0043】(1)データ転送制御装置110ステップ
508で送出した入出力割り込み信号206をCPUが
受け付けると、入出力割り込み処理ルーチンが起動さ
れ、入出力割り込み処理ルーチンは、非同期ページング
終了報告か否か判定し、非同期ページング終了報告でな
ければ、入出力割込み処理を続行する(ステップ602
〜605)。
【0044】(2)ステップ604の判定で非同期ペー
ジング終了報告であった場合、制御プログラム101が
実行状態か否かをテストし、実行状態でなければ、仮想
計算機m107が実行状態を保存し制御プログラムを起
動する(ステップ606、607、609)。
【0045】(3)ステップ606のテストで制御プロ
グラムが実行状態、すなわち、仮想計算機m107が実
行状態である場合、あるいは、ステップ609で制御プ
ログラムを起動した後、仮想計算機mを処理待ち状態に
する(ステップ608)。
【0046】(4)非同期ページング完了待ちであった
仮想計算機n106にCPU資源を割り振り、非同期ペ
ージングの結果を仮想計算機n106発行の同期型ペー
ジング命令に反映させる。そして、仮想計算機m107
に対応する処理待ち仮想計算機表示テーブル103を処
理待ちにセットし、仮想計算機n106を同期型ページ
ング命令の次の命令から実行を開始させ、仮想計算機n
を再実行状態とする(ステップ610、611)。
【0047】
【発明の効果】以上説明したように本発明によれば、仮
想計算機上で実行される同期型のページング処理を非同
期型のページング処理に置き換えて実行させ、これによ
り、その仮想計算機が使用していた処理装置資源を開放
し、他の処理待ち仮想計算機に処理装置資源を割り振る
ことができるので、同期型のページング処理による処理
装置資源の占有を避けることができ、仮想計算機システ
ムにおける処理を効率的に実行することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態による仮想計算機システム
の機能構成を示すブロック図である。
【図2】本発明の一実施形態によるシステムの処理の流
れの概略を説明するフローチャートである。
【図3】仮想計算機実行中に同期型ページング命令が発
行されたときの処理を説明するフローチャートである。
【図4】仮想計算機から制御を渡されたときの制御プロ
グラムの処理を説明するフローチャートである。
【図5】データ転送制御装置の非同期データ転送処理の
処理を説明するフローチャートである。
【図6】データ転送制御装置から、入出力割り込み信号
を受け付けたときのCPUの入出力割り込み処理を説明
するフローチャートである。
【符号の説明】
101 制御プログラム 102 仮想計算機状態テーブル 103 処理待ち仮想計算機表示テーブル 104 非同期ページング状態テーブル 105 処理時間監視装置 106〜107 仮想計算機 108 非同期データ転送制御テーブル 109 非同期データ転送キュー 110 データ転送制御装置 111 主記憶装置 112 拡張記憶装置

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 制御プログラムによる制御の下で動作す
    る複数の仮想計算機と、前記各仮想計算機とは独立に動
    作するデータ転送制御装置と、データを待避するための
    拡張記憶装置とを備えて構成される仮想計算機システム
    において、処理待ちの仮想計算機の有無を検出する手段
    と、処理待ちの仮想計算機があった場合に、仮想計算機
    が発行した同期型のページング命令を非同期型のページ
    ング命令に変更する手段と、非同期型のページング命令
    の発行後、処理装置資源を開放し、前記処理装置資源を
    他の処理待ち仮想計算機に割り振る手段と、前記非同期
    データ転送完了後、前記同期ページング命令を発行した
    仮想計算機に資源を割り振る手段とを備えることを特徴
    とする仮想計算機システム。
JP6664397A 1997-03-19 1997-03-19 仮想計算機システム Pending JPH10260850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6664397A JPH10260850A (ja) 1997-03-19 1997-03-19 仮想計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6664397A JPH10260850A (ja) 1997-03-19 1997-03-19 仮想計算機システム

Publications (1)

Publication Number Publication Date
JPH10260850A true JPH10260850A (ja) 1998-09-29

Family

ID=13321793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6664397A Pending JPH10260850A (ja) 1997-03-19 1997-03-19 仮想計算機システム

Country Status (1)

Country Link
JP (1) JPH10260850A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251814B2 (en) 2001-08-24 2007-07-31 International Business Machines Corporation Yield on multithreaded processors
US7428485B2 (en) 2001-08-24 2008-09-23 International Business Machines Corporation System for yielding to a processor
JP2010170210A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 仮想計算機管理機構、同管理機構を有する仮想計算機システム及び同システムにおけるページング処理方法
CN110650534A (zh) * 2018-06-27 2020-01-03 中兴通讯股份有限公司 一种发送寻呼消息的方法、装置、计算机设备及存储介质

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251814B2 (en) 2001-08-24 2007-07-31 International Business Machines Corporation Yield on multithreaded processors
US7428485B2 (en) 2001-08-24 2008-09-23 International Business Machines Corporation System for yielding to a processor
US8108196B2 (en) 2001-08-24 2012-01-31 International Business Machines Corporation System for yielding to a processor
JP2010170210A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 仮想計算機管理機構、同管理機構を有する仮想計算機システム及び同システムにおけるページング処理方法
CN110650534A (zh) * 2018-06-27 2020-01-03 中兴通讯股份有限公司 一种发送寻呼消息的方法、装置、计算机设备及存储介质

Similar Documents

Publication Publication Date Title
US6802062B1 (en) System with virtual machine movable between virtual machine systems and control method
JPH0695898A (ja) 仮想計算機の制御方法および仮想計算機システム
JPH10283210A (ja) 仮想計算機システム間の仮想計算機移動制御方式
US8886862B2 (en) Virtualization of interrupts
JPH0594317A (ja) 仮想計算機の入出力割り込み処理方式
JPS63310051A (ja) プログラム入出力命令を含む入出力プロセスの実行方法および装置
CN109766168B (zh) 任务调度方法和装置、存储介质以及计算设备
EP0290942A2 (en) Guest machine execution control system for virtual machine system
JPH07160656A (ja) 外部割込み制御方法
JPH10260850A (ja) 仮想計算機システム
JP2001256062A (ja) 割込処理方法およびその方法を用いた演算処理装置
JP2585905B2 (ja) マルチタスク実行装置
JPH0433130A (ja) マルチチップ構成方法
JPH11184828A (ja) マルチプロセッサシステムのテスト方式
JPH09282196A (ja) 複合論理プロセッサシステムのプログラム走行制御方式
JPH0375832A (ja) 仮想計算機制御方式
JP2954006B2 (ja) エミュレーション装置およびエミュレーション方法
JPH06274436A (ja) データ転送方式
JPH0348938A (ja) 仮想計算機方式
JPH07141210A (ja) 仮想計算機処理装置
JPH0290331A (ja) 仮想計算機システムのためのプロセツサ間通信命令処理装置
JPS62221041A (ja) 仮想計算機システムにおけるデイスパツチ制御装置
CN116431280A (zh) 一种中断信号处理方法以及中断信号处理装置
JPH1153327A (ja) マルチプロセッサシステム
JP2581327B2 (ja) 仮想計算機の入出力割込み処理方式