JPH02184925A - 仮想計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 一台の計算機ハードウェアで同時に複数のオペ【産業上
の利用分野〕 一台の計算機ハードウェアで同時に複数のオペレーティ
ングシステム＜Ｏ３）およびその配下のプログラムを効
率よく稼働させるための、仮想計算機構に関する。

近年の計算機の性能向上により仮想計算機（ＶＭ）が実
用水準に達するようになった。これに伴いＶＭの有用性
が認識され、様々な分野へのＶＭの有効利用が図られる
ようになった。

また、仮想計算機が一般利用されるようになったことか
ら、より効率よく仮想計算機を実現し、しかもオーバヘ
ッドを削減することが要求されている。

このため、Ｖ　Ｍ　？ｔｉｌＪ　？Ｄプログラムである
ＶＭモニタを効率よく動作させるためのＶＭ機構が提供
されているが、オンライン処理やリアルタイム処理を行
うシステムにＶＭを適用する場合には外部事象に対する
高速な割込み応答をも実現する必要がある。

〔従来の技術〕

プロセッサシステムを動作させるためには一般的にオペ
レーティングシステム（以下、Ｏ８１という）が用いら
れており、特に、限られた計算機資源をより有効に活用
するためにマルチタスク処理がＯ８によって実現されて
いる。

このマルチタスク処理は、ユーザが要求する計算機処理
（ジョブ）を一連のＣＰＵ時間を与えるべきタスクの組
合せに分割することによって、このタスクを単位として
複数のジョブを切換実行することによって実現される。

Ｏ８は、このタスクの状態を管理してＣＰＵの適切な割
当てを行なうために、主記憶上の小領域にタスクの状態
などを格納した制御ブロックをタスクごとに設けてこれ
をある順序で論理的に連結した待ち行列を作成する。

この待ち行列としては、すぐに実行可能なタスクを連結
した「実行可能待ち行列」、Ｉ１０処理が終了しないと
次ぎに進めないタスクからなる［Ｉ１０処理待の待ち行
列」および他のタスクとの同期を要するために停止して
いるタスクからなる「同期待ち行列」などがある。

計算機処理の実行に際して、Ｏ８は［実行可能待ち行列
」から先頭の１つのタスクを取出してこのタスクにＣＰ
Ｕ時間を割当てて処理を実行させる。この実行中のタス
クがＯ８に対してＩ１０待ちを要求した場合にはそのタ
スクの実行を中断してこれを「■１０待ち行列」につな
ぐとともに、「実行可能待ち行列」から次のタスクを取
出してＣＰＵ時間を割当てる。

このように、Ｏ８は実行可能なタスクにＣＰＵ実行時間
を割当てるが、実行可能なタスクがなくなるとプログラ
ム・ステータス・ワード（以下、ＰＳＷ、という）のウ
ェイト状態ビットを“１”にしてＣＰＵにおける命令処
理を停止してこのＣＰＵを待機状態とする。もし、割込
みなどの処理すべきタスクが発生するとこのＰＳＷのウ
ェイトビットを“０“に設定して動作を再開させる。

このようなＯ８にはその処理目的などによって異なる多
（の種類のものがあり、計算機システムの使用目的に応
じた適当なＯ８が選択使用されるが、近時、複数のＯ８
およびその配下のプログラムに対して時分割でＣＰＵ資
源を割り当てる仮想計算機機構（ＶＭ機構）が実用化さ
れるようになった。

この時分割での割当てを行なうために、ＶＭ機構専用の
タイマ割込み機構であるＶＭタイマが用意されており、
このＶＭタイマによって例えば２０ミリ秒の一定時間間
隔で計算機に割込みが発生すると、ＣＰＵの制御は現在
実行中のＯ８およびその配下のプログラムであるＶＭゲ
ストからＶＭモニタに移される。なお、このＶＭタイマ
の割込み時間間隔は上記した２０ミリ秒に限られるもの
ではなく、当該計算機システムに最適な間隔に調節され
るものであることはいうまでもない。

更に外部事象による割込み要求に高速に応答する必要が
あるシステムでは、予めこの割込み（ＶＭリアルタイム
割込み）を処理すべきＯ８とその配下のプログラムであ
るＶＭゲストが定められており、その割込み要求が発生
した時点でこの割込みの対象となるＶＭゲストにＣＰＵ
時間が割り当てられていない場合にはＶＭタイマの割込
みを待たず即座にＶＭリアルタイム割込みを発生させて
ＶＭモニタに制御を移す機構が提供されている。

ところが、ＶＭタイマによる割込みはＶＭゲストの動作
とは無関係に上記のように一定時間間隔で行なわれるの
で、例えば上記のような高速応答が必要な外部事象に対
する応答処理を行っている最中にＶＭタイマ割込みが発
生してＣＰＵが奪われてしまうことがある。

第４図乃至第６図は上記のような仮想計算機システムを
説明するためのもので、第３図は仮想計算機システムの
本発明に関係する内部構成を示すブロック図である。

この第４図において、命令ユニットＩＵはマイクロプロ
グラムを格納しているコントロール・ストレージＣ８あ
るいは論理レジスタデータを格納したりワーク領域に使
用されているローカル・ストレージＬＳからマイクロ命
令やデータを取出して解釈し、プログラムの実行を制御
するものであり、その内部には前記のｐｓｗを格納する
ｐｓｗレジスタＰＳＷＲが設けられているが、このＰＳ
Ｗの内容については後に詳細に説明する。

記憶制御ユニッ１−ＳＵはバス／メそり制御装置インタ
ーフェイスＩＦを介して図示しないシステムバス／メモ
リ制御装置に接続されており、命令ユニットＩＵからの
命令フェッチ要求や実行ユニットＥＵあるいは命令ユニ
ットＩＵからのオペランドフェッチストア要求を受けて
それを実行し、命令アドレスから命令コードを読出して
命令ユニット■Ｕに転送したり、命令ユニットＩＵから
のオペランドアドレスを受けてオペランドを実行ユニッ
トＥＵに転送し、また実行ユニットＥＵからのオペラン
ドなどの実行結果を上記インターフェイスＩＦを経て図
示しない外部記憶装置に格納するなどの処理を行なう。

なお、上記実行ユニットＥＵは演算器、シフタなどを含
んでおり、命令ユニットＩＵからのマイクロプログラム
の指示を受けて演算を実行するが、その実行のためにワ
ークレジスタＷＲが設けられている。

上記記憶制御ユニットＳＵにおけるアドレス変換での例
外発生時や実行ユニットＥＵにおける演算例外発生時に
はこの例外発生を命令ユニッ）ＩＵに通知して割込みを
要求し、またバス／メモリ制御装置インターフェイスＩ
Ｆからは１１０割込み要求あるいは外部割込み要求が命
令ユニット！Ｕに通知される。

一方、仮想計算機システムとして動作させるために前記
したようにＶＭゲストを時分割で選択的に動作させるた
めのＶＭタイマＶＴが設けられており、上記割込み要求
およびこのＶＭタイマＶＴからの割込み要求の命令ユニ
ツ）ＩＵに対する割込みは第５図に示すようにＰＳＷの
制御ビットの状態に応じて制御される。

すなわち、この第５図には命令ユニットＩＵ内に設けら
れるプログラム・ステータス・ワード・レジスタＰＳＷ
Ｒにおけるビット割当が示されており、このレジスタに
は図の下方から命令アドレス、主記憶アクセスキー、ウ
ェイトビット、例外マスク、外部マスク、Ｉ１０マスク
および動的アドレス変換機能（Ｄｙｎａ＋ｍｉｃ　Ａｄ
ｒｅｓｓ　Ｔｒａｎｓｌａｔｉｏｎ　：ＤＡＴ）を制御
するためのビットが設けられており、これらビットはＯ
８の指示のもとに命令ユニットＩＵによって書換えられ
る。

前記のバス／メそり制御装置インターフェイス１Ｆから
の１１０割込み要求や外部割込み要求、記憶制御ユニッ
トＳＵあるいは実行ユニットＥＵからの例外割込み要求
は、上記プログラム・ステータス・ワード・レジスタＰ
ＳＷＲのこれら割込みに対応して設けられてこれら割込
みが許可されている場合に“１１にセットされるビット
の値“０″、′１１とアンド回路Ａ＋　、Ａｘ　、Ａ３
によってそれぞれ論理積がとられ、その出力の論理和を
とるオア回路０を経て命令ユニッ１−ＩＵに対して割込
み要求を行なう。

しかしながら、Ｏ８およびこのＯ８配下のプログラムを
一定時間ごとに切換えるためのＶＭタイマＶＴからの割
込み要求６二ついては無条件で上記オア回路０から命令
ユニットＩＵに送られて割込み要求が行なわれる。

命令ユニッ）ＩＵがこの割込み要求を受けると、マイク
ロプログラムの制御の下で実行中の処理、例えば機械語
命令処理、割込み処理が終了した後に割込み処理プログ
ラムをその先頭から実行させ、この割込み処理プログラ
ムは割込みの原因を解析して各々の割込みの仕様に沿っ
た処理を行なう。

第６図（ａ）、　（ｂ）はこの命令ユニットにおける実
行中の処理と割込みとの関係を概念的に示すタイムチャ
ートであって、同図（ａ）はＶＭタイマ以外の割込みが
ない場合の動作を示しており、ＶＭゲスト１の実行中に
ＶＭタイマからの割込みがあると、−旦ＶＭモニタに戻
って次の期間に実行されるべきＯ８への切換えを行い、
この切換えが終了すると他方のＯ８の配下にあるプログ
ラムであるＶＭゲスト２の実行を開始し、以下同様にＶ
Ｍタイマからの割込みがあるたびにＶＭゲストの切換え
が行なわれる。

同図山）はＶＭゲスト２の実行中に優先度が高いＶＭゲ
スト１に外部事象が発生して時間ｔでＶＭリアルタイム
割込みが行なわれた場合の動作を示すもので、この割込
みによってＶＭゲスト２の実行中の処理からＶＭモニタ
に一旦戻ってからこの割込みの処理を行なうためにＶＭ
ゲスト１に移ってこのゲストの処理を行なうが、その処
理の途中でＶＭタイマから割込みがあるとこのリアルタ
イム応答処理が終了していない場合であってもｃＰＵを
奪われてこのリアルタイム応答処理は中断されてしまう
。

〔発明が解決しようとする課題〕

上記のように外部事象に対する応答処理を行っている最
中にＣＰＵ時間が奪われた場合には、その後何度かＶＭ
ツタ４フ ＶＭゲストにＣＰＵが割り当てられるまで、外部事象に
対するリアルタイム応答処理の続きが実行されないこと
になる。

本発明は、このように処理の実行中にＶＭタイマからの
割込みがあってもこの処理が中断しないようにすること
を目的とするものである。

〔課題を解決するための手段〕

複数のオペレーティングシステムおよびその配下のプロ
グラムを所定時間間隔の時分割で切り替え稼働させるた
めのタイマ割込み機構を有する仮想計算機システムにお
いて、優先処理を行なう特定のオペレーティングシステ
ムおよびその配下のプログラムの処理中においては、こ
のオペレーティングシステムおよびその配下のプログラ
ムが使用しているプログラム・ステータス・ワードがウ
ェイト状態を示していない場合には上記タイマ割込みを
禁止するようにした。

〔作　用〕 第１図は本発明の原理を示す図であって、先に説明した
従来例についての第５図に対応するものであり、同一の
構成要素には同一の符号を付しであるのでその説明は省
略するが、本発明によってＶＭツタ４フ 路に、ＶＭツタ４フ 状態ビットととの論理積をとるアンド回路Ａ０が設けら
れる。

リアルタイム割込みを優先的に処理するＶＭゲストのＶ
Ｍツタ４フ はプログラム・ステータス・ワードＰｓｗのウェイト状
態ビットが“０”にセットされており、処理すべき待行
列が柊ってさしあたって即座に実行可能なタスクが消滅
したことを検出するとこのプログラム・ステータス・ワ
ードのウェイト状態ビットが処理を行っていないことを
示す“ｌ”にセットされる。

したがって、このプログラム・ステータス・ワードのウ
ェイト状態ビットがウェイト状態を示す“１”になるま
でアンド回路Ａ０は導通状態にならないのでＶＭタイマ
からの割込みは行われず、このＶＭゲストの処理は継続
される。これによって中断されることのない高速な割込
み応答を保証することができる。

第２図はその動作例を示すタイムチャートであって、Ｖ
Ｍゲスト２の処理実行中に外部事象が発生してＶＭゲス
ト１に対してＶＭリアルタイム割込みが行なわれると、
ＣＰＵの処理は一旦ＶＭモニタに移ってＶＭゲスト１を
配下に持つＯ８に移るとともにこのＶＭゲスト１を起動
してＶＭゲストｌで上記の外部事象によるリアルタイム
割込みの処理を開始する。

この処理中にＶＭタイマからの割込みがあってもプログ
ラム・ステータス・ワードのウェイト状態ビットが′０
″であり、アンド回路Ａ、（第１図）によってこのＶＭ
タイマからの割込み要求は阻止されるので、ＶＭゲスト
１のリアルタイム応答処理が続行される。なお、このと
きＶＭツタ４フ しておくことができる。

そして、このＶＭゲスト１のリアルタイム応答処理が終
了するとプログラム・ステータス・ワードのウェイト状
態ビットは計算機がウェイト状態にあることを示す１１
”になり、保留されていたＶＭタイマからの割込みが実
行されて処理はＶＭモニタに移り、Ｏ８を切換えた後Ｖ
Ｍゲスト２の処理を行なう。

〔実施例〕

第３図は、本発明の一実施例であり、ＶＭツタ４フ ている。

現在実行中であるＶＭゲストの番号を保持するレジスタ
ｌと、ＶＭリアルタイム割込みを処理する優先度の高い
ＶＭゲストの番号を保持するレジスタ２が用意されてお
り、上記のレジスタ１は■Ｍゲストの切り替えの都度書
き換えられ、レジスタ２は高優先のＶＭゲスト番号が変
更された場合に書き換えられる。

比較器３では現在実行中のＶＭゲストの番号と優先度の
高いＶＭゲストの番号との比較が行われ、これらが一致
したときには一致信号がこの比較器から出力されるが、
この一致信号は現在実行中のＶＭゲストがＶＭリアルタ
イム割込みを処理する高優先度のものであることを示し
ている。

ＶＭタイママスクの制御モード、すなわち本発明による
ＶＭツタ４フ は“１”にまた本発明を適用しない場合に“０”にセッ
トされるＶＭタイママスク制御ビット４が用意されてお
り、このビットと現在実行中のＶＭゲストが用いている
ＰＳＷ上にあるウェイト状態ビット５との論理積をとる
アンド回路６が設けられる。このウェイト状態ビット５
は実行中のＶＭゲストにおいて即座に実行できるタスク
がなくなって割込み状態を待つ状態となった場合に“１
”にセントされることは前述のとおりであり、また上記
ＶＭタイママスク制御ビット４はＶＭモニタの初期設定
あるいはオペレータの指示により書き換えられる。

したがって、上記アンド回路６の一致出力はＣＰＵへの
割込みが可能な状態にあることを示すものである。

前記比較器３からの一致信号と上記アンド回路６からの
一致出力の論理否定がＮＡＮＤ回路７でとられ、この論
理否定出力が“０”の場合には■Ｍタイマ機構８からの
ＶＭツタ４フ 止する禁止状態として、ＶＭツタ４フ 保留される。もし、このＮＡＮＤ回路７からのマスクが
許可状態を示す“１″である場合にはＶＭツタ４フ 送られて割込みを発生させる。

〔発明の効果〕

本発明によれば、ＶＭリアルタイム割込みが発生した場
合におけるリアルタイム応答処理がＶＭタイマからの割
込みによって中断されることなく、したがって高速な割
込み応答を安定に実現できるという格別の効果を達成す
ることができる。

【図面の簡単な説明】

第１図は本発明の原理を示す図、 第２図は本発明による割込み処理の例を示す図、第３図
は本発明の実施例を示す図、 第４図は本発明が適用される仮想計算機システムの例を
示す図、 第５図はその割込み要求の制御を説明する図、第６図は
従来の仮想計算機の割込み処理を示す図である。

Claims (1)

1. 【特許請求の範囲】 複数のオペレーティングシステムおよびその配下のプロ
   グラムを所定時間間隔の時分割で切り替え稼働させるた
   めのタイマ割込み機構を有する仮想計算機システムにお
   いて、 優先処理を行なう特定のオペレーティングシステムおよ
   びその配下のプログラムの処理中においては、このオペ
   レーティングシステムおよびその配下のプログラムが使
   用しているプログラム・ステータス・ワードがウェイト
   状態を示していない場合には上記タイマ割込みを禁止す
   ることを特徴とする仮想計算機システム。