JPH02207335A - 仮想計算機システム - Google Patents
仮想計算機システムInfo
- Publication number
- JPH02207335A JPH02207335A JP2765489A JP2765489A JPH02207335A JP H02207335 A JPH02207335 A JP H02207335A JP 2765489 A JP2765489 A JP 2765489A JP 2765489 A JP2765489 A JP 2765489A JP H02207335 A JPH02207335 A JP H02207335A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing
- guest
- interruption
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
一台の計算機システムで同時に複数のオペレーティング
システムおよびその配下のプログラムを効率よく稼働さ
せるための仮想計算機システムに関し、 リアルタイム処理の実行中に他の割込み要求があっても
リアルタイム処理が中断しないようにすることを目的と
し、 複数のオペレーティングシステムおよびその配下のプロ
グラム内で高優先処理を行う特定のオペレーティングシ
ステムおよびその配下のプログラムに対しリアルタイム
処理を要求する割込み要求があったとき、他のオペレー
ティングシステムおよびその配下のプログラムの処理を
中断して割込み要求のあったオペレーティングシステム
およびその配下のプログラムの処理を実行すると共に、
他のオペレーティングシステムおよびその配下のプログ
ラムに対する割込み要求を禁止するようにし、さらに高
優先処理を行う特定のオペレーティングシステムおよび
その配下のプログラムに対するリアルタイム処理割込み
要求レベルが複数存在する場合、それぞれの割込み要求
レベルをオペレータによって指定することが出来るよう
にする。
システムおよびその配下のプログラムを効率よく稼働さ
せるための仮想計算機システムに関し、 リアルタイム処理の実行中に他の割込み要求があっても
リアルタイム処理が中断しないようにすることを目的と
し、 複数のオペレーティングシステムおよびその配下のプロ
グラム内で高優先処理を行う特定のオペレーティングシ
ステムおよびその配下のプログラムに対しリアルタイム
処理を要求する割込み要求があったとき、他のオペレー
ティングシステムおよびその配下のプログラムの処理を
中断して割込み要求のあったオペレーティングシステム
およびその配下のプログラムの処理を実行すると共に、
他のオペレーティングシステムおよびその配下のプログ
ラムに対する割込み要求を禁止するようにし、さらに高
優先処理を行う特定のオペレーティングシステムおよび
その配下のプログラムに対するリアルタイム処理割込み
要求レベルが複数存在する場合、それぞれの割込み要求
レベルをオペレータによって指定することが出来るよう
にする。
本発明は、−台の計算機システムで同時に複数のオペレ
ーティングシステムおよびその配下のプログラムを効率
よく稼働させるための仮想計算機システムに関し、特に
計算機システムに対する高速割込み処理を必要とするリ
アルタイム処理割込み要求を容易にするものである。
ーティングシステムおよびその配下のプログラムを効率
よく稼働させるための仮想計算機システムに関し、特に
計算機システムに対する高速割込み処理を必要とするリ
アルタイム処理割込み要求を容易にするものである。
プロセッサシステムを動作させるには、一般にオペレー
ティングシステム(以下、O3、という)が用いられて
おり、特に限られた計算機資源をより有効に活用するた
めのマルチタスク処理がO3によって実現されている。
ティングシステム(以下、O3、という)が用いられて
おり、特に限られた計算機資源をより有効に活用するた
めのマルチタスク処理がO3によって実現されている。
このマルチタスク処理はユーザが要求する計算機処理(
ジョブ)を−連のCPU時間を与えるべきタスクを単位
として複数のジョブを切り換え実行することによって実
現される。
ジョブ)を−連のCPU時間を与えるべきタスクを単位
として複数のジョブを切り換え実行することによって実
現される。
O3はこのタスクの状態を管理してCPUの適切な割り
当てを行うために主記憶上の小領域にタスクの状態など
を格納した制御ブロックをタスク毎に設け、これをある
順序で論理的に連結した待ち行列を作成する。この待ち
行列としてはすぐに実行可能なタスクを連結した「実行
可能待ち行列」、I10処理が終了しないと次に進めな
いタスクからなる「■10処理待ち行列」および他のタ
スクとの同期を要するために停止しているタスクからな
る「同期待ち行列」などが有る。
当てを行うために主記憶上の小領域にタスクの状態など
を格納した制御ブロックをタスク毎に設け、これをある
順序で論理的に連結した待ち行列を作成する。この待ち
行列としてはすぐに実行可能なタスクを連結した「実行
可能待ち行列」、I10処理が終了しないと次に進めな
いタスクからなる「■10処理待ち行列」および他のタ
スクとの同期を要するために停止しているタスクからな
る「同期待ち行列」などが有る。
計算機処理の実行に際し、O3は「実行可能待ち行列」
から先頭の1つのタスクを取り出してこのタスクにCP
U時間を割り当てて処理を実行させる。この実行中のタ
スクがO3に対してI10待ちを要求した場合にはその
タスクの実行を中断してこれを「■10処理待ち行列」
につなぐと共に、「実行可能待ち行列」から次のタスク
を取り出してCPU時間を割り当てる。
から先頭の1つのタスクを取り出してこのタスクにCP
U時間を割り当てて処理を実行させる。この実行中のタ
スクがO3に対してI10待ちを要求した場合にはその
タスクの実行を中断してこれを「■10処理待ち行列」
につなぐと共に、「実行可能待ち行列」から次のタスク
を取り出してCPU時間を割り当てる。
このようにO3は実行可能なタスクにCPU実行時間を
割り当てるが、実行可能なタスクがなくなるとプログラ
ムステータスワード(以下、PSWlという)のウェイ
ト状態ビットを“1″にしてCPUにおける命令処理を
停止し、CPUを待機状態とする。もし割込みなどの処
理すべきタスクが発生すると、このPSWのウェイトビ
ットを“O”に設定して動作を再開させる。
割り当てるが、実行可能なタスクがなくなるとプログラ
ムステータスワード(以下、PSWlという)のウェイ
ト状態ビットを“1″にしてCPUにおける命令処理を
停止し、CPUを待機状態とする。もし割込みなどの処
理すべきタスクが発生すると、このPSWのウェイトビ
ットを“O”に設定して動作を再開させる。
このようにO8にはその処理目的などによって多くの異
なる種類のものが有り、計算機システムの使用目的に応
じた適当なO8が選択使用されるが、近時、複数のO3
およびその配下のプログラムに対して時分割でCPU資
源を割り当てる仮想計算機機構(VM機構)が実用化さ
れるようになった。
なる種類のものが有り、計算機システムの使用目的に応
じた適当なO8が選択使用されるが、近時、複数のO3
およびその配下のプログラムに対して時分割でCPU資
源を割り当てる仮想計算機機構(VM機構)が実用化さ
れるようになった。
この時分割での割り当てを行うために、VM機構専用の
タイマ割込み機構であるVMタイマが用意されている。
タイマ割込み機構であるVMタイマが用意されている。
このVMタイマによって例えば20ミリ秒の一定時間間
隔で計算機に割込みが発生すると、CPUの制御は現在
実行中のO3およびその配下のプログラムであるVMゲ
ストからVMモニタに移される。
隔で計算機に割込みが発生すると、CPUの制御は現在
実行中のO3およびその配下のプログラムであるVMゲ
ストからVMモニタに移される。
さらに外部事象による割込み要求に高速に応答する必要
が有るシステムでは、予めこの割込み(VMリアルタイ
ム割込み)を処理すべきO3とその配下のプログラムで
あるVMゲストを定め、割込み要求が発生した時点でこ
の割込みの対象となるVMゲストにCPU時間が割り当
てられていなければ、VMタイマの割込みを待たずに即
座に■Mリアルタイム割込みを発生させてVMモニタに
制御を移す機構が提供されている。
が有るシステムでは、予めこの割込み(VMリアルタイ
ム割込み)を処理すべきO3とその配下のプログラムで
あるVMゲストを定め、割込み要求が発生した時点でこ
の割込みの対象となるVMゲストにCPU時間が割り当
てられていなければ、VMタイマの割込みを待たずに即
座に■Mリアルタイム割込みを発生させてVMモニタに
制御を移す機構が提供されている。
ところが、VMタイマによる割込みはVMゲストの動作
とは無関係に上記のように一定時間間隔で行われるので
、例えば上記のような高速応答が必要な外部事象に対す
る応答処理を行っている最中にVMタイマ割込みが発生
してCPUが奪われてしまうことが有る。
とは無関係に上記のように一定時間間隔で行われるので
、例えば上記のような高速応答が必要な外部事象に対す
る応答処理を行っている最中にVMタイマ割込みが発生
してCPUが奪われてしまうことが有る。
第4図ないし第6図は上記のような仮想計算機システム
を説明するためのもので、第4図は仮想計算機システム
の本発明に関係する内部構成を示すブロック図である。
を説明するためのもので、第4図は仮想計算機システム
の本発明に関係する内部構成を示すブロック図である。
第4図において、命令ユニッ)IUはマイクロプログラ
ムを格納しているコントロール・ストレージC3あるい
は論理レジスタデータを格納したりワーク領域に使用さ
れているローカル・ストレージLSからマイクロ命令や
データを取り出して解釈し、プログラムの実行を制御す
るもので、その内部にはPSWを格納するPSWレジス
タが設けられている。このPSWの内容については後述
する。
ムを格納しているコントロール・ストレージC3あるい
は論理レジスタデータを格納したりワーク領域に使用さ
れているローカル・ストレージLSからマイクロ命令や
データを取り出して解釈し、プログラムの実行を制御す
るもので、その内部にはPSWを格納するPSWレジス
タが設けられている。このPSWの内容については後述
する。
記憶制御ユニッ)SUはバス/メモリ制御装置インター
フェイスIFを介して図示しないシステムバス/メモリ
制御装置に接続されており、命令ユニットrUからの命
令フェッチ要求や実行ユニットEUあるいは命令ユニッ
トIUからのオペランドフェッチストア要求を受けてそ
れを実行し、命令アドレスから命令コードを読み出して
命令ユニットIUに転送したり、命令ユニットIUから
のオペランドアドレスを受けてオペランドを実行ユニッ
トEUに転送したり、また実行ユニットEUからのオペ
ランドなどの実行結果をインターフェイスIFを経て図
示しない外部記憶装置に格納するなどの処理を行う。
フェイスIFを介して図示しないシステムバス/メモリ
制御装置に接続されており、命令ユニットrUからの命
令フェッチ要求や実行ユニットEUあるいは命令ユニッ
トIUからのオペランドフェッチストア要求を受けてそ
れを実行し、命令アドレスから命令コードを読み出して
命令ユニットIUに転送したり、命令ユニットIUから
のオペランドアドレスを受けてオペランドを実行ユニッ
トEUに転送したり、また実行ユニットEUからのオペ
ランドなどの実行結果をインターフェイスIFを経て図
示しない外部記憶装置に格納するなどの処理を行う。
なお、実行ユニットEUは演算器、シフタ等を含んでお
り、命令ユニットItJからのマイクロプログラムの指
示を受けて演算を実行するが、その実行のためのワーク
・レジスタWRが設けられている。
り、命令ユニットItJからのマイクロプログラムの指
示を受けて演算を実行するが、その実行のためのワーク
・レジスタWRが設けられている。
記憶制御ユニットSUにおけるアドレス変換での例外発
生時や実行ユニッ)EtJにおける演算例外発生時には
、この例外発生を命令ユニッ)IUに通知して割込みを
要求し、またバス/メモリ制御装置インターフェイスI
Fからは110割込み要求あるいは外部割込み要求が命
令ユニッ)IUに通知される。また仮想計算機システム
として動作させるために前述したようにVMゲストを時
分割で選択的に動作させるためのVMタイマVTが設け
られている。
生時や実行ユニッ)EtJにおける演算例外発生時には
、この例外発生を命令ユニッ)IUに通知して割込みを
要求し、またバス/メモリ制御装置インターフェイスI
Fからは110割込み要求あるいは外部割込み要求が命
令ユニッ)IUに通知される。また仮想計算機システム
として動作させるために前述したようにVMゲストを時
分割で選択的に動作させるためのVMタイマVTが設け
られている。
割込み要求および命令ユニッ1−IUに対する割込みは
、第5図に示すように、PSWの各制御ビットの状態に
応じて制御される。
、第5図に示すように、PSWの各制御ビットの状態に
応じて制御される。
すなわち、この第5図には命令ユニットIU内に設けら
れるPSWレジスタにおけるビット割り当てが示されて
おり、このレジスタには図の下方から命令アドレス、主
記憶アクセスキー、ウェイト状態ビット、例外マスクビ
ット、外部マスクビット、I10マスクビットおよび動
的アドレス変換機能(D AT : Dynasic
Adress Translation)を制御するた
めのDAT制御ビット等が設けられている。これらの各
ビットはO3の指示のもとに命令ユニットIUによって
書き替えられる。
れるPSWレジスタにおけるビット割り当てが示されて
おり、このレジスタには図の下方から命令アドレス、主
記憶アクセスキー、ウェイト状態ビット、例外マスクビ
ット、外部マスクビット、I10マスクビットおよび動
的アドレス変換機能(D AT : Dynasic
Adress Translation)を制御するた
めのDAT制御ビット等が設けられている。これらの各
ビットはO3の指示のもとに命令ユニットIUによって
書き替えられる。
バス/メモリ制御装置インターフェイスIFからの11
0割込み要求や外部割込み要求、記憶制御ユニットSU
あるいは実行ユニッ)EUからの例外割込み要求は、P
SWレジスタのこれら割込みに対応して設けられ、これ
ら割込みが許可されている場合に“1”にセットされる
ビットの値とアンド回路AI 、A2 、A3によって
それぞれ論理積が取られ、その出力の論理和を取るオア
回路0を経て命令ユニッ)IUに対して割込み要求を行
う。複数のO3および各O8配下のプログラムを一定時
間間隔毎に切り換えるためのVMタイマVTからの割込
み要求については、無条件でオア回路0から命令ユニッ
トIUに送られて割込み要求が行われる。
0割込み要求や外部割込み要求、記憶制御ユニットSU
あるいは実行ユニッ)EUからの例外割込み要求は、P
SWレジスタのこれら割込みに対応して設けられ、これ
ら割込みが許可されている場合に“1”にセットされる
ビットの値とアンド回路AI 、A2 、A3によって
それぞれ論理積が取られ、その出力の論理和を取るオア
回路0を経て命令ユニッ)IUに対して割込み要求を行
う。複数のO3および各O8配下のプログラムを一定時
間間隔毎に切り換えるためのVMタイマVTからの割込
み要求については、無条件でオア回路0から命令ユニッ
トIUに送られて割込み要求が行われる。
命令ユニットIUは割込み要求を受けるとマイクロプロ
グラムの制御の下で実行中の処理、例えば機械語命令が
終了した後に割込みプログラムをその先頭から実行させ
、割込み処理プログラムは割込みの原因を解析して各々
の割込みの仕様に沿った処理を行う。
グラムの制御の下で実行中の処理、例えば機械語命令が
終了した後に割込みプログラムをその先頭から実行させ
、割込み処理プログラムは割込みの原因を解析して各々
の割込みの仕様に沿った処理を行う。
第6図(A)および(B)はこの命令ユニットにおける
実行中の処理と割込みとの関係を概念的に示すタイムチ
ャートであって、同図(A)はVMタイマVT以外の割
込みがない場合の動作を示しており、VMゲスト1の実
行中にVMタイマVTからの割込みがあるといったんV
Mモニタに戻って次の期間に実行されるべきO3への切
り換えを行い、この切り換えが終了すると他方のO8の
配下にあるプログラムであるVMゲスト2の実行を開始
し、以下同様にVMタイマVTからの割込みがあるたび
にVMゲストの切り換えを行う。
実行中の処理と割込みとの関係を概念的に示すタイムチ
ャートであって、同図(A)はVMタイマVT以外の割
込みがない場合の動作を示しており、VMゲスト1の実
行中にVMタイマVTからの割込みがあるといったんV
Mモニタに戻って次の期間に実行されるべきO3への切
り換えを行い、この切り換えが終了すると他方のO8の
配下にあるプログラムであるVMゲスト2の実行を開始
し、以下同様にVMタイマVTからの割込みがあるたび
にVMゲストの切り換えを行う。
同図(B)はVMゲスト2の実行中に時刻tで優先度が
高いVMゲスト1に外部事象の割込みが発生してVMリ
アルタイム割込みが行われた場合の動作を示すもので、
この割込みによってVMゲスト2の実行中の処理からV
Mモニタにいったん戻り、この割込み処理を行うために
VMゲスト1に移ってこのゲストの処理を行う。この処
理の途中でVMタイマVTからの割込みまたはVMゲス
ト2に対する他の割込みがあると、VMゲスト1でのリ
アルタイム応答処理が終了していない場合であってもC
PUを奪われてこのリアルタイム応答処理が中断されて
しまう。
高いVMゲスト1に外部事象の割込みが発生してVMリ
アルタイム割込みが行われた場合の動作を示すもので、
この割込みによってVMゲスト2の実行中の処理からV
Mモニタにいったん戻り、この割込み処理を行うために
VMゲスト1に移ってこのゲストの処理を行う。この処
理の途中でVMタイマVTからの割込みまたはVMゲス
ト2に対する他の割込みがあると、VMゲスト1でのリ
アルタイム応答処理が終了していない場合であってもC
PUを奪われてこのリアルタイム応答処理が中断されて
しまう。
前述のように外部事象に対する応答処理を行っている最
中にCPU時間が奪われた場合には、その後何度かVM
タイマ割込みが発生して再び当該VMゲストにCPUが
割り当てられるまで外部事象に対するリアルタイム応答
処理の続きが実行されないことになる。
中にCPU時間が奪われた場合には、その後何度かVM
タイマ割込みが発生して再び当該VMゲストにCPUが
割り当てられるまで外部事象に対するリアルタイム応答
処理の続きが実行されないことになる。
本発明は、リアルタイム処理の実行中に他の割込み要求
があってもリアルタイム処理が中断しないようにするこ
とを目的とする。
があってもリアルタイム処理が中断しないようにするこ
とを目的とする。
〔課題を解決するための手段〕
複数のオペレーティングシステムおよびその配下のプロ
グラムを時分割で切り換え稼働させる仮想計算機システ
ムにおいて、複数のオペレーティングシステムおよびそ
の配下のプログラムの中で高優先処理を行う特定のオペ
レーティングシステムおよびその配下のプログラムに対
しリアルタイム処理を要求する割込み要求があったとき
、他のオペレーティングシステムおよびその配下のプロ
グラムの処理を中断して高優先処理を行うオペレーティ
ングシステムおよびその配下のプログラムの処理を実行
すると共に、他のオペレーティングシステムおよびその
配下のプログラムに対する割込み要求を禁止するように
し、さらに高優先処理を行う特定のオペレーティングシ
ステムおよびその配下のプログラムに対するリアルタイ
ム処理割込み要求レベルが複数存在する場合、それぞれ
の割込み要求レベルをオペレータによって指定すること
が出来るようにする。
グラムを時分割で切り換え稼働させる仮想計算機システ
ムにおいて、複数のオペレーティングシステムおよびそ
の配下のプログラムの中で高優先処理を行う特定のオペ
レーティングシステムおよびその配下のプログラムに対
しリアルタイム処理を要求する割込み要求があったとき
、他のオペレーティングシステムおよびその配下のプロ
グラムの処理を中断して高優先処理を行うオペレーティ
ングシステムおよびその配下のプログラムの処理を実行
すると共に、他のオペレーティングシステムおよびその
配下のプログラムに対する割込み要求を禁止するように
し、さらに高優先処理を行う特定のオペレーティングシ
ステムおよびその配下のプログラムに対するリアルタイ
ム処理割込み要求レベルが複数存在する場合、それぞれ
の割込み要求レベルをオペレータによって指定すること
が出来るようにする。
第1図は本発明の原理構成図で、VMモニタ1の管理下
で複数のVMゲスト2A、2B、2C。
で複数のVMゲスト2A、2B、2C。
2Dが動作している。各VMゲスト2A〜2Dは各VM
ゲストに対応して設けられている割込み制御部3A〜3
Dからの割込み要求信号によって切り換えられる。
ゲストに対応して設けられている割込み制御部3A〜3
Dからの割込み要求信号によって切り換えられる。
割込み制御部3A〜3Dは前述した各種割込み要求、例
えばVMタイマ割込み、外部割込み、I10割込み2例
外割込み等の要求を受は自己のVMゲスト宛の割込み要
求であれば割込み要求信号を出力する。割込み要求信号
はオア回路4を介してVMモニタ1に通知され、さらに
対応するVMゲストに通知される。VMモニタ1ではこ
の通知を受けて他のVMゲストでの処理を中断させ、割
込み要求のあったVMゲストを起動して割込み処理を開
始する。
えばVMタイマ割込み、外部割込み、I10割込み2例
外割込み等の要求を受は自己のVMゲスト宛の割込み要
求であれば割込み要求信号を出力する。割込み要求信号
はオア回路4を介してVMモニタ1に通知され、さらに
対応するVMゲストに通知される。VMモニタ1ではこ
の通知を受けて他のVMゲストでの処理を中断させ、割
込み要求のあったVMゲストを起動して割込み処理を開
始する。
複数のVMゲスト2A〜2Dの中でVMゲスト2Aは高
速応答処理を必要とするVMリアルタイム割込みを実行
するための高優先のVMゲストとして設定されており、
このVMゲス)2Aに割込み要求があった場合には、他
のVMゲス)2B〜2Dでの処理を中断させてリアルタ
イム処理を実行すると共に、VMゲスト2Aからの割込
み要求信号によってアンド回路5B〜5Dを遮断して他
のVMゲス)2B〜2Dに対する割込み要求を禁止する
。
速応答処理を必要とするVMリアルタイム割込みを実行
するための高優先のVMゲストとして設定されており、
このVMゲス)2Aに割込み要求があった場合には、他
のVMゲス)2B〜2Dでの処理を中断させてリアルタ
イム処理を実行すると共に、VMゲスト2Aからの割込
み要求信号によってアンド回路5B〜5Dを遮断して他
のVMゲス)2B〜2Dに対する割込み要求を禁止する
。
第2図はその動作例を示すタイムチャートであり、VM
ゲス)2Gの処理実行中に外部事象が発生してVMゲス
ト2Aに対してVMリアルタイム割込みが行われると、
CPUの処理はいったんVMモニタlに移ってVMゲス
ト2Aを配下に持つO3に移ると共に、このVMゲスト
2Aを起動して外部事象に対するリアルタイム割込み処
理を開始する。
ゲス)2Gの処理実行中に外部事象が発生してVMゲス
ト2Aに対してVMリアルタイム割込みが行われると、
CPUの処理はいったんVMモニタlに移ってVMゲス
ト2Aを配下に持つO3に移ると共に、このVMゲスト
2Aを起動して外部事象に対するリアルタイム割込み処
理を開始する。
この処理中に他のVMゲスト2B〜2Dに対して割込み
要求があっても割込み制御部3Aからの割込み要求信号
によってアンド回路5B〜5Dが遮断されているので、
他のVMゲスト2B〜2Dに対する割込み要求は阻止さ
れVMゲスト2Aのリアルタイム処理が続行される。
要求があっても割込み制御部3Aからの割込み要求信号
によってアンド回路5B〜5Dが遮断されているので、
他のVMゲスト2B〜2Dに対する割込み要求は阻止さ
れVMゲスト2Aのリアルタイム処理が続行される。
VMゲスト2Aに対するリアルタイム処理割込み要求レ
ベルが複数存在し、特にあるレベルのみを高優先指定し
たい場合には、割込み制御部3A内に設けられているレ
ジスタRにオペレータの指示によりパネル経由でまたは
オペレータコンソールからの指示によるO5からの命令
によりデータをセットし、前述した各種割込み要求信号
とアンド回路Anで論理積を取る。こうすることにより
目的とする割込みレベルのみを簡単に指定することが出
来る。
ベルが複数存在し、特にあるレベルのみを高優先指定し
たい場合には、割込み制御部3A内に設けられているレ
ジスタRにオペレータの指示によりパネル経由でまたは
オペレータコンソールからの指示によるO5からの命令
によりデータをセットし、前述した各種割込み要求信号
とアンド回路Anで論理積を取る。こうすることにより
目的とする割込みレベルのみを簡単に指定することが出
来る。
第3図は本発明による仮想計算機システムの一実施例を
示すブロック図であり、VMモニタ1の管理の下に複数
のVMゲスト2A、2B、・・・、2Nが動作している
。各VMゲスト2A〜2Nは各VMゲストに対応して設
けられた割込み制御部3A、3B、・・・、3Nからの
割込み要求信号によって切り換えられるヶ 割込み制御部3A〜3Nからの各別込み要求信号はオア
回路4を介してVMモニタ1に通知されると共に、対応
するVMゲストに通知される。VMモニタlではこの通
知を受けて他のVMゲストでの処理を中断させ、割込み
要求のあったVMゲストを起動して割込み処理を開始す
る。
示すブロック図であり、VMモニタ1の管理の下に複数
のVMゲスト2A、2B、・・・、2Nが動作している
。各VMゲスト2A〜2Nは各VMゲストに対応して設
けられた割込み制御部3A、3B、・・・、3Nからの
割込み要求信号によって切り換えられるヶ 割込み制御部3A〜3Nからの各別込み要求信号はオア
回路4を介してVMモニタ1に通知されると共に、対応
するVMゲストに通知される。VMモニタlではこの通
知を受けて他のVMゲストでの処理を中断させ、割込み
要求のあったVMゲストを起動して割込み処理を開始す
る。
複数のVMゲス)2A〜2Nの中でVMゲスト2人は高
速応答処理を必要とするVMリアルタイム割込みを実行
するための高優先のVMゲストとして規定されており、
このVMゲスト2人に対して割込み制御部3Aから割込
み要求があった場合には、他のVMゲスト2B〜2Nで
の処理を中断させVMゲスト2人でのリアルタイム処理
を実行する。同時に割込み制御部3Aからの割込み要求
信号によってアンド回路5B〜5Nを遮断し、他のVM
ゲス)2B〜2Nに対する割込み制御部3B〜3Nから
の割込み要求信号を禁止する。
速応答処理を必要とするVMリアルタイム割込みを実行
するための高優先のVMゲストとして規定されており、
このVMゲスト2人に対して割込み制御部3Aから割込
み要求があった場合には、他のVMゲスト2B〜2Nで
の処理を中断させVMゲスト2人でのリアルタイム処理
を実行する。同時に割込み制御部3Aからの割込み要求
信号によってアンド回路5B〜5Nを遮断し、他のVM
ゲス)2B〜2Nに対する割込み制御部3B〜3Nから
の割込み要求信号を禁止する。
割込み制御部3A〜3Nに対する外部からの割込み要求
は、アダプタ装置6A、6B、・・・、6Nから発せら
れ、内部バス7および各VMゲストに対応する割込み要
因レジスタ8A、8B、・・・、8Nを介して割込み制
御部3A〜3Nに通知される。
は、アダプタ装置6A、6B、・・・、6Nから発せら
れ、内部バス7および各VMゲストに対応する割込み要
因レジスタ8A、8B、・・・、8Nを介して割込み制
御部3A〜3Nに通知される。
アダプタ装置6A〜6NはVMゲスト2A〜2Nおよび
割込み制御部3八〜3Nにそれぞれ対応して設けられて
おり、各アダプタ装置には処理する優先順位を表す割込
みレベルが設定されている。
割込み制御部3八〜3Nにそれぞれ対応して設けられて
おり、各アダプタ装置には処理する優先順位を表す割込
みレベルが設定されている。
またアダプタ装置6A〜6Nにはそれぞれ各種の110
デバイスが接続されており、アダプタ装置6Aには外部
制御装置9a、ランプ9b、押釦スイッチ9c、センサ
9dおよびタイマ9e、アダプタ装置6Bにはデイスプ
レィ装置9fおよびプリンタ装置9g、アダプタ装置6
Cには熱電材9h、アダプタ装置6Dにはペンレコーダ
9i等がそれぞれ接続されている。
デバイスが接続されており、アダプタ装置6Aには外部
制御装置9a、ランプ9b、押釦スイッチ9c、センサ
9dおよびタイマ9e、アダプタ装置6Bにはデイスプ
レィ装置9fおよびプリンタ装置9g、アダプタ装置6
Cには熱電材9h、アダプタ装置6Dにはペンレコーダ
9i等がそれぞれ接続されている。
割込み#扉部3Aは共通バス30上を送°られて来る各
VMゲストに対応する割込み要因レジスタ8A〜8Nか
らの各種割込み要求信号を、対応するVMゲス)Aの実
行中を示す対応VMゲスト実行中番号31をデコーダす
るデコーダ32の出力により選択するマルチプレクサ3
3を有し、このマルチプレクサ33の出力をアンド回路
34に供給する。実行中でないとマルチプレクサ33に
よる選択は行われない、アンド回路34には前述したP
SWレジスタに相当する割込みマスク35の出力と後述
するレジスタ36・の出力とを各々対応するビット毎に
論理積を取るアンド回路37の出力が供給されている。
VMゲストに対応する割込み要因レジスタ8A〜8Nか
らの各種割込み要求信号を、対応するVMゲス)Aの実
行中を示す対応VMゲスト実行中番号31をデコーダす
るデコーダ32の出力により選択するマルチプレクサ3
3を有し、このマルチプレクサ33の出力をアンド回路
34に供給する。実行中でないとマルチプレクサ33に
よる選択は行われない、アンド回路34には前述したP
SWレジスタに相当する割込みマスク35の出力と後述
するレジスタ36・の出力とを各々対応するビット毎に
論理積を取るアンド回路37の出力が供給されている。
アンド回路34はマルチプレクサ33の出力とアンド回
路37の出力との論理積を各ビット毎に取り、オア回路
38で各ビットの論理和を求めその出力が“1”であれ
ばVMゲスト2Aに対する割込み要求信号として出力さ
れる。
路37の出力との論理積を各ビット毎に取り、オア回路
38で各ビットの論理和を求めその出力が“1”であれ
ばVMゲスト2Aに対する割込み要求信号として出力さ
れる。
他の割込み制御部3B〜3Nは割込み制御部3Aの構成
中、レジスタ36およびアンド回路37を除去した点を
除いては割込み制御部3Aと同一の構成を有している。
中、レジスタ36およびアンド回路37を除去した点を
除いては割込み制御部3Aと同一の構成を有している。
このような構成において、あるアダプタ装置、例えばア
ダプタ装置6Kから割込み要求が有ると、その割込み要
求は内部バス7を経由してアダプタ装置6Kに対応する
割込み要因レジスタ8Kに格納される。割込み要因レジ
スタ8Kに格納された割込み要求データは共通バス30
を経由して各割込み制御部3A〜3Nのマルチプレクサ
33に供給される。各割込み制御部3A〜3Nでは自己
の割込み要因レジスタ8Kに対応するVMゲストが実行
中であればデコーダ32のデコード出力によリマルチプ
レクサ33で割込み要因レジスタ8Kを選択してアンド
回路34でマルチプレクサ33の出力と割込みマスク3
5の出力との論理積を取り、何れかのビットが1″であ
ればオア回路38を介して、高優先のVMゲスト2Aに
対する割込み要求が無い限り対応するVMゲス)2Kに
割込み要求を通知する。
ダプタ装置6Kから割込み要求が有ると、その割込み要
求は内部バス7を経由してアダプタ装置6Kに対応する
割込み要因レジスタ8Kに格納される。割込み要因レジ
スタ8Kに格納された割込み要求データは共通バス30
を経由して各割込み制御部3A〜3Nのマルチプレクサ
33に供給される。各割込み制御部3A〜3Nでは自己
の割込み要因レジスタ8Kに対応するVMゲストが実行
中であればデコーダ32のデコード出力によリマルチプ
レクサ33で割込み要因レジスタ8Kを選択してアンド
回路34でマルチプレクサ33の出力と割込みマスク3
5の出力との論理積を取り、何れかのビットが1″であ
ればオア回路38を介して、高優先のVMゲスト2Aに
対する割込み要求が無い限り対応するVMゲス)2Kに
割込み要求を通知する。
アダプタ装置6Aに接続されている押釦スイッチ9c、
センサ9dまたは外部タイマ9e等からの要因で割込み
要求があると、その要求は前述のアダプタ装置6Kから
の割込み要求と同様の処理を経てVMゲスト2Aおよび
VMモニタ1に通知される。VMモニタlはVMゲスト
2Aの処理を優先させ、VMゲス)2Aからの割込み要
因を調べて必要に応じ例えばアダプタ装置6Cに接続さ
れている熱電材からの情報を読み取り、解析して例えば
アダプタ装置2Aの外部制御装置9aへの指示、ランプ
9bの表示等を行い、またアダプタ装置16Dのペンレ
コーダ91等にデータの出力を行う。
センサ9dまたは外部タイマ9e等からの要因で割込み
要求があると、その要求は前述のアダプタ装置6Kから
の割込み要求と同様の処理を経てVMゲスト2Aおよび
VMモニタ1に通知される。VMモニタlはVMゲスト
2Aの処理を優先させ、VMゲス)2Aからの割込み要
因を調べて必要に応じ例えばアダプタ装置6Cに接続さ
れている熱電材からの情報を読み取り、解析して例えば
アダプタ装置2Aの外部制御装置9aへの指示、ランプ
9bの表示等を行い、またアダプタ装置16Dのペンレ
コーダ91等にデータの出力を行う。
この場合、レジスタ36は常時は全ビットオール“1”
となっているので割込みマスク35の出力はそのままア
ンド回路34に出力されるが、特にあるレベルのみを高
優先指定したい場合はオペレータの指示によりそのレベ
ルに対応するビットのみを1”に設定し、割込みマスク
35の出力とアンド回路37で論理積を取る。各VMゲ
ストの割込みマスクは目的に応じまたは環境に応じて常
時変更されるから、このようにすることにより割込みマ
スク35の状態を気にすることな(目的とする割込みレ
ベルのみを簡単に指定することが出来る。
となっているので割込みマスク35の出力はそのままア
ンド回路34に出力されるが、特にあるレベルのみを高
優先指定したい場合はオペレータの指示によりそのレベ
ルに対応するビットのみを1”に設定し、割込みマスク
35の出力とアンド回路37で論理積を取る。各VMゲ
ストの割込みマスクは目的に応じまたは環境に応じて常
時変更されるから、このようにすることにより割込みマ
スク35の状態を気にすることな(目的とする割込みレ
ベルのみを簡単に指定することが出来る。
なお、VMゲスト2Aにおけるリアルタイム処理の実行
中に他のVMゲスト2B〜2Nに対する割込み要求があ
った場合は、割込み制御部3Aからの割込み要求信号に
よってアンド回路5B〜5Nが遮断されているので他の
VMゲスト2B〜2Nに対する割込みは行われず、VM
ゲス)2Aにおけるリアルタイム処理が続行される。
中に他のVMゲスト2B〜2Nに対する割込み要求があ
った場合は、割込み制御部3Aからの割込み要求信号に
よってアンド回路5B〜5Nが遮断されているので他の
VMゲスト2B〜2Nに対する割込みは行われず、VM
ゲス)2Aにおけるリアルタイム処理が続行される。
本発明によれば、VMリアルタイム割込みが発生した場
合におけるリアルタイム応答処理がVMタイマ割込み等
地の割込みによって中断されることがなく、したがって
高速な割込み応答を安定に実現できるという格別の効果
を奏することができる。
合におけるリアルタイム応答処理がVMタイマ割込み等
地の割込みによって中断されることがなく、したがって
高速な割込み応答を安定に実現できるという格別の効果
を奏することができる。
第1図は本発明による仮想計算機システムの原理構成図
、 第2図は本発明による割込み処理の例を示す図、第3図
は本発明の一実施例を示す構成図、第4図は本発明が適
用される仮想計算機システムの例を示す図、 第5図はその割込み要求の制御を説明する図、第6図は
従来の仮想計算機システムの割込み処理の例を示す図で
ある。 原理構成図 第1図 割込み処理の例 第2図
、 第2図は本発明による割込み処理の例を示す図、第3図
は本発明の一実施例を示す構成図、第4図は本発明が適
用される仮想計算機システムの例を示す図、 第5図はその割込み要求の制御を説明する図、第6図は
従来の仮想計算機システムの割込み処理の例を示す図で
ある。 原理構成図 第1図 割込み処理の例 第2図
Claims (2)
- (1)複数のオペレーティングシステムおよびその配下
のプログラムを時分割で切り換え稼働させる仮想計算機
システムにおいて、 上記複数のオペレーティングシステムおよびその配下の
プログラム内で高優先処理を行う特定のオペレーティン
グシステムおよびその配下のプログラムに対しリアルタ
イム処理を要求する割込み要求があったとき、他のオペ
レーティングシステムおよびその配下のプログラムの処
理を中断して上記割込み要求のあったオペレーティング
システムおよびその配下のプログラムの処理を実行する
と共に、上記他のオペレーティングシステムおよびその
配下のプログラムに対する割込み要求を禁止することを
特徴とする仮想計算機システム。 - (2)上記高優先処理を行う特定のオペレーティングシ
ステムおよびその配下のプログラムに対するリアルタイ
ム処理割込み要求レベルが複数存在する場合、上記それ
ぞれの割込み要求レベルをオペレータによって指定可能
にすることを特徴とする仮想計算機システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2765489A JPH02207335A (ja) | 1989-02-08 | 1989-02-08 | 仮想計算機システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2765489A JPH02207335A (ja) | 1989-02-08 | 1989-02-08 | 仮想計算機システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02207335A true JPH02207335A (ja) | 1990-08-17 |
Family
ID=12226913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2765489A Pending JPH02207335A (ja) | 1989-02-08 | 1989-02-08 | 仮想計算機システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02207335A (ja) |
-
1989
- 1989-02-08 JP JP2765489A patent/JPH02207335A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6301634B1 (en) | Real time control method for a robot controller | |
JP3776449B2 (ja) | マルチタスク低電力制御装置 | |
US5555414A (en) | Multiprocessing system including gating of host I/O and external enablement to guest enablement at polling intervals | |
JPH0673108B2 (ja) | ゲストに割り当てられたシステム資源に対するゲストの動作を制限する方法 | |
JPS6275739A (ja) | タスク割当て方法 | |
JPH0754471B2 (ja) | デ−タ処理装置 | |
JP2009223842A (ja) | 仮想計算機制御プログラム及び仮想計算機システム | |
JPH04195619A (ja) | 消費電力制御方式 | |
JPH07160656A (ja) | 外部割込み制御方法 | |
JP2902746B2 (ja) | 仮想計算機制御方式 | |
JPH02207335A (ja) | 仮想計算機システム | |
JP2000215071A (ja) | 仮想計算機システム | |
JPH02184925A (ja) | 仮想計算機システム | |
JPS603229B2 (ja) | 情報処理方式 | |
JPH05324569A (ja) | 割り込み制御方式 | |
JP2585905B2 (ja) | マルチタスク実行装置 | |
JPH09282196A (ja) | 複合論理プロセッサシステムのプログラム走行制御方式 | |
JPH02206841A (ja) | 仮想計算機システム | |
JP2001229038A (ja) | マルチオペレーテング計算機システム | |
JPH04227547A (ja) | 情報処理装置 | |
JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
JPH06110717A (ja) | 複合計算機システム | |
JPS6313218B2 (ja) | ||
JPH03188530A (ja) | プログラム先取り装置 | |
JPH03204731A (ja) | 仮想計算機システムのエミュレーション実行装置及び方法 |