JP5131269B2 - マルチプロセッシングシステム - Google Patents
マルチプロセッシングシステム Download PDFInfo
- Publication number
- JP5131269B2 JP5131269B2 JP2009505014A JP2009505014A JP5131269B2 JP 5131269 B2 JP5131269 B2 JP 5131269B2 JP 2009505014 A JP2009505014 A JP 2009505014A JP 2009505014 A JP2009505014 A JP 2009505014A JP 5131269 B2 JP5131269 B2 JP 5131269B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- cpu
- slave cpu
- memory
- task set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Description
図9は、SMPシステムの構成を示すブロック図である。SMPシステム900では、基本的に複数のCPU930(CPU0〜CPU3)が、それぞれ同等なものとして振舞うことができる。したがって、CPU930がタスク910を処理する際には、それぞれ、同じプログラムコードを利用することができる。SMPシステム900のCPU930がおこなう処理は、カーネルプロセスやユーザプロセスなどの区別なく、なおかつ、複数のCPU930を使って同時に実行させることもできる。
図10〜12は、AMPシステムの構成例1〜3を示すブロック図である。AMPシステムとは、SMPシステムではないマルチプロセッシングシステムであり、OSのカーネルを実行するCPU、ユーザアプリケーションのある機能を実行するCPUというように、各CPUにはそれぞれの役割が決定されている。また、AMPシステムは、図10〜12のように様々な構成例がある。
201 マスタCPU
202 DMAC
203 スレーブCPU
204 RAM
205 割り込みコントローラ
206 リセットコントローラ
まず、本発明にかかるマルチプロセッシングシステムの特徴となるメインメモリの利用形態について説明する。図1は、本実施の形態にかかるマルチプロセッシングシステムにおけるメインメモリの利用形態を示す説明図である。
つぎに、上述のようなメインメモリの利用形態を適用させたマルチプロセッシングシステムのハードウェア構成について説明する。図2は、本実施の形態にかかるマルチプロセッシングシステムのハードウェアの構成の一例を示すブロック図である。図2のように、マルチプロセッシングシステム200は、マスタCPU201と、DMAC202と、スレーブCPU203と、RAM204と、割り込みコントローラ205と、リセットコントローラ206とを含んで構成される。
つぎに、上述したような機能を備えたマルチプロセッシングシステム100におけるタスク実行処理の手順について説明する。図3は、マルチプロセッシングシステムのタスク実行処理の手順を示すフローチャートである。
ここで、プロセッシングシステムのアドレス変換処理について説明する。図4は、マルチプロセッシングシステムのアドレス変換処理を示す説明図である。図4のように、スレーブCPU203には、論理メモリマップ400と、物理メモリマップ410とが格納されている。
実施例1では、マルチプロセッシングシステムに上述したOSタスクセットを適用させた場合の動作について説明する。図5は、AMPシステムにおけるマスタCPUとスレーブCPUとの構成を比較する説明図である。
つぎに、実施例2では、マルチプロセッシングシステムに上述したアドレス変換機構を適用させた場合の具体的な動作について説明する。図6は、アドレス変換機構の構成を示すブロック図である。図6に示したアドレス変換機構は、論理アドレス610と、物理アドレスと、サイズ630と、有効/無効640との4つのレジスタによって構成されている。なお、図6の構成は一例であり、他の構成であってもよい。
論理アドレス610:LADR0…N(論理アドレスの先頭)
物理アドレス620:PADR0…N(物理アドレスの先頭)
サイズ630 :SIZE0…N(メモリアドレス領域のサイズorアドレスマスクビット)
有効/無効640 :Valid0…N:(データの有効/無効)
実施例3では、上述した実施例1、2のマルチプロセッシングシステムにおいて、タスクを効率的に実行して、処理時間を短縮させるためのOSタスクセットの切り替えの手法について説明する。
Claims (6)
- マスタCPUと、
スレーブCPUと、
タスクと当該タスクに対応したオペレーションシステム(以下、「OS」という)との組み合わせからなるOSタスクセットを複数記憶する記憶部と、
前記マスタCPUが、前記スレーブCPUの実行指示に応じて、前記記憶部に記憶されている複数のOSタスクセットのうち、前記実行指示の対象となった第1タスクと当該第1タスクに対応した第1OSとの組み合わせからなる第1OSタスクセットを、前記記憶部からメモリに格納する格納部と、
前記スレーブCPUが、前記メモリに格納された前記第1OSタスクセットを参照し、当該第1OSタスクセットを構成する前記第1OSをロードし、前記第1タスクを実行するタスク実行部と、
を備えることを特徴とするマルチプロセッシングシステム。 - 前記マスタCPUは、前記スレーブCPUに実行させる前記第1タスクを変更する場合、前記メモリに格納した前記第1OSタスクセットを、前記記憶部に記憶されている第2タスクと当該第2タスクに対応した第2OSとを組み合わせた第2OSタスクセットに入れ替えることを特徴とする請求項1に記載のマルチプロセッシングシステム。
- 前記スレーブCPUは、実行する前記第1または前記第2タスクに応じた前記第1または前記第2OSタスクセットを格納した前記メモリの物理アドレスと、前記第1または前記第2OSタスクセットの論理アドレスとの対応をあらわすメモリマップとを作成し、当該メモリマップを参照して前記論理アドレスを前記物理アドレスに変換するアドレス変換部を備え、
前記マスタCPUからの前記実行指示に示された前記第1または前記第2OSタスクセットの論理アドレスを、前記アドレス変換部によって物理アドレスに変換して、前記メモリから前記第1または前記第2OSタスクセットを読み出すことを特徴とする請求項2に記載のマルチプロセッシングシステム。 - 前記マスタCPUは、前記第1または前記第2OSタスクセットの格納場所が変更になると、前記アドレス変換部に、前記メモリマップにおける前記第1または前記第2OSタスクセットの物理アドレスを更新させることを特徴とする請求項3に記載のマルチプロセッシングシステム。
- 前記マスタCPUは、前記スレーブCPUが前記実行指示に応じて指定されたタスクの処理を開始すると、当該タスクのつぎに前記スレーブCPUに処理させるタスクのOSタスクセットを構成するOSをロードすることを特徴とする請求項1〜4のいずれか一つに記載のマルチプロセッシングシステム。
- 前記マルチプロセッシングシステムは、AMP(Asymmetrical Multi−Processing)システムもしくはLCMP(Loosely Coupled Multi Processor)システムによって構成されることを特徴とする請求項1〜5のいずれか1つに記載のマルチプロセッシングシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/055670 WO2008114415A1 (ja) | 2007-03-20 | 2007-03-20 | マルチプロセッシングシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008114415A1 JPWO2008114415A1 (ja) | 2010-07-01 |
JP5131269B2 true JP5131269B2 (ja) | 2013-01-30 |
Family
ID=39765536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009505014A Expired - Fee Related JP5131269B2 (ja) | 2007-03-20 | 2007-03-20 | マルチプロセッシングシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8732441B2 (ja) |
JP (1) | JP5131269B2 (ja) |
WO (1) | WO2008114415A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5776688B2 (ja) * | 2010-04-30 | 2015-09-09 | 日本電気株式会社 | 情報処理装置及びタスク切り替え方法 |
US9116759B2 (en) | 2011-02-18 | 2015-08-25 | Ab Initio Technology Llc | Restarting data processing systems |
US9021299B2 (en) | 2011-02-18 | 2015-04-28 | Ab Initio Technology Llc | Restarting processes |
JP5996110B2 (ja) * | 2013-06-07 | 2016-09-21 | 三菱電機株式会社 | 計算機システム及び制御方法 |
JP6998419B2 (ja) * | 2020-04-16 | 2022-01-18 | 株式会社三菱Ufj銀行 | 制御プログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005346358A (ja) * | 2004-06-02 | 2005-12-15 | Fujitsu Ltd | アドレス変換装置およびアドレス変換方法 |
JP2006099333A (ja) * | 2004-09-29 | 2006-04-13 | Sony Corp | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3654165B2 (ja) | 2000-09-21 | 2005-06-02 | 日本電気株式会社 | コンピュータシステムに適用するライブラリのリンク方法及びそのプログラムを記録した記録媒体 |
-
2007
- 2007-03-20 JP JP2009505014A patent/JP5131269B2/ja not_active Expired - Fee Related
- 2007-03-20 WO PCT/JP2007/055670 patent/WO2008114415A1/ja active Application Filing
-
2009
- 2009-09-14 US US12/558,967 patent/US8732441B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005346358A (ja) * | 2004-06-02 | 2005-12-15 | Fujitsu Ltd | アドレス変換装置およびアドレス変換方法 |
JP2006099333A (ja) * | 2004-09-29 | 2006-04-13 | Sony Corp | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20100005275A1 (en) | 2010-01-07 |
WO2008114415A1 (ja) | 2008-09-25 |
US8732441B2 (en) | 2014-05-20 |
JPWO2008114415A1 (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10191852B2 (en) | Methods and apparatus for locking at least a portion of a shared memory resource | |
US7590774B2 (en) | Method and system for efficient context swapping | |
JP3845639B2 (ja) | マルチスレッド・プロセッサを単一スレッド・モード及び同時マルチスレッド・モードの間で動的に切り替える装置及び方法 | |
US5596759A (en) | Method for initializing a multiple processor computer system using a common ROM | |
CN109983440B (zh) | 数据处理 | |
US20120254865A1 (en) | Hypervisor replacing method and information processing device | |
US10671426B2 (en) | Data processing | |
US20090164749A1 (en) | Coupled symbiotic operating systems | |
JP5131269B2 (ja) | マルチプロセッシングシステム | |
JP2006099332A (ja) | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム | |
US20210055948A1 (en) | Fast thread execution transition | |
JPH1173365A (ja) | データ移動操作を最適化する方法 | |
US20160147660A1 (en) | Access extent monitoring for data transfer reduction | |
US9946665B2 (en) | Fetch less instruction processing (FLIP) computer architecture for central processing units (CPU) | |
CN108845969B (zh) | 适用于不完全对称多处理微控制器的操作控制方法及操作系统 | |
JPH0484335A (ja) | 仮想計算機制御方式 | |
US20080072009A1 (en) | Apparatus and method for handling interrupt disabled section and page pinning apparatus and method | |
JP2010211506A (ja) | 不均一メモリアクセス機構を備えるコンピュータ、コントローラ、及びデータ移動方法 | |
JP3659048B2 (ja) | オペレーティングシステム及び計算機 | |
JP3163196B2 (ja) | 仮想記憶制御における命令中断情報格納制御方法 | |
JP7196439B2 (ja) | 仮想化環境におけるデバイスへのアクセス方法 | |
JPH0567973B2 (ja) | ||
JP3585956B2 (ja) | 情報処理装置及びその方法 | |
KR20050049170A (ko) | 임베디드 시스템의 비특권 모드에서 인터럽트 처리를 위한장치 및 방법 | |
JPH10334056A (ja) | マルチプロセッサ・システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |