JP2009075875A - カウンタ回路、動的再構成回路およびループ処理制御方法 - Google Patents
カウンタ回路、動的再構成回路およびループ処理制御方法 Download PDFInfo
- Publication number
- JP2009075875A JP2009075875A JP2007244314A JP2007244314A JP2009075875A JP 2009075875 A JP2009075875 A JP 2009075875A JP 2007244314 A JP2007244314 A JP 2007244314A JP 2007244314 A JP2007244314 A JP 2007244314A JP 2009075875 A JP2009075875 A JP 2009075875A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- output
- context
- loop processing
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 76
- 230000008569 process Effects 0.000 claims description 61
- 238000001514 detection method Methods 0.000 claims description 11
- 238000003672 processing method Methods 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000004913 activation Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
- G06F9/3895—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros
- G06F9/3897—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros with adaptable data path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】再構成可能なPE(プロセッシングエレメント)111の処理内容と接続内容をコンテキストに応じて動的に切り替えることにより任意の処理を実行させる動的再構成回路100は、コンテキストに基づいて、再構成されたPEの集合からの出力信号の出力元、出力信号の出力先、および出力信号を出力先に出力する条件からなるループ処理の内容を設定するコンフィグレーションデジスタ部と、設定されたループ処理を実行するとともに、ループ制御部によって実行されたループ処理の実行回数をカウントし、カウントされた実行回数および条件に基づいて、出力信号を出力先に出力するループ制御部および出力レジスタ部からなるカウンタ回路112を備えている。
【選択図】図1
Description
まず、本発明にかかる動的再構成回路の構成について説明する。図1は、本実施の形態にかかる動的再構成回路の構成を示すブロック図である。図1のように、動的再構成回路100は、シーケンサ101と、条件分岐信号生成器102と、コンフィグレーションメモリ103と、PEアレー110とを含んで構成されている。
つぎに、コンフィグレーションデータによるパラメータ設定について説明する。なお、一般的な動的再構成回路ではPEによって実行させる演算内容に応じて様々なパラメータ設定があるが、ここでは、動的再構成回路100の特徴となるカウンタ回路1112によって実行させるループ処理のパラメータ設定に限定して説明する。
(b)ループ成立判定のモード(ループ実行回数がループ処理の回数の上限を満足するか否かを判定する判定式);{<,>,<=,>=}の4つの成立判定のいずれかに切り替える
(c)ループ変数の終了値
(d)ループ変数のインクリメント値((b)の判定式を満足しなかった場合カウント回数に加算する値);負の数を指定することでデクリメントカウンタになる
どのようなタイミングでカウンタ回路112を起動させるため設定であり、具体的には、自動起動と、トリガモードとの2種類の設定をおこなうことができる。自動起動は、シーケンサ101から出力されたCFG読み込み要求信号(FETCHEN)を受け付けてから指定サイクル後に動作を開始させるように設定する方法である。また、トリガモードは、条件分岐信号生成部102から出力されたPRDIが成立をあらわす「11」であった場合に、PRDIの入力をトリガとして動作を開始させる方法である。なお、トリガモードによる起動方法を採用する場合には、後述するカウンタ回路112の内部メモリ「Trigger−mode」を有効状態に設定する。
カウンタ回路112によるカウント実行を1クロックごとに実行させるか、もしくは所定のクロックごとに実行させるかの設定である。上述のように、1クロックごとにカウンタを動作させることも可能だが、インターバル設定をおこなうことにより、一定の間隔を置いてカウンタを動作させることもできる。なお、インターバル設定をおこなう場合には、後述するカウンタ回路112の内部メモリ「Interval」に該当するコンフィグレーションデータを格納する。
カウンタ回路112によって実行するカウント処理において、どのような条件の場合に、カウンタ回路112から外部(他のPE111やカウンタ回路112もしくは他のクラスタ)への出力をおこなうかを設定する。具体的には、ノーマル出力モードとカスケード出力モードとの二つの出力モードが用意されており、後述するカウンタ回路112の内部メモリ「Output−mode」に格納されたコンフィグレーションデータに基づいてモードを切り替える。
ループ処理動作時には成立を示すPRDI「11」を出力し、ループ条件成立時にはPRDI「10」を出力する。また、ループ処理が停止時にはPRDI「00」を出力する。また、後段に他のカウンタ回路112が接続されている場合には、アドレスカウンタを停止させるため、ループ条件成立時に、PRDI「10」とともに、カスケード信号を1パルスアサートする。
カスケード出力モードは、後段に同一のカウンタ回路112がカスケード接続されている場合に使用する。ループ処理動作時にはPRDI「10」を出力し、カウント処理によってカウント数が同カウンタ回路112のループパラメータの初期値に達したとき、PRDI「11」を出力する。また、ループ処理停止時にはPRDI「00」を出力する。
カウンタ回路112が、どのような入力を受け付けた場合にカウント処理を実行するかを設定する。具体的には、ノーマル入力モードとカスケード入力モードとの二つの入力モードが用意されており、後述するカウンタ回路112の内部メモリ「Input−mode」に格納されたコンフィグレーションデータに基づいてモードを切り替える。
カウンタ回路112にPRDI「11」が入力された場合にカウント処理を開始し、インターバル設定に従い、クロックに同期したカウント処理を進める。なお、上述した(e)の設定により自動起動に切り替えることもできる。
カウンタ回路にPRDI「11」が入力されると、カウント値を更新する。また、PRDI「10」が入力されるとカウント値の更新を停止する。また、他のカウンタ回路112にカスケード接続されている場合、前段のカウンタ回路112(カスケード出力モードに設定されたカウンタ回路)から出力されるPRDIを受け付けて、アドレスカウンタを進めるために使用する。
つぎに、カウンタ回路112の構成について説明する。図3は、本実施の形態にかかるカウンタ回路の構成を示すブロック図である。図3のように、カウンタ回路112は、コンフィグレーションレジスタ部301と、有効サイクル検出部302と、ループ開始値・終了値書き換え部303と、ループ制御部304と、出力レジスタ部305とを含んで構成される。また、カウンタ回路112の各機能部301〜305には下記のような端子が接続されている。
1−1.PRDI
条件分岐信号(PRDI)の入力を受け付ける端子である。条件分岐信号「11」が入力されると成立と判断し、入力モード設定(後述する内部レジスタの「Input−mode」の設定)にしたがってカウンタ処理を実行させる。
DIはデータ入力を受け付ける端子であり、VIは、DIに入力されたデータの有効/無効を示すvalidデータの入力を受け付ける端子である。validデータが「1」のとき、同時に入力されたDIのデータは有効であると判断する。
カスケード信号の入力を受け付ける端子である。このカスケード信号がアサート(High状態の信号入力)されたときループカウントを終了する。また、ループカウントが停止されると、つぎのコンフィグレーションデータが設定されるまでループカウント再開は不可能となる。
CFGはコンフィグレーションデータの入力を受け付ける端子である。また、FETCHENは、CFG読み込み要求信号(FETCHEN)の入力を受け付ける端子であり、起動要求信号がアサートされたときのみ、CFGに入力されたコンフィグレーションデータを後述する内部レジスタに取り込む。
2−1.PRDO
条件分岐信号(predicate:PRDO)を出力する端子であり、ループ処理の動作中/停止時/ループ条件成立時のそれぞれの状態に応じ、出力モード設定(後述する内部レジスタの「Output−mode」の設定)にしたがって条件分岐信号を出力する。
DOはカウント値を示すデータを出力する端子である。また、VOはDOから出力されるカウント値の有効/無効を示すvalid信号を出力する端子である。なお、カウンタ処理の動作時、valid信号は「1」となり、カウンタ停止時、valid信号は「0」となる。
カスケード信号を出力する端子であり、出力モードがノーマル出力モードに設定されている場合には、ループ条件が成立すると、カスケード信号を1パルスアサートする。また、出力モードがカスケード出力モードに設定されている場合には、後段に接続されているカウンタ回路の入力信号の出力端子となる。なお、カスケード出力モードの際に出力されるカスケード信号は、後段のカウンタ回路のカウンタ処理を停止させるために使用する。
ノーマル入力モードの場合、有効サイクル検出部302は、シーケンサ101から処理内容の成立を示すPRDI「11」が入力されると、カウンタ処理を開始する。カウンタ動作開始後は、クロックに同期し、Intervalに設定されたステップのタイミングでイネーブル信号(output−enable)を出力する。なお、コンフィグレーションレジスタ部301の「Trigger−mode」が自動起動に設定されている場合には、上述した設定は無効となる。
カスケード入力モードの場合、有効サイクル検出部301は、上段に接続されているカウンタ回路112から所定の条件の成立を示すPRDI「11」が入力されるとループ変数を更新するためのイネーブル信号(output−enable)を出力する。
ノーマル出力モードの場合、出力レジスタ部305は、ループエンド信号(loop−end)がアサートされると、「PRDDO」よりPRDI「11」を出力するとともに、COをアサートする。また、ループエンド信号(loop−end)がアサートされていない場合には、「PRDDO」よりPRDI「10」を出力する。
カスケード出力モードの場合、出力レジスタ部305は、ループエンド信号(loop−end)がアサートされると、出力レジスタ部305の「DO」に格納する値を、コンフィグレーションレジスタ部301の内部レジスタ「Start」の値に初期化する。また、「DO」の格納値をコンフィグレーションレジスタ部301の内部レジスタ「Start」に初期化した場合には、「PRDDO」よりPRDO「11」を出力する。また、上述した動作以外のときには、「PRDDO」よりPRDO「10」を出力する。
つぎに、カウンタ回路112の入力モード(ノーマル、カスケード)、出力モード(ノーマル、カスケード)それぞれの設定に応じた具体的な動作内容について説明する。なお、以下説明に利用する図5〜7のタイミングチャートでは、便宜上2ビット信号の出力は「2’bxx」と表記する。
図5は、ノーマル入力モード−ノーマル出力モードのカウンタ回路の動作を示すタイミングチャートである。ここでは、ループ処理として「for(i=0;i<1024;i++)」と記述されたシングルループの制御をおこなう場合のカウンタ回路112の動作を示す。ここで、インターバル設定は、0とすることで毎クロック毎にカウント値が更新される。
図6は、ノーマル入力モード−カスケード出力モードのカウンタ回路の動作を示すタイミングチャートである。ここでは、ループ処理として「for(i=0;i<3; i++){…}」と記述されているとする。なお、カスケード出力モードは後段に同じforループ処理をおこなうカウンタ回路112を接続する場合に設定される。すなわち、カスケード出力モードに設定することによって、後段のカウンタ回路112をPRDI「11」によって1ステップ進めることができる。
図7は、カスケード入力モード−ノーマル出力モードのカウンタ回路の動作を示すタイミングチャートである。ここでは、ループ処理として「for(i=0;i<3;i++){…}」と記述されているとする。なお、カスケード入力モードは、同じforループ処理をおこなうカウンタ回路112のカスケード出力モードに設定されたカウンタから出力されたPRDIを受け付けて外部ループの動作をおこなう場合に設定する。
つぎに、上述したような本実施の形態にかかるカウンタ回路を備えた動的再構成回路の具体的な実施例について説明する。ここでは、実施例として、C言語によって多重ループ処理が記述された場合、逐次ループ処理が記述された場合の制御内容についてそれぞれ説明する。
まず、多重ループ制御を実装する場合について説明する。図8は、3重ループ処理が記述されたソースコードの一例を示す説明図である。また、図9は、カウンタ回路による3重ループ処理の構成とループパラメータとを示す説明図である。図8のソースコード800のような記述がなされた場合、図9のような動的再構成回路900が構成される。
ループ0:ノーマル入力モード/カスケード出力モード
ループ1:カスケード入力モード/カスケード出力モード
ループ2:カスケード入力モード/ノーマル出力モード
つぎに、特定のループ処理が完了した後、つぎのループ処理を開始する逐次処理を実装する場合について説明する。図11は、カウンタ回路によるループ逐次処理の構成とループパラメータの一例を示す説明図である。また、図12は、ループ逐次処理の入出力値を示すタイミングチャートである。
ループ0:ノーマル入力モード/ノーマル出力モード
ループ1:ノーマル入力モード/ノーマル出力モード
つぎに、ループパラメータの書き換え処理について説明する。図13は、ループパラメータの書き換え処理の一例を示す説明図である。図13の動的再構成回路1300のループ1およびループ2が配置され、ループ2の出力先にはPEが接続されており、PEによる演算結果は、ループ1に入力される。また、ループ1,2およびPEには、ループパラメータ1310が設定される。
101 シーケンサ
102 条件分岐信号生成器
103 コンフィグレーションメモリ
110 PEアレー
111 PE(プロセッシングエレメント)
112 カウンタ回路
Claims (10)
- 再構成可能なプロセッシングエレメント(以下、「PE」という)の集合を、前記PEの処理内容と前記PE間の接続内容が記述されたコンテキストに応じて動的に切り替えることにより任意の処理を実行させる動的再構成回路に配置されたカウンタ回路であって、
前記コンテキストに基づいて、動的再構成されたPEの集合からの出力信号の出力元、前記出力信号の出力先、および前記出力信号を前記出力先に出力する条件からなるループ処理の内容を設定する設定手段と、
前記設定手段によって内容が設定されたループ処理を実行する実行手段と、
前記実行手段によって実行されたループ処理の実行回数をカウントし、カウントされた実行回数および前記条件に基づいて、前記出力信号を前記出力先に出力するカウント手段と、
を備えることを特徴とするカウンタ回路。 - 前記動的再構成回路から前記ループ処理の成立をあらわす分岐指示信号を検出する有効検出手段を備え、
前記設定手段は、前記有効検出手段の検出結果に応じて前記コンテキストをあらかじめ設定されたつぎのコンテキストに基づいて、動的再構成されたPEの集合からの出力信号の出力元、前記出力信号の出力先、および前記出力信号を前記出力先に出力する条件からなるループ処理の内容を設定し、
前記実行手段は、当該切り替えられたコンテキストによって内容が設定されたループ処理を実行する設定に応じて、あらたなループ処理を実行することを特徴とする請求項1に記載のカウンタ回路。 - 前記コンテキストには、前記条件として、前記ループ処理の開始の初期値と、前記実行回数が前記ループ処理の回数の上限を満足するか否かを判定する判定式と、前記判定式を満足しなかった場合に前記カウント回数に加算する値とが設定されていることを特徴とする請求項1または2に記載のカウンタ回路。
- 前記カウント手段は、前記ループ処理の実行中に前記コンテキストの切り替え信号を受け付けると、前記ループ処理のカウントを停止させ、前記ループ処理が実行されていない場合に前記コンテキストの切り替え信号を受け付けると、あらたに切り替えられたコンテキストに応じて実行されたループ処理をカウントすることを特徴とする請求項1〜3のいずれか一つに記載のカウンタ回路。
- 前記カウント手段は、前記ループ処理のカウント回数が前記条件を満足した場合に、前記出力信号を前記出力先に出力することを特徴とする請求項3または4に記載のカウンタ回路。
- 再構成可能なプロセッシングエレメント(以下、「PE」という)の集合と、カウンタ回路とを備え、前記PEの処理内容と前記PE間の接続内容が記述されたコンテキストに応じて動的に切り替えることにより任意の処理を実行させる動的再構成回路であって、
前記カウンタ回路は、
前記コンテキストに基づいて、動的再構成されたPEの集合からの出力信号の出力元、前記出力信号の出力先、および前記出力信号を前記出力先に出力する条件からなるループ処理の内容を設定する設定手段と、
前記設定手段によって内容が設定されたループ処理を実行する実行手段と、
前記実行手段によって実行されたループ処理の実行回数をカウントし、カウントされた実行回数および前記条件に基づいて、前記出力信号を前記出力先に出力するカウント手段と、
を備えることを特徴とする動的再構成回路。 - 前記カウンタ回路は複数設けられ、前記コンテキストにおいて前記ループ処理が多重化されている場合、前記カウンタ回路ごとに前記各ループ処理を実行するように再構成することを特徴とする請求項6に記載の動的再構成回路。
- 再構成可能なプロセッシングエレメント(以下、「PE」という)と、カウンタ回路との集合を、前記PEの処理内容と前記PE間の接続内容が記述されたコンテキストに応じて動的に切り替えることにより任意の処理を実行させる動的再構成回路におけるループ処理制御方法であって、
前記カウンタ回路において実行する前記コンテキストに基づいて、動的再構成されたPEの集合からの出力信号の出力元、前記出力信号の出力先、および前記出力信号を前記出力先に出力する条件からなるループ処理の内容を設定する設定工程と、
前記設定工程によって内容が設定されたループ処理を実行する実行工程と、
前記実行工程によって実行されたループ処理の実行回数をカウントするカウント工程と、
前記カウント工程によってカウントされた実行回数および前記条件に基づいて、前記出力信号を前記出力先に出力する出力工程と、
を含むことを特徴とするループ処理制御方法。 - 前記設定工程では、前記動的再構成回路から分岐指示信号を受け付けると、前記コンテキストをあらかじめ設定されたつぎのコンテキストに基づいて、動的再構成されたPEの集合からの出力信号の出力元、前記出力信号の出力先、および前記出力信号を前記出力先に出力する条件からなるループ処理の内容を設定し、
前記実行工程は、当該切り替えられたコンテキストによって内容が設定されたループ処理を実行する設定に応じて、あらたなループ処理を実行することを特徴とする請求項8に記載のループ処理制御方法。 - 前記カウンタ回路は複数設けられ、前記コンテキストにおいて前記ループ処理が多重化されている場合、前記カウンタ回路ごとに前記各ループ処理を実行させることを特徴とする請求項8または9に記載のループ処理制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244314A JP5141151B2 (ja) | 2007-09-20 | 2007-09-20 | 動的再構成回路およびループ処理制御方法 |
US12/232,462 US7996661B2 (en) | 2007-09-20 | 2008-09-17 | Loop processing counter with automatic start time set or trigger modes in context reconfigurable PE array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244314A JP5141151B2 (ja) | 2007-09-20 | 2007-09-20 | 動的再構成回路およびループ処理制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009075875A true JP2009075875A (ja) | 2009-04-09 |
JP5141151B2 JP5141151B2 (ja) | 2013-02-13 |
Family
ID=40472970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007244314A Expired - Fee Related JP5141151B2 (ja) | 2007-09-20 | 2007-09-20 | 動的再構成回路およびループ処理制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7996661B2 (ja) |
JP (1) | JP5141151B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009157773A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Microelectronics Ltd | カウンタ制御回路、動的再構成回路およびループ処理制御方法 |
US8719550B2 (en) | 2010-03-25 | 2014-05-06 | Fuji Xerox Co., Ltd. | Reconfigurable processing system including synchronized postprocessing |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10191881B2 (en) * | 2016-06-06 | 2019-01-29 | Hewlett Packard Enterprise Development Lp | Modifications to a stream processing topology during processing of a data stream |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005508029A (ja) * | 2001-08-16 | 2005-03-24 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | リコンフィギュアラブルアーキテクチャのためのプログラム変換方法 |
JP2006011825A (ja) * | 2004-06-25 | 2006-01-12 | Fujitsu Ltd | 再構成可能演算装置および半導体装置 |
JP2006018413A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | プロセッサおよびパイプライン再構成制御方法 |
JP2006031127A (ja) * | 2004-07-12 | 2006-02-02 | Fujitsu Ltd | 再構成可能な演算装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678646B1 (en) | 1999-12-14 | 2004-01-13 | Atmel Corporation | Method for implementing a physical design for a dynamically reconfigurable logic circuit |
WO2004049154A2 (en) * | 2002-11-28 | 2004-06-10 | Koninklijke Philips Electronics N.V. | A loop control circuit for a data processor |
US20050283743A1 (en) * | 2004-06-07 | 2005-12-22 | Mulholland Philip J | Method for generating hardware information |
US7941794B2 (en) * | 2004-08-30 | 2011-05-10 | Sanyo Electric Co., Ltd. | Data flow graph processing method and processing apparatus provided with reconfigurable circuit |
US7991984B2 (en) * | 2005-02-17 | 2011-08-02 | Samsung Electronics Co., Ltd. | System and method for executing loops in a processor |
US7669042B2 (en) * | 2005-02-17 | 2010-02-23 | Samsung Electronics Co., Ltd. | Pipeline controller for context-based operation reconfigurable instruction set processor |
KR100681199B1 (ko) * | 2006-01-11 | 2007-02-09 | 삼성전자주식회사 | 코어스 그레인 어레이에서의 인터럽트 처리 방법 및 장치 |
-
2007
- 2007-09-20 JP JP2007244314A patent/JP5141151B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-17 US US12/232,462 patent/US7996661B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005508029A (ja) * | 2001-08-16 | 2005-03-24 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | リコンフィギュアラブルアーキテクチャのためのプログラム変換方法 |
JP2006011825A (ja) * | 2004-06-25 | 2006-01-12 | Fujitsu Ltd | 再構成可能演算装置および半導体装置 |
JP2006018413A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | プロセッサおよびパイプライン再構成制御方法 |
JP2006031127A (ja) * | 2004-07-12 | 2006-02-02 | Fujitsu Ltd | 再構成可能な演算装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009157773A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Microelectronics Ltd | カウンタ制御回路、動的再構成回路およびループ処理制御方法 |
US8719550B2 (en) | 2010-03-25 | 2014-05-06 | Fuji Xerox Co., Ltd. | Reconfigurable processing system including synchronized postprocessing |
Also Published As
Publication number | Publication date |
---|---|
JP5141151B2 (ja) | 2013-02-13 |
US7996661B2 (en) | 2011-08-09 |
US20090083527A1 (en) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109716318B (zh) | 配置硬件在运行时期间多种模式下操作的装置和方法 | |
US20100100704A1 (en) | Integrated circuit incorporating an array of interconnected processors executing a cycle-based program | |
JP4911022B2 (ja) | カウンタ制御回路、動的再構成回路およびループ処理制御方法 | |
JPS63291134A (ja) | 論理集積回路 | |
JP5141151B2 (ja) | 動的再構成回路およびループ処理制御方法 | |
US7051194B2 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
CN111383704B (zh) | 一种存储器内建自测试电路和对存储器的测试方法 | |
CN102063308B (zh) | 一种用于地震勘探资料处理流程控制的方法 | |
JP2009505302A (ja) | マイクロコントローラによる波形発生方法及び装置 | |
US7345496B2 (en) | Semiconductor apparatus and test execution method for semiconductor apparatus | |
JP2015230619A (ja) | データ処理装置 | |
US8060729B1 (en) | Software based data flows addressing hardware block based processing requirements | |
JP7384374B2 (ja) | 中央演算処理装置 | |
JP5444784B2 (ja) | コンテキスト作成プログラム、コンパイラ装置およびコンテキスト作成方法 | |
KR100284287B1 (ko) | 가변 리셋 어드레스를 가지는 마이크로프로세서 | |
KR100542699B1 (ko) | 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치 | |
WO2015136686A1 (ja) | 情報処理装置及び方法 | |
JPH10319096A (ja) | 半導体試験装置 | |
JPS63208124A (ja) | マイクロプログラム制御装置 | |
JP2007234046A (ja) | 中央演算処理装置のテスト回路装置 | |
JPH07182305A (ja) | マイクロプロセッサ | |
JPH05134894A (ja) | 内蔵マイクロコードデバツグ回路 | |
JPH10254510A (ja) | シーケンサ | |
JPS62271022A (ja) | マイクロプログラム制御装置 | |
JP2011128769A (ja) | 並列演算装置、並列演算方法及び並列演算プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5141151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |