JPH0358250A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH0358250A JPH0358250A JP19550889A JP19550889A JPH0358250A JP H0358250 A JPH0358250 A JP H0358250A JP 19550889 A JP19550889 A JP 19550889A JP 19550889 A JP19550889 A JP 19550889A JP H0358250 A JPH0358250 A JP H0358250A
- Authority
- JP
- Japan
- Prior art keywords
- address
- setting
- memory module
- miss
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は記憶装置に関する。
従来、この種の記憶装置は、記憶容量の異なるメモリモ
ジュールを組合せて増設する場合、スイッチの設定やア
ドレス設定用レジスタへのデータのセット等を行ってい
た。
ジュールを組合せて増設する場合、スイッチの設定やア
ドレス設定用レジスタへのデータのセット等を行ってい
た。
上述した従来の記憶装置は、記憶容量の異なるメモリモ
ジュールを組合せて任意の記憶容量を実現する場合、人
手によるスイッチの設定や、キーボード等から入力した
データに基つくアドレス設定用レジスタのセット等を行
っており、記憶容量の異なるメモリモジュールの組合せ
の場合、スイッチの設定ミスや入力ミス等によりアドレ
ス割り付けの設定ミスが発生しやすいという欠点がある
。
ジュールを組合せて任意の記憶容量を実現する場合、人
手によるスイッチの設定や、キーボード等から入力した
データに基つくアドレス設定用レジスタのセット等を行
っており、記憶容量の異なるメモリモジュールの組合せ
の場合、スイッチの設定ミスや入力ミス等によりアドレ
ス割り付けの設定ミスが発生しやすいという欠点がある
。
本発明の記憶装置は、通常の読出し/書込みのための制
御手段に加えて、自モジュールの記憶容量を示すデータ
を設定する手段を有するメモリモジュールと、前記記憶
容量を示すデータを取り込み各メモリモジュールへのア
ドレスの割り付けを行う手段と、前記アドレス割り付け
手段により割り付けられた結果によりプロセッサから受
取ったアドレスで書込み/読出しすべきメモリモジュー
ルの選択信号を発生する手段とを含んで構成される。
御手段に加えて、自モジュールの記憶容量を示すデータ
を設定する手段を有するメモリモジュールと、前記記憶
容量を示すデータを取り込み各メモリモジュールへのア
ドレスの割り付けを行う手段と、前記アドレス割り付け
手段により割り付けられた結果によりプロセッサから受
取ったアドレスで書込み/読出しすべきメモリモジュー
ルの選択信号を発生する手段とを含んで構成される。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。
入出力端子1は、プロセッサからのアドレスコマンド,
書込みデータ等を入力し、また、読出しデータをプロセ
ッサへ出力する。
書込みデータ等を入力し、また、読出しデータをプロセ
ッサへ出力する。
制御部2は入出力端子1から入力したアドレス.コマン
ド書込みデータ等により各メモリモジュールへアドレス
,タイミング信号,書込みデータ等を出力する. モジュール選択部3は入出力端子1から入力したアドレ
スを入力しアドレス割付け部4の出力結果にもとづいて
メモリモジュール選択信号を出力する。
ド書込みデータ等により各メモリモジュールへアドレス
,タイミング信号,書込みデータ等を出力する. モジュール選択部3は入出力端子1から入力したアドレ
スを入力しアドレス割付け部4の出力結果にもとづいて
メモリモジュール選択信号を出力する。
アドレス割り付け部4は、容量設定部5〜7の設定デー
タを取り込み、各メモリモジュールへアドレスを割り付
ける。例えば、データ幅が4バイトの場合メモリモジュ
ール8.9がそれぞれ4MB,8MBの記憶容量とする
と、アドレスの割り付けはそれぞれメモリモジュール8
かO o〜FFFFF.,メモリモジュール9が1 0
0 00 0 u 〜2 F F F F F Nと
なる。
タを取り込み、各メモリモジュールへアドレスを割り付
ける。例えば、データ幅が4バイトの場合メモリモジュ
ール8.9がそれぞれ4MB,8MBの記憶容量とする
と、アドレスの割り付けはそれぞれメモリモジュール8
かO o〜FFFFF.,メモリモジュール9が1 0
0 00 0 u 〜2 F F F F F Nと
なる。
容量設定部5〜7は、メモリモジュール8〜]0上にそ
れぞれ有り、プリント配線バタン等によりハードウエア
的に固定の値を持ち、各メモリモジュールの記憶容量を
出力する。
れぞれ有り、プリント配線バタン等によりハードウエア
的に固定の値を持ち、各メモリモジュールの記憶容量を
出力する。
メモリモジュル8〜10は、各種の記憶容量を持ち、モ
ジュール選択部3からメモリモジュール信号が出力され
ると書込み時は制御部2から、アドレス.タイミング信
号,書込み信号を受け取り所定のアドレスへ書込みデー
タを書込み、読出し時は制御部2からアドレス.タイミ
ング信号を受け取り、所定のアドレスからデータを読出
して制御部2へ送出する。
ジュール選択部3からメモリモジュール信号が出力され
ると書込み時は制御部2から、アドレス.タイミング信
号,書込み信号を受け取り所定のアドレスへ書込みデー
タを書込み、読出し時は制御部2からアドレス.タイミ
ング信号を受け取り、所定のアドレスからデータを読出
して制御部2へ送出する。
以上説明したように本発明は、各モジュール上の記憶容
量設定データを固定の配線バタン等により設定すること
により人手によるスイッチの設定ミス等によるアドレス
割り1寸けミスを防止でき、また各プロセッサ側から記
憶装置内の異なる記憶容量のメモリモジュールの混在を
意識する必要がなくアドレスの生或が容易になる効果が
ある。
量設定データを固定の配線バタン等により設定すること
により人手によるスイッチの設定ミス等によるアドレス
割り1寸けミスを防止でき、また各プロセッサ側から記
憶装置内の異なる記憶容量のメモリモジュールの混在を
意識する必要がなくアドレスの生或が容易になる効果が
ある。
第1図は本発明の一実施例を示すブロック図である。
1・・・入出力端子、2・・・制御部、3・・・モジュ
ール選択部、4・・・アドレス割り付け部、5〜7・・
・容量設定部、8〜10・・・メモリモジュール。
ール選択部、4・・・アドレス割り付け部、5〜7・・
・容量設定部、8〜10・・・メモリモジュール。
Claims (1)
- 記憶容量の増設がメモリモジュール単位で増設可能であ
りかつ1メモリモジュール当りの記憶容量が異なるメモ
リモジュールを組合せて増設できる記憶装置において、
自メモリモジュールの記憶容量を示すデータを設定する
手段と、前記記憶容量を示すデータを取り込み各メモリ
モジュールのアドレス割り付けを行う手段と、前記アド
レス割り付け手段により割り付けられた結果によりプロ
セッサから受取ったアドレスで書込み/読出しすべきメ
モリモジュールの選択信号を発生する手段とを含むこと
を特徴とする記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19550889A JPH0358250A (ja) | 1989-07-27 | 1989-07-27 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19550889A JPH0358250A (ja) | 1989-07-27 | 1989-07-27 | 記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0358250A true JPH0358250A (ja) | 1991-03-13 |
Family
ID=16342250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19550889A Pending JPH0358250A (ja) | 1989-07-27 | 1989-07-27 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0358250A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05225046A (ja) * | 1991-11-12 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | 構成可能メモリサブシステム |
-
1989
- 1989-07-27 JP JP19550889A patent/JPH0358250A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05225046A (ja) * | 1991-11-12 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | 構成可能メモリサブシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920008598A (ko) | 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템 | |
CA2022586A1 (en) | Scan converter control circuit having memories and address generator for generating zigzag address signal supplied to the memories | |
JPH0358250A (ja) | 記憶装置 | |
JP3452147B2 (ja) | 内部及び外部の周辺機器とエミュレーションモードで作動可能なマイクロコンピュータ | |
JPS57117056A (en) | Microcomputer device | |
JP2727544B2 (ja) | マイクロコンピュータ | |
JPH07191905A (ja) | 情報処理装置 | |
JPH07334420A (ja) | 拡張メモリ制御回路 | |
KR970076252A (ko) | 마이크로컴퓨터 | |
JP2641917B2 (ja) | メモリ素子 | |
JP3131918B2 (ja) | メモリ装置 | |
KR890003234Y1 (ko) | 다이나믹램의 타입에 따른 메모리뱅크 선택변환회로 | |
JP3001464B2 (ja) | マイクロプロセッサ装置 | |
JP2767794B2 (ja) | マイクロコンピュータ | |
JPS63278113A (ja) | タイマ制御装置 | |
JPS62140151A (ja) | 記憶装置 | |
JPH0258795A (ja) | 初期化可能ram | |
JPH0458675B2 (ja) | ||
JPH04222003A (ja) | Faシステム機器 | |
JPH07325757A (ja) | 記憶管理装置 | |
JPS60114954A (ja) | 超小形計算機 | |
JPH0449456A (ja) | マイクロコンピュータ・システム | |
JPH057388A (ja) | 時間スイツチ障害監視装置 | |
JPH04256188A (ja) | ワンチップマイクロコンピュータ | |
JPH06231037A (ja) | アドレスを拡張するアドレス発生回路 |