JPH0258795A - 初期化可能ｒａｍ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要１ 電源投入時におけるＲＡＭの初期化を可能とする初期化
可能ＲＡＭに関し、 初期化専用の回路を不要とすることを目的どじ、メモリ
セルと、初期化アドレス発生器と、初期化データ発生器
と、前記初期化アドレス発生器出力及び外部からのアド
レスを受りてその一方をセレクトして前記メモリセルに
与える第１のレレクタと、前記初期化データ発生器出力
及び外部からのデータを受【プてその一方をけレクトシ
て前記メモリセルに与える第２のセレクタと、書込み信
号及び読出し信号に加えて初期化信号を受け、前記第１
及び第２のセレクタにセレクト信号をＩ７える制御回路
とにより構成する。

「産業上の利用分野」 本発明は電源投入時にお（〕るＲＡＭの初期化を可能と
する初期化可能ＲＡＭに関する。

ＲＡＭ（ランダム・アクセス・メモリ）は、各種データ
の一時記憶用として電子回路のあらゆる分野で用いられ
ている。ところで、ＲＡＭを用いる装置によっては、電
源投入時にＲＡＭが初期化されていることを必要として
いるものがある。ところで、電源投入時にＲＡＭに対し
て何も対策を施さないと、ＲＡＭの内容は全く不定とな
る。このため、電源投入時において、なんらかの対策を
施すことが必要となる。

［従来の技術］ 第４図は、従来のＲＡＭ初期化回路の構成例を示す図で
ある。図において、１は初期化時アドレス及び動作時ア
ドレスを受けて、そのうちの一方をセレクトする第１の
セレクタ、２は初期化ブタ（例えばオール１かオールＯ
）及び動作時データを受けてそのうちの一方をセレクｌ
−する第２のけレクタ、３は初期化時書込み信号及び動
作時書込み信号を受けてそのうちの一方をセレクトする
第３のセレクタである。これら第１〜第３のレレクタト
〜３には、入力はレフ１−のための初期化信号が入力さ
れている。４はこれら第１〜第３のセレクタ出力が接続
されるＲＡＭである。これら第１〜第３のセレクタ１〜
３は外部から付加した外部回路である。

このように構成された回路において、電源が投入された
ものとすると、初期化信号が第１〜第３のセレクタ１〜
３に入力され、これらセレクタ１〜３は全て初期化用の
信号乃至はデータをセレクトする状態になる。即ち、第
１のセレクタ１は初期化時アドレスを、第２のセレクタ
２は初期化データを、第３のセレクタ３は初期化時書込
み信号をそれぞれＲＡＭ４に与える。この結果、ＲＡＭ
４には初期化データ（例えばオールＯ）が書込まれる。

また、通常動作時には、セレクタ１〜３は動作側に切換
わり通常の書込み動作及び読出し動作を行う。この様に
、通常動作時のデータ、信号の他に、初期化時のアドレ
ス、データ、制御信号発生器及び、通常動作時／初期化
時切り替え用セレクタが必要である。

［発明が解決しようとする課題］ 一 前）ホしたように、従来の回路はＲＡＭ初期化用の回路
（第１〜第３のセレクタ）及び初期化時アドレス、初期
化データ、初期化時書さ込み制御信号発生器を必要とし
ており、回路の規模が大きくなり、プリント板の実装効
率士問題があった。

本発明はこのような課題に鑑みてなされたものであって
、初期化専用の回路を不要とする初期化可能ＲＡＭを提
供りることを目的としている。

［課題を解決するための手段） 第１図は本発明の原理ブ［−１ツク図である。図におい
て、１０はメモリセル、１１は初期化アドレス発生器、
１２は初期化データ発生器、１３は前記初期化アドレス
発生器１１出力及び外部からのアドレスを受けてその一
方をセレクトする第１のセレクタ、１４は前記初期化デ
ータ発生器１２出力及び外部からのデータを受けてその
一方をセレクトする第２のセレクタ、１５は書込み信号
及び読出し信号に加えて初期化信号を受け、前記第１及
び第２のセレクタ１３．１４にセレクト信号を与える制
御回路である。これら回路は、全て同基板上に形成され
たＬＳＩをなしている。

［作用］ 第１及び第２のセレクタ１３．１４は制御回路ゴ５から
の制御信号により初期化側に切換わる。

そして、初期化データ発生器１２から出力される初期化
データがメモリセル１０に占込まれる。読出し時にはメ
モリセル１０に書込まれたデータが、読出し信号Ｒ／Ｗ
によりアドレスの変化に応じて順次読出される。従って
、本発明によれば、専用の外部回路が不要となる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成ブロック図である
。第１図と同一のちのは、同一の符号を付して示す。図
において、初期化アドレス発生器１１は、クロック発生
器１１ａと該クロック発生器１１ａの出力り［」ツクを
カウントするカウンタ１１ｂより構成されている。一方
、初期化データ発生器１２に、Ｊ５、複数個の抵抗Ｒと
該抵抗の数と同の１８点をもつスイッチＳＷより構成さ
れている。

各抵抗Ｒの一端は５Ｖに接続され、他端はスイッチ接点
を介して接地されている。

２１は外部アドレス１５号を受（〕るアドレスバッファ
でその出力は、第１のセレクタ１３に入力されている。

２２は外部データを受（Ｊるｆ１０バツノアで、その出
力は第２のセレクタ１４に入力されている。このＪζう
に構成された回路の動作を説明づれば、以下のとおりで
ある。

先ず、電源を投入すると、初期化信号が発生する。この
初期化信号発生回路は、例えば第３図のような構成をし
ており、抵抗３１．コンデンサ３２及びインバータ３３
よりなっている。抵抗３１とコンデンサ３２の接続点の
電位Ｖａは、図に示すように所謂ＲＣの時定数で立ち上
がり、この立ち上がり信号を受けるレベルトリガ用のイ
ンバタ３３は図のｖｂに示すようにある幅のパルスを出
力する。このパルス信号を初期化信号として用いる。

この初期化信号が、第１及び第２のセレクタ１３．１４
に入って、これらセレクタは初期値設定用にセットされ
る。この結果、第１のけレクタ１３からは初期化アドレ
ス発生器１１の出力が出力されてアドレスとしてメモリ
セル１０に入る。

方、第２のセレクタ１４からは初期化データ発生器１２
の出力が出力されてメモリセル１０にデータとして入る
。初期化データは、スイッチＳＷ接点がオンの場合には
、オールＯとなり、オフの場合にはオール１になる。

アドレス更新と同期してメモリセル１０には、書込み信
号を受ける制御回路１５から占込み信号Ｒ／Ｗが入力さ
れ、初期化用のデータが順次書き込まれる。なお、通常
の動作時には第１及び第２のけレクタ１３．１４は通常
動作側にセットされ、外部データが順次書込まれ、書込
まれたデータが必要に応じて読み出される。

上述の実施例では初期化データ発生器１２とし＝　７ て抵抗とスイッチ回路を用いた場合を例にとったが、本
発明はこれに限るものではなく、その他の回路、例えば
ｆイツプスイッチ等を用いてＯ又は１を設定づるように
してもよい。

［発明の効果］ 以上、詳細に説明したように、本発明によれば、初期化
時アドレス発生器、初期化ｆ−夕発生器。

初期化時書き込み制御信号発生器とアドレス及びデータ
を通常動作時と初期化時とで切換えるセレクタと書込み
及び読出しを制御する制御回路をメモリセルと同一パッ
ケージにＬＳＩ化することににす、初期化専用の回路を
不要とすることができる初期化可能ＲＡＭを提供プ゛る
ことができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す構成ブロック図、 第３図は初期化信号発生回路の一例を示す図、第４図は
従来のＲＡＭ初期化回路の構成例を示ず図である。 第１図において、 １０はメモリセル、 １１は初期化アドレス発生器、 １２は初期化データ発生器、 １３は第１のセレクタ、 １４は第２のセレクタ、 １５は制卯回路である。 特許出願人　　　富　　士　　通　　株　　式　　会　
　礼式　　理　　人　　　　　弁理士　　　井　　島　
　藤　　冶外１名

Claims (1)

1. 【特許請求の範囲】 メモリセル（１０）と、 初期化アドレス発生器（１１）と、 初期化データ発生器（１２）と、 前記初期化アドレス発生器（１１）出力及び外部からの
   アドレスを受けてその一方をセレクトして前記メモリセ
   ル（１０）に与える第１のセレクタ（１３）と、 前記初期化データ発生器（１２）出力及び外部からのデ
   ータを受けてその一方をセレクトして前記メモリセル（
   １０）に与える第２のセレクタ（１４）と、 書込み信号及び読出し信号に加えて初期化信号を受け、
   前記第１及び第２のセレクタ（１３）、（１４）にセレ
   クト信号を与える制御回路（１５）とにより構成されて
   なる初期化可能ＲＡＭ。