JPH07210506A - アクセス制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵと複数の周辺装置とが一つのバスで接
続され、ＣＰＵから各周辺装置へアクセス制御が可能で
ある一般的な電子計算機システムにおいて、システムの
汎用性を保ちつつ接続される周辺装置台数に応じて設計
上実現可能な最高速のシステムを信頼性上問題なく実現
する。 【構成】 実装状態検出機構６は周辺装置の共通バス８
への接続台数などに応じたバス負荷容量を検出する。ま
た、信号の負荷容量が大きいほど信号伝搬遅延時間は長
くなる。これよりバス負荷容量に応じて各信号線の最大
伝搬遅延時間が変化することになり、これを守り、かつ
最速となるように、共通バス８へ出力されるクロック信
号の周期を速度切替回路７で選択することでアクセス速
度を可変とすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクセス制御方式に係
り、特に、中央処理装置（ＣＰＵ）と複数の周辺装置と
が一つのバスで接続され、ＣＰＵから各周辺装置へアク
セス制御が可能である一般的な電子計算機システムに適
用されるアクセス制御方式に関する。

【０００２】

【従来の技術】従来、ＣＰＵと複数の周辺装置とが一つ
のバスで接続された電子計算機システムにおいて、ＣＰ
Ｕから周辺装置へのアクセス速度は、設計上、バスに接
続される周辺装置が全て存在しているものと仮定して、
バスを構成している各信号の負荷容量を算出し、これか
ら求められる各信号の伝搬遅延時間を守り、かつ、最速
となるように決められている。

【０００３】これは、例えば、標準バスとして電子計算
機ハ−ドウェアの世界で知られているＭＵＬＴＩＢＵＳ
（準拠規格：ＩＥＥＥ７９６）では、最大実装ボ−ド数
は８枚、ＶＭＥｂｕｓ（準拠規格：ＩＥＥＥ１０１４）
では２１枚、Ｆｕｔｕｒｅｂｕｓ＋（準拠規格：ＩＥＥ
Ｅ８９６．１）では３２枚と、決められていることから
伺い知ることができる。

【０００４】このような電子計算機システムにおいて、
従来、共通バスの負荷に対応してメモリの転送速度を可
変するようにしたアクセス制御方式が知られている（特
開昭５９−２７３３４号公報）。このものは、ＤＭＡ
（Ｄｉｒｅｃｔ ＭｅｍｏｒｙＡｃｃｅｓｓ）装置にお
いて、データ転送要求の周期を決定するカウンタの他
に、このカウンタが何個のクロックを計数したときにリ
セットさせるかを決定するレジスタを設け、レジスタの
内容を変えることにより、データ転送速度を任意に設定
するようにしたものである。

【０００５】

【発明が解決しようとする課題】上記の従来のアクセス
制御方式では、バスのデ−タ転送負荷に応じてデ−タ転
送速度を可変とする実現方式を説明している。しかし、
この方式では、物理的にバスに接続される周辺装置台数
を検出することにより各バス信号の負荷容量値を把握
し、これに伴い各バス信号の伝搬遅延時間が変わること
に着眼してアクセス処理速度を変化させることについて
は考慮されていない。また、バスに接続される周辺装置
台数を検出する手段についても、具体的な説明がなされ
ていない。

【０００６】また、この従来方式では、データ転送速度
をデータ転送負荷に応じて可変することが説明されてい
る。しかし、このデータ転送速度は、ブロック転送、す
なわち、まとまったデータ全体を転送するのに要する転
送速度であり、このデータ転送速度を可変とするため
に、１ワードと次の１ワードの間のデータ転送間隔を変
えるようにしているもので、１ワードのデータ転送自体
に要する時間そのものを変えるものではない。

【０００７】ところで、信号の負荷容量が大きいほど、
すなわち、接続される周辺装置台数が多いほど信号伝搬
遅延時間は長くなる。このため、信号の負荷容量は、周
辺装置がある程度多数接続されたときの値に設定して設
計されている。その結果、実使用上、周辺装置が一つま
たは二つのみ共通バスを介してＣＰＵに接続された場合
においては、信号の負荷容量が設計値より小さくなり、
ＣＰＵから周辺装置へのアクセス速度を設計上もっと高
速に実現できるにもかかわらず、アクセス速度が遅いと
いう問題がある。

【０００８】また、ＣＰＵから周辺装置へのアクセス速
度を向上させるときは、信号の負荷容量を小さくする方
がよい。このため、接続する周辺装置台数をできる限り
少なく制限する必要性が生じる。

【０００９】これより、ＣＰＵから周辺装置へのアクセ
ス速度と接続周辺装置台数、つまりシステム汎用性と
は、トレ−ドオフの関係にあり、両者とも向上すること
は、従来は、できないものとされていた。

【００１０】本発明は、ＣＰＵと複数の周辺装置とが一
つのバスで接続され、ＣＰＵから各周辺装置へアクセス
制御が可能である一般的な電子計算機システムにおい
て、システムの汎用性を保ちつつ接続される周辺装置台
数に応じて設計上実現可能な最高速のシステムを信頼性
上問題なく実現することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、ＣＰＵから周辺装置へのアクセス速度と
接続周辺装置台数との関係を、信頼性上問題なく最適に
実現するものである。すなわち、中央処理装置と複数の
周辺装置とが共通バスを介して接続され、該中央処理装
置から任意の周辺装置へアクセス処理を行うシステムの
アクセス制御方式において、共通バスの負荷容量を検出
する負荷容量検出手段と、負荷容量検出手段により検出
された負荷容量に応じて前記共通バスへ出力されるクロ
ック信号の周期を可変とする可変手段とを有する構成と
したものである。

【００１２】

【作用】本発明の作用について、図１の本発明の概略構
成図と共に説明する。中央処理装置（ＣＰＵ）１と複数
の周辺装置２₁〜２_nとが共通バス８を介して接続され、
ＣＰＵ１から任意の周辺装置へアクセス処理を行うシス
テムにおいて、実装状態検出機構６は、前記負荷容量検
出手段を構成し、また、速度切替回路７は、前記可変手
段を構成している。すなわち、実装状態検出機構６は、
周辺装置の共通バス８への接続台数などに応じたバス負
荷容量を検出する。

【００１３】また、信号の負荷容量が大きいほど信号伝
搬遅延時間は長くなる。これより、バス負荷容量に応じ
て各信号線の最大伝搬遅延時間が変化することになり、
これを守り、かつ、最速となるように、共通バス８へ出
力されるクロック信号の周期を速度切替回路７で選択す
ることでアクセス速度を可変とすることができる。

【００１４】また、実装状態検出機構６は、共通バス８
に最大台数の周辺装置が接続されたとした時のそれぞれ
の周辺装置に割り当てられたアドレス値にて周辺装置を
順次アクセスするアクセス手段と、アクセス手段による
アクセスに対する応答の有無を検出する応答検出手段
と、応答検出手段により検出された応答の有無に応じて
求めた共通バス８に対する周辺装置の接続台数から前記
負荷容量を算出する手段とにより構成されている。

【００１５】また、実装状態検出機構６は、共通バス８
に接続される複数の周辺装置毎に、周辺装置が接続され
たときのバス負荷容量を示す管理テーブルと、共通バス
８に最大台数の周辺装置が接続されたとした時のそれぞ
れの周辺装置に割り当てられたアドレス値にて周辺装置
を順次アクセスするアクセス手段と、アクセス手段によ
るアクセスに対する応答の有無を検出する応答検出手段
と、応答検出手段により応答有りと検出された周辺装置
に対応する負荷容量を前記管理テーブルから読み出して
バス負荷容量に加算する手段とにより構成することもで
きる。

【００１６】

【実施例】次に、本発明の実施例について説明する。

【００１７】図２は本発明の一実施例の構成図を示す。
同図中、図１と同一構成部分には同一符号を付してあ
る。図２において、ＣＰＵ１は、複数の周辺装置２₁〜
２_nにバス１１〜１６を介してそれぞれ接続されてい
る。ＣＰＵ１には、各周辺装置２〜４の実装状態を検出
する実装状態検出機構６と、バス１１〜１６を用いてＣ
ＰＵ１から各周辺装置２₁〜２_nへアクセス制御を行なう
アクセス制御回路５とが接続される。

【００１８】周辺装置２₁〜２_nは、それぞれ同一の構成
でアクセス制御回路２０₁〜２０_nを有し、バス１１〜１
６に接続されることにより同一のバス負荷容量分増加さ
せる。また、速度切替回路７は、クロック発生回路７１
とスイッチ回路７２とから構成されている。スイッチ回
路７２は、実装状態検出機構６の出力信号によりスイッ
チング制御される。これにより、接続されているバス動
作の基本となるクロック信号は、クロック発生回路７１
で生成されるいくつかの周波数の異なるクロック信号の
中から実装状態検出機構６から出される情報を元にして
スイッチ回路７２により一つ選択したものが採用され、
バス１６へ出力されることとなる。

【００１９】本実施例におけるアクセス方法について説
明する。デ−タリ−ド時は、まず、ＣＰＵ１からバス１
２、１３および１５を介して出力されるアドレス信号、
リード／ライト（Ｒ／Ｗ）信号およびストロ−ブ信号が
バス１６上のクロック信号の立ち上がりタイミングで送
出される。

【００２０】すると、周辺装置２₁〜２_nのうち送出され
たアドレスに該当する周辺装置は、バス１４および１１
を介してアクノレジ信号およびデ−タ信号をクロック信
号の立ち上がりタイミングで返送する。ＣＰＵ１は、ク
ロック信号の立ち上がりタイミング時、このアクノレジ
信号を認識してデ−タを受け取る。そして、その後、Ｃ
ＰＵ１のアドレス信号、Ｒ／Ｗ信号、ストロ−ブ信号の
送出と、周辺装置のアクノレジ信号およびデ−タ信号の
送出を、それぞれクロック信号の立ち上がりタイミング
で止めるものである。

【００２１】また、デ−タライト時においては、ＣＰＵ
１からバス１２、１３、１５および１１を介して出力さ
れるアドレス信号、Ｒ／Ｗ信号、ストロ−ブ信号および
デ−タ信号をクロック信号の立ち上がりタイミングで送
出し、送出されたアドレスに該当する周辺装置において
デ−タを受取り、これと同時に、アクノレジ信号をクロ
ック信号の立ち上がりタイミングでバス１４を介してＣ
ＰＵ１へ返送するものとなっている。そして、その後、
ＣＰＵ１のアドレス信号、Ｒ／Ｗ信号、ストロ−ブ信号
およびデ−タ信号の送出と、周辺装置のアクノレジ信号
の送出を、それぞれクロック信号の立ち上がりタイミン
グで止めるものである。

【００２２】これの周波数（周期）の異なるクロック信
号を採用した２通りのケ−スのアクセスタイミングチャ
−トを示したものが図３および図４である。両図中、
（Ａ）はクロック信号、同図（Ｂ）はアドレス信号、同
図（Ｃ）はデータ信号、同図（Ｄ）はＲ／Ｗ信号、同図
（Ｅ）はストローブ信号、同図（Ｆ）はアクノレッジ信
号を示す。このアクセス方式であると、クロック信号と
していろいろな周波数の異なるクロック信号を採用して
も、バス動作の機能上問題なく実現できる。

【００２３】これは、クロック信号の立ち上がりタイミ
ングで、バスの動作処理（バス１１〜１６上の信号の認
識および送出）を行うからである。そして、図３および
図４より理解できるように、図３（Ａ）に示すクロック
信号よりも図４（Ａ）に示すクロック信号の方が周波数
が高い（周期が短い）ため、図４の方がアクセス速度が
高速となる。

【００２４】ただし、本実施例のアクセス方式におい
て、バス１１〜１５上の各信号がバス１６上のクロック
信号に同期しているため、クロック信号の周期は、バス
１１〜１５上の信号の最大遅延時間と同等、若しくは、
若干長いものに設定される。なぜなら、仮に周期が短い
ものに設定したならば、バス１１〜１５上の各信号の信
号レベルが変化しきらないうちに、ＣＰＵ１または周辺
装置がバス１１〜１５上の各信号を認識することにな
り、誤動作する可能性があるからである。

【００２５】次に、周辺装置の接続台数を検出する方法
について説明する。

【００２６】周辺装置の接続台数検出処理時の実装状態
検出機構６で実行する処理内容を整理した動作フロ−を
図５に示す。システムの電源投入直後の初期処理におい
て図５で示した処理を一度限り実行する。

【００２７】まず、最初に実装状態検出機構６が周辺装
置台数が最大となる接続形態にてアクセス可能な低速の
アクセス速度を実現するクロック信号周波数が最も低い
（周期が最も長い）ものを選択する（図５のステップ３
０）。そして、実装状態検出機構６は、変数ｉに初期
値”１”を、また、接続台数を示す変数に”０”を代入
した後（図５中のステップ３１）、変数ｉで示される順
番の周辺装置２０_iに割り当てられているアドレス値の
アドレス信号１９を生成し、図２に示すようにアクセス
起動信号１７と共にアクセス制御回路５へ送出して、ア
ドレス信号１９で示された周辺装置２０_iへアクセスを
実行する（図５中のステップ３２）。

【００２８】アクセス制御回路５は、これにより、アク
ノレジ信号が返送されると期待される規定時間以上経過
しても周辺装置よりアクノレジ信号が返送されない場合
は、アクセス制御回路５から実装状態検出機構６へアク
セス応答有無識別信号１８を使用して応答無しと報告
し、アクノレジ信号が返送された場合は応答有りと報告
する。

【００２９】実装状態検出機構６は、アクセス応答有無
識別信号１８の報告結果から該当する周辺装置２０_iか
らアクノレジ信号がバス１４を介して返送されたか否か
チェックする（図５中のステップ３３）。応答が有る場
合は、周辺装置２０_iが接続されているとみなし、接続
台数の値を前回の値に１加算した値に更新する（図５中
のステップ３４）。そして、変数ｉの値と周辺装置の接
続台数の最大値Ｍとが等しいかどうか判定した後（図５
中のステップ３５）、変数ｉを１だけ加算して（図５中
のステップ３６）ステップ３２の処理に戻る。

【００３０】一方、ステップ３３において、応答が無い
と判定した場合は、該当するアドレス値の周辺装置２０
_iはバスに接続されていないと認識して、接続台数を変
更することなく、変数ｉの値と周辺装置の接続台数の最
大値Ｍとが等しいかどうか判定した後（図５中のステッ
プ３５）、変数ｉを１だけ加算して（図５中のステップ
３６）ステップ３２の処理に戻る。

【００３１】以上の処理が、バスに接続されうる最大台
数Ｍの周辺装置に対しアクセスを実施することで行われ
たことが認識されると（図５中のステップ３５でｉ＝
Ｍ）、その時点の接続台数を示す変数の値からバスに接
続されている周辺装置台数を求め、この台数に応じてバ
ス１１〜１５の信号の最大遅延時間が判る。そこで、実
装状態検出機構６は、求めた周辺装置台数からクロック
信号周波数を決定し（図５中のステップ３７）、クロッ
ク発生回路７１で生成されるクロック信号のうち決定し
た周波数のクロック信号をバス１６へ送出するべく、ス
イッチ回路７２をスイッチング制御して決定した周波数
のクロック信号を選択する（図５中のステップ３８）。

【００３２】クロック信号を決定する方法は、前に述べ
たように、バス１１〜１５上の信号の最大遅延時間がバ
ス１６上のクロック信号の周期より必ず短いものである
ということを満足し、かつ、アクセス速度が高速となる
ように、極力クロック周波数が大きいもの、つまり、周
期が短いものを採用することになる。

【００３３】ここで、バス１１〜１５上の信号の最大遅
延時間ｔは、周辺装置が全く接続されていないときの遅
延時間をｔ０、周辺装置が１台接続されることに伴うバ
ス負荷容量増大分毎に増加する遅延時間をｔｄ、接続さ
れている周辺装置台数をｍとすると、次式で表すことが
できる。

【００３４】

【数１】ｔ＝ｔ０＋ｍ×ｔｄ つまり、本実施例では、接続している周辺装置台数がｍ
台と検出された場合、クロック周期を（ｔ０＋ｍ×ｔ
ｄ）で計算して求め、これと同等、もしくは、若干長い
クロック周期を持つものをクロック信号として選択す
る。そして、前記したように、クロック発生回路７１で
生成されるクロック信号の中からこれで決定した周波数
をもつクロック信号を実装状態検出機構６で一つ選択す
る。

【００３５】なお、上記の実施例では、周辺装置２０₁
〜２０_nの電源がそれぞれオンされていることが前提と
なっている。つまり、周辺装置２０₁〜２０_nの電源がオ
フされていると、周辺装置が接続されているにも拘ら
ず、ＣＰＵ１からアクセス処理をした際にアクセス応答
が該当する周辺装置から無く、周辺装置が接続されてい
ないと認識してしまう問題がある。

【００３６】このため、各周辺装置が電源オフされてい
る場合でも、接続されている周辺装置の台数を求める方
法として、図６に示した構成としてもよい。すなわち、
同図に示すように、実装状態検出機構６から実装状態有
無識別用信号線４０₁〜４０_nを各周辺装置２０₁〜２０_n
内のグランド（ＧＤ）端子に接続する一方、これらの実
装状態有無識別用信号線４０₁〜４０_nをＣＰＵ１内でプ
ルアップ抵抗Ｒ₁〜Ｒ_nを介して実装状態検出機構６に接
続する。

【００３７】そして、実装状態検出機構６で実装状態有
無識別用信号線４０₁〜４０_nを介して入力される信号の
電圧レベルがハイレベルであると認識したときは、これ
に該当する周辺装置が接続されていないと判定し、上記
の電圧レベルがローレベルであるときは、これに該当す
る周辺装置が接続されていると見做す。これをすべての
周辺装置について実施することで、周辺装置台数を周辺
装置の電源がオフされていても求めることができる。

【００３８】また、上記の実施例では、各周辺装置が接
続される毎に増加するバス負荷容量が一定であることを
前提として、バス１１〜１６に接続されている周辺装置
台数から、前記した式に基づきクロック周期を決定して
いる。

【００３９】このため、各周辺装置接続毎に増加するバ
ス負荷容量が異なるケースにおいては、図７に示したよ
うに、各周辺装置に応じたバス１１〜１６に接続する毎
に増加するバス負荷容量の管理テーブルを用意し（ステ
ップ５０）、これを前記実施例に述べた如く、アクセス
応答が無しのときは何の処理もせず、アクセス応答有り
のときは接続台数に＋１する代わりに、応答があった周
辺装置に対応する増加するバス負荷容量Ｃ_iを管理テー
ブルから読み出し（ステップ５１）、これを合計負荷容
量Ｃ_Dに加える処理をする（ステップ５２）。

【００４０】そして、周辺装置の最大台数分についてア
クセスを実行した後、得られた合計負荷容量Ｃ_Dから増
加する伝搬遅延時間ｔ_d0を求め、これより、クロック周
期をｔ₀＋ｔ_d0なる式から決定し（ステップ５３）、こ
のクロック周期と同等若しくは若干長いクロック周期を
もつクロック信号を選択する（ステップ３８）ことで上
記の実施例と同様の効果が得られる。

【００４１】また、以上の実施例では、あらかじめ複数
の異なる周波数のクロック信号を用意し、この中から一
つを選択する構成としたが、最大遅延時間に応じて定ま
る周波数のクロック信号を基準となるクロック信号に対
し、変調することで実現してもよい。

【００４２】このようにして、以上述べた実施例におい
て接続される周辺装置台数に応じてバスのクロック信号
のクロック周波数を変化させることで、アクセス可変制
御が簡単に実現できる。

【００４３】本実施例によれば、以下の効果が得られ
る。例えば、日立製作所製の高速ＣＭＯＳロジックＨＤ
７４ＨＣシリ−ズのＩＣを使用して電子計算機ハ−ドウ
ェアを実現していたと仮定しよう。

【００４４】図８に示したものは、ＨＤ７４ＨＣシリ−
ズＩＣの伝搬遅延時間対負荷容量特性である。この図よ
り、ｔ_PLH（ｐｒｏｐａｇａｔｉｏｎ ｄｅｌａｙ ｔ
ｉｍｅ，ｌｏｗ−ｔｏ−ｈｉｇｈ−ｌｅｖｅｌ ｏｕｔ
ｐｕｔ）、ｔ_PHL（ｐｒｏｐａｇａｔｉｏｎ ｄｅｌａ
ｙ ｔｉｍｅ，ｈｉｇｈ−ｔｏ−ｌｏｗ−ｌｅｖｅｌｏ
ｕｔｐｕｔ）は、負荷容量の増大とともに比例して各々
大きくなっていることがわかる。

【００４５】ここで示したように、ｔ_PLHは、負荷容量
１００ｐＦ分増えることにつき約７ｎｓ伝搬遅延時間が
増大する。これに、通常一つの装置が接続する毎に少な
くとも負荷容量は約２０ｐＦ増えることより、提供され
る電子計算機システムにおいて５台の周辺装置を実装し
ていなければ、７ｎｓ分だけバスの高速化がはかれるこ
とになる。

【００４６】以上のことは、最大に実装できる周辺装置
台数が１５台で、アクセス速度が１４０ｎｓで実現でき
る電子計算機システムがあると仮定すると、本実施例を
採用することで、ユ−ザが実使用上５台しか周辺装置を
接続しない場合には、１５台のときと比べ、１４ｎｓ分
だけアクセス速度を短縮できる結果、１２６ｎｓで実現
でき、１０％の高速化がはかれる。

【００４７】なお、本発明は、上記の実施例に限定され
るものではなく、周辺装置の実装状態を検出するマスタ
のＣＰＵを一つ割り当て、他のＣＰＵを周辺装置と見做
すことで、マルチプロセッサシステムへの本発明の適用
が可能となる。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
バス負荷容量に応じて共通バスへ出力されるクロック信
号の周期を速度切替回路で選択することでアクセス速度
を可変とするようにしたため、一つの共通バスに接続さ
れる周辺装置の台数を任意に設定することが可能な（シ
ステム拡張性に富む）高速のシステムをユ−ザに提供す
ることができる。

【００４９】また、本発明は負荷容量が減少する、つま
り、周辺装置台数が減少する定量的な時間分だけアクセ
ス速度が短縮できるので、現状の電子計算機システムの
アクセス速度が高速に実現されていればいるほど、高速
化率を高くできるという特長がある。従って、本発明
は、アクセス速度が２０〜３０ｎｓ台となっている現在
の電子計算機システムに寄与するところ大である。

【図面の簡単な説明】

【図１】本発明の概略構成を示すブロック図である。

【図２】本発明の一実施例のシステム構成を示すブロッ
ク図である。

【図３】本発明の一実施例を示すバスタイミングチャ−
トである。

【図４】本発明の一実施例を示すバスタイミングチャ−
トである。

【図５】本発明の一実施例を示す実装状態検出機構の動
作説明用フロ−チャートである。

【図６】本発明の他の実施例の概略構成を示すブロック
図である。

【図７】本発明の他の実施例の実装状態検出機構の動作
説明用フローチャートである。

【図８】ＨＤ７４ＨＣシリ−ズＩＣの伝搬遅延時間対負
荷容量特性図である。

【符号の説明】

１……中央処理装置（ＣＰＵ）、２₁〜２_n……周辺装
置、５……アクセス制御回路、６……実装状態検出機
構、７……速度切替回路、８……システムバス、１７…
…アクセス起動信号、１８……アクセス応答有無識別信
号、１９……アドレス信号。、４０₁〜４０_n……アクセ
ス応答有無識別用信号線、７１……クロック発生回路、
７２……スイッチ回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】中央処理装置と複数の周辺装置とが共通バ
   スを介して接続され、該中央処理装置から任意の周辺装
   置へアクセス処理を行うシステムのアクセス制御方式に
   おいて、 前記共通バスの負荷容量を検出する負荷容量検出手段
   と、 該負荷容量検出手段により検出された負荷容量に応じて
   前記共通バスへ出力されるクロック信号の周期を可変と
   する可変手段とを有することを特徴とするアクセス制御
   方式。
2. 【請求項２】前記負荷容量検出手段は、 前記共通バスに最大台数の周辺装置が接続されたとした
   時のそれぞれの周辺装置に割り当てられたアドレス値に
   て周辺装置を順次アクセスするアクセス手段と、 該アクセス手段によるアクセスに対する応答の有無を検
   出する応答検出手段と、 該応答検出手段により検出された応答の有無に応じて求
   めた前記共通バスに対する周辺装置の接続台数から前記
   負荷容量を算出する手段とを有することを特徴とする請
   求項１記載のアクセス制御方式。
3. 【請求項３】前記負荷容量検出手段は、 前記共通バスに接続される複数の周辺装置毎に、該周辺
   装置が接続されたときのバス負荷容量を示す管理テーブ
   ルと、 前記共通バスに最大台数の周辺装置が接続されたとした
   時のそれぞれの周辺装置に割り当てられたアドレス値に
   て周辺装置を順次アクセスするアクセス手段と、 該アクセス手段によるアクセスに対する応答の有無を検
   出する応答検出手段と、 該応答検出手段により応答有りと検出された周辺装置に
   対応する負荷容量を前記管理テーブルから読み出してバ
   ス負荷容量に加算する手段とを有することを特徴とする
   請求項１記載のアクセス制御方式。