KR100343461B1 - 저전력 버스장치 - Google Patents

저전력 버스장치 Download PDF

Info

Publication number
KR100343461B1
KR100343461B1 KR1019990055116A KR19990055116A KR100343461B1 KR 100343461 B1 KR100343461 B1 KR 100343461B1 KR 1019990055116 A KR1019990055116 A KR 1019990055116A KR 19990055116 A KR19990055116 A KR 19990055116A KR 100343461 B1 KR100343461 B1 KR 100343461B1
Authority
KR
South Korea
Prior art keywords
bus
data
data bus
load capacitance
devices
Prior art date
Application number
KR1019990055116A
Other languages
English (en)
Other versions
KR20010054325A (ko
Inventor
이강복
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990055116A priority Critical patent/KR100343461B1/ko
Publication of KR20010054325A publication Critical patent/KR20010054325A/ko
Application granted granted Critical
Publication of KR100343461B1 publication Critical patent/KR100343461B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 저전력 버스장치에 관한 것으로, 종래 버스장치는 모든 디바이스들이 동일한 데이터 버스에 연결되어 있어 데이터 버스의 부하 커패시턴스와 데이터 버스의 충방전에 필요한 전력이 커지고, 스위칭빈도가 최대가 되어 소비전력이 증가함과 아울러 데이터 버스의 부하 커패시턴스가 커짐으로 인해 데이터 버스의 지연시간이 길어지므로 전체 시스템의 동작속도가 저하되는 문제점이 있었다. 따라서 본 발명은 기능별로 나뉘어진 디바이스 간의 데이터 전달 역할을 하는 버스장치에 있어서 디바이스의 신호전달 빈도 또는 부하 커패시턴스에 따라 버스를 분할하고, 상기 분할한 버스 사이에 데이터 교환을 위한 수단을 구비하는 저전력 버스장치를 통해 데이터 버스를 디바이스의 특성에 맞추어 분리하여 데이터 버스의 부하 커패시턴스와 신호 전달 시 데이터 버스의 충방전에 필요한 전력을 줄임으로써 소비전력을 줄이고 시스템 속도를 높일 수 있는 효과가 있다.

Description

저전력 버스장치{LOW POWER BUS APPARATUS}
본 발명은 저전력 버스장치에 관한 것으로, 특히 CMOS (Complementary Metal Oxide Semiconductor)로 구성한 마이크로 콘트롤러의 버스구조를 변경함으로써 버스의 부하 커패시턴스를 감소시켜 소비전력을 효과적으로 감소시키면서 동작속도를 개선하기에 적당하도록 한 저전력 버스장치에 관한 것이다.
일반적으로, CMOS회로의 동적 소비전력(Dynamic Power Consumption) (Pdynamic)을 게이트의 부하 커패시턴스(Cout), 게이트 스위칭빈도(F), 공급전압 (VDD)을 이용하여 나타내면 하기 수학식 1과 같다.
Pdynamic = Cout × VDD2 × F
상기 수학식 1에 나타낸 값 중 공급전압(VDD)은 시스템이나 제조공정에 의해 고정되는 항목이고, 설계자에 의해 변경될 수 있는 부분은 부하 커패시턴스(Cout)와 스위칭빈도(F)이다.
상기 부하 커패시턴스(Cout)는 팬아웃으로 연결된 트랜지스터들의 게이트 커패시턴스(Cfo), 게이트를 연결하는 배선의 커패시턴스(Cw) 및 트랜지스터 접합부분에 생성되는 기생 커페시턴스(Cp)의 합으로 이루어지는데, 상기 팬아웃커패시턴스(Cfo)는 연결되는 게이트의 수와 트랜지스터의 크기에 의해 결정되며 설계자에 따라 값이 많이 달라질 수 있으며, 배선에 의한 커패시턴스(Cw)는 배선을 설계하는 도구가 발전함에 따라 낮추어질 수 있고, 기생 커패시턴스(Cp)는 단일 트랜지스터 자체의 특성이므로 상기 팬아웃 커패시턴스(Cfo) 및 배선에 의한 커패시턴스(Cw)에 비해 문제가 되지 않는다.
상기 부하 커패시턴스(Cout) 중 팬아웃 커패시턴스(Cfo)는 약 50%, 배선에 의한 커패시턴스(Cw)는 약 40%, 기생 커패시턴스(Cp)는 약 10%를 차지한다.
도 1은 종래 버스장치의 구성도로서, 이에 도시한 바와 같이 다른 디바이스와 데이터 교환을 함으로써 전체 시스템을 제어하는 씨피유(CPU)(1)와; 다른 디바이스에서 데이터를 받아 지정된 시간이 지나면 일정 데이터를 다른 디바이스로 보내는 타이머부(2)와; 다른 디바이스와 데이터를 교환하는 메모리부(3)와; 다른 디바이스와 외부의 데이터를 교환하는 입출력부(4)와; 상기 각 디바이스(1~4)의 정보를 서로 전달하는 데이터 버스(5)와; 상기 각 디바이스(1~4)중 선택된 디바이스의 미약한 출력신호를 상기 데이터 버스(5)에 인가하고, 데이터 버스(5)로부터의 신호에서 선택되지 않은 디바이스의 출력단을 보호하기위해 각 디바이스(1~4)와 데이터 버스(5) 사이를 연결하는 출력버스 드라이버(Odrv1~Odrv4)와; 데이터 버스(5)로부터 원하는 데이터를 입력받기 위해서 각 상기 각 디바이스(1~4)와 데이터 버스(5)를 연결하고 원하는 데이터를 저장 할 수 있는 입력래치(IL1~IL4)로 구성된다.
이와 같이 구성된 종래 장치의 동작을 설명하면 다음과 같다.
상기 버스구조는 임배디드 프로세서(embeded peocessor)에서 사용하는 CMOS하이 임피던스 버스회로이며, 하나의 데이터 버스(5)에 모든 디바이스(1~4)가 연결되어 있다.
상기 각 디바이스(1~4)는 각각에 연결된 출력버스 드라이버(Odrv1~Odrv4)를 통해 데이터 버스(5)로 데이터를 전송하고, 데이터 버스(5)를 통한 데이터는 입력래치(IL1~IL4)를 통해 각각의 디바이스(1~4)로 입력된다.
예를 들어 메모리부(3)의 정보를 씨피유(1) 내부의 누산기(accumulator)로 전달하는 경우 상기 씨피유(1)의 요청에 의해 메모리부(3)의 해당 주소의 데이터를 출력버스 드라이버(Odrv3)를 통해 데이터 버스(5)를 충전 또는 방전 함으로써 전달한다.
이때, 메모리부(3)를 제외한 다른 디바이스(1,2,4)에 연결된 출력버스 드라이버(Odrv1, Odrv2, Odrv4)는 하이 임피던스 상태로 되어 데이터 버스(5)의 신호로부터 각 디바이스(1,2,4)의 출력단을 보호한다.
상기 과정을 거쳐서 데이터를 데이터 버스(5)에 전달하면 상기 씨피유(1)의 입력래치(IL1)만 동작하여 현재 데이터 버스(5)의 정보를 저장하는 것으로 씨피유(1)에 데이터를 입력한다.
상기 설명한 바와 동일한 과정으로 상기 각 디바이스(1~4)간 데이터를 전달하는데, 모든 데이터의 전달은 데이터 버스(5)를 통하므로 그 부하 커패시턴스(Cout)는 연결된 팬아웃 만큼 커지고, 스위칭 빈도(F)는 항상 최대치가 되어, 상기 도 1에서 팬아웃은 4개이며 출력커패시턴스(Cout) 발생요인은 4개가 된다.
상기한 바와 같은 종래 버스장치는 모든 디바이스들이 동일한 데이터 버스에 연결되어 있어 데이터 버스의 부하 커패시턴스와 데이터 버스의 충방전에 필요한 전력이 커지고, 스위칭빈도가 최대가 되어 소비전력이 증가함과 아울러 데이터 버스의 부하 커패시턴스가 커짐으로 인해 데이터 버스의 지연시간이 길어지므로 전체 시스템의 동작속도가 저하되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 데이터 버스의 부하 커패시턴스와 신호 전달 시 데이터 버스의 충방전에 필요한 전력을 줄임으로써 소비전력을 줄이고 시스템 속도를 높일 수 있는 저전력 버스장치를 제공하는데 있다.
도 1은 종래 데이터 버스장치의 구성도.
도 2는 본 발명 일실시예의 구성도.
도 3은 본 발명 다른실시예의 구성도.
도 4는 종래 버스장치와 본 발명 일실시예의 부하 커패시턴스를 나타낸 그래프도.
도 5는 4MHz의 동작주파수에서 종래 버스장치와 본 발명의 전력소모를 나타낸 그래프도.
도 6은 40MHz의 동작주파수에서 종래 버스장치와 본 발명의 전력소모를 나타낸 그래프도.
*** 도면의 주요부분에 대한 부호의 설명 ***
10 : 씨피유 11 : 타이머부
12 : 메모리부 13 : 입출력부
14 : 제 1데이터 버스 15 : 제 2데이터 버스
Odrv10~Odrv14 : 출력버스 드라이버 IL10~IL14 : 입력래치
상기한 바와같은 본 발명의 목적을 달성하기 위한 저전력 버스장치는 기능별로 나뉘어진 디바이스 간의 데이터 전달 역할을 하는 버스장치에 있어서, 디바이스의 신호전달 빈도 또는 부하 커패시턴스에 따라 버스를 분할하고, 상기 분할한 버스 사이에 데이터 교환을 위한 수단을 구비하는 것을 특징으로한다.
또한, 본 발명은 신호전달 빈도가 높은 디바이스간 동일 버스를 사용하고, 신호전달 빈도가 가장 낮은 디바이스는 반드시 버스를 분할하며, 버스 분할 시 팬아웃을 효과적으로 분산하는 것을 특징으로한다.
이하, 첨부한 도면을 참조하여 자세히 설명하면 다음과 같다.
도 2는 본발명의 일실시예로서, 도시한 바와 같이 다른 디바이스와 데이터 교환을 함으로써 전체 시스템을 제어하는 씨피유(CPU)(10)와; 다른 디바이스에서 데이터를 받아 지정된 시간이 지나면 일정 데이터를 다른 디바이스로 보내는 타이머부(11)와; 다른 디바이스와 데이터를 교환하는 메모리부(12)와; 다른 디바이스와 외부의 데이터를 교환하는 입출력부(13)와; 상기 신호전달 빈도가 높은 씨피유(10)와 타이머부(11)의 데이터를 서로 전달하는 제 1데이터 버스(14)와; 상기 신호전달 빈도가 낮은 메모리부(12)와 입출력부(13)의 정보를 서로 전달하는 제 2데이터 버스(15)와; 상기 각 디바이스(10~13)중 선택된 디바이스의 미약한 출력신호를 상기 제 1, 제 2데이터 버스(14,15)에 인가하고, 상기 각 데이터 버스(14,15)로 부터의 신호에서 선택되지 않은 디바이스(10~13)의 출력단을 보호하기위해 각 디바이스(10~13)와 제 1, 제 2데이터 버스(14,15) 사이를 연결하는 출력버스 드라이버(Odrv10~Odrv13)와; 제 1, 제 2데이터 버스(14,15)로부터 원하는 데이터를 입력받기 위해서 상기 각 디바이스(10~13)와 각 데이터 버스(14,15)를 연결하고 원하는 데이터를 저장 할 수 있는 입력래치(IL10~IL13)와; 상기 제 2데이터 버스(15)의 데이터를 제 1데이터 버스(14)로 전달하기위한 출력버스 드라이버(Odrv14)와; 상기 제 1데이터 버스(14)의 데이터를 제 2데이터 버스(15)로 전달하기위한 입력래치(14)로 구성한다.
이와 같이 구성한 본 발명의 일실시예의 동작을 설명하면 다음과 같다.
상기 버스구조는 임배디드 프로세서에서 사용하는 CMOS 하이 임피던스 버스회로이며, 씨피유(10)와 타이머부(11)는 제 1데이터 버스(14)에 연결되어 있고, 메모리부(12)와 입출력부(13)는 제 2데이터 버스(15)에 연결되어 있다.
상기 각 디바이스(10~13)는 각각에 연결된 출력버스 드라이버(Odrv10~Odrv13)를 통해 제 1, 제 2데이터 버스(14,15)로 데이터를 전송하고, 상기 각 데이터 버스(14,15)를 통한 데이터는 입력래치(IL10~IL13)를 통해 각각의 디바이스(10~13)로 입력되며 상기 제 1데이터 버스(14)와 제 2데이터 버스(15)는 출력버스 드라이버(Odrv14)와 입력래치(IL14)를 통해 데이터를 교환한다.
예를 들어 타이머부(11)의 결과를 씨피유(10) 내부의 누산기로 전달하는 경우 타이머부(11)의 결과를 출력버스 드라이버(Odrv11)를 통해 제 1데이터 버스(14)를 충전 또는 방전함으로써 전달하고, 제 1데이터 버스(14)와 제 2데이터 버스(15)를 연결하는 출력버스 드라이버(Odrv14)는 하이 임피던스 상태가 되어 제 1데이터 버스(14)와 제 2데이터 버스(15)를 전기적으로 절연한다.
상기와 같이 제 1데이터 버스(14)에 상기 타이머부(11)의 데이터가 전달되면 상기 씨피유(10)의 입력래치(IL10)만 동작하여 현재 제 1데이터 버스(14)의 정보를 저장하는 것으로 씨피유(10)에 데이터를 입력한다.
상기와 같이 제 1데이터 버스(14)에만 연결된 디바이스(12,11)간의 데이터 전달에 있어서 팬아웃은 2개이며 3개의 부하 커패시턴스(Cout) 발생요인을 가진다.
그리고, 제 2데이터 버스(15)만을 사용하는 예를 들면, 입출력부(13)의 입력을 메모리부(12)에 저장하는 경우 입출력부(13)의 입력 결과를 출력버스 드라이버(Odrv13)를 통해 제 2데이터 버스(15)를 충전 또는 방전함으로써 전달하고, 제 2데이터 버스(15)와 제 1데이터 버스(14)를 연결하는 출력버스 드라이버(Odrv14)는 하이 임피던스 상태가 되어 제 1데이터 버스(14)와 제 2데이터 버스(15)를 전기적으로 절연한다.
상기와 같이 제 2데이터 버스(15)에 상기 입출력부(13)의 데이터가 전달되면 상기 메모리부(12)의 입력래치(IL12)만 동작하여 현재 제 2데이터 버스(15)의 정보를 저장하는 것으로 메모리부(12)에 데이터를 입력한다.
상기와 같이 제 2데이터 버스(15)에만 연결된 디바이스(13,12)간의 데이터 전달에 있어서 팬아웃은 2개이며 2개의 부하 커패시턴스(Cout) 발생요인을 가진다.
그리고, 제 1데이터 버스(14)와 제 2데이터 버스(15)를 동시에 사용하는 경우를 예로 들어보면, 메모리부(12)의 정보를 씨피유(10) 내부의 누산기로 전달하는 경우 상기 씨피유(10)의 요청에 의해 메모리부(12)의 해당 주소의 데이터를 출력버스 드라이버(Odrv12)를 통해 제 2데이터 버스(15)를 충전 또는 방전시킴으로써 전달한다.
그 다음, 상기 제 2데이터 버스(15)의 데이터를 출력버스 드라이버(Odrv14)를 통해 제 1데이터 버스(14)를 충전 또는 방전시킴으로써 전달한다.
이때, 출력버스 드라이버(Odrv12,Odrv14)를 제외한 출력버스 드라이버(Odrv10, Odrv11, Odrv13)는 하이임피던스 상태로 각 디바이스(10,11,13)의 출력단을 보호한다.
상기 과정을 거쳐 데이터를 제 1데이터 버스(14)에 전달하면 상기 씨피유(10)의 입력래치(IL10)만 동작하여 현재 제 1데이터 버스(14)의 정보를 저장하는 것으로 씨피유(10)에 데이터를 입력한다.
상기와 같이 제 1,제 2데이터 버스(14,15)를 모두 이용해야만 연결되는 디바이스(10,12)간의 데이터 전달에 있어서 팬아웃은 4개이며 5개의 부하 커패시턴스(Cout) 발생요인을 가지므로 단일 데이터 버스보다 전력 소모가 많아진다.
따라서, 신호전달 빈도가 높은 디바이스간 동일 버스를 사용하고, 신호전달 빈도가 가장 낮은 디바이스는 반드시 버스를 분할하며 버스 분할 시 팬아웃을 효과적으로 분산 해야 한다.
도 3은 본 발명의 다른 실시예로서 씨피유(20)와 메모리부(21)의 데이터 교환이 빈번한 시스템에서 효과를 가질 수 있는 구조로 되어 있고 그 세부적인 동작은 도 2의 동작과 동일하지만 그 작용효과면에서는 상이하다.
도시한 바와 같이 제 1데이터 버스(24)만 사용하는 경우 그 팬아웃은 2개, 부하 커패시턴스(Cout)발생요인은 3개이고, 제 2데이터 버스(25)만 사용하는 경우 그 팬아웃은 2개, 부하 커패시턴스(Cout)발생요인은 2개이며, 제 1데이터 버스(24)와 제 2데이터 버스(25)를 동시에 사용하는 경우 그 팬아웃은 4개, 부하 커패시턴스(Cout)발생요인은 5개로 도 2에서 보인 일실시예와 동일하지만 게이트 스위칭빈도(F)는 서로 상이하므로 효과 또한 상이하다.
도 4는 단일 데이터 버스와 본 발명 일실시예의 부하 커패시턴스를 8비트의 버스에서 비교한 그래프도로서, 도시한 바와 같이 단일 데이터 버스(A)에 비해 도 2에 도시한 본 발명의 일실시예에서 제 1데이터 버스(B1) 및 제 2데이터 버스(B2)의 부하 커패시턴스가 낮은 것을 알 수 있으며 게이트-소스에 대한 등가 커패시턴스로 환산한 결과 본 발명 일실시예(B1,B2)의 부하 커패시턴스가 단일 데이터 버스(A)에 비해 10%이상 작았다.
도 5는 4MHz의 동작주파수에서 단일 데이터 버스와 본 발명 일실시예의 입력 전압에 대한 전류소모를 나타낸 그래프도로서, 도시한 바와 같이 4.5V의 입력전압에서는 본발명의 일실시예(B)의 소모전류는 단일 데이터 버스(A)에 비해 절반 정도임을 알 수 있다.
도 6은 40MHz의 동작주파수에서 단일 데이터 버스와 본 발명 일실시예의 입력 전압에 대한 전류소모를 나타낸 그래프도로서, 도시한 바와 같이 5.5V의 입력전압에서는 본발명의 일실시예(B)의 소모전류가 단일 데이터 버스(A)에 비해 50mA정도 작은 것을 알 수 있다.
상기한 바와 같이 본 발명 저전력 버스장치는 데이터 버스를 디바이스의 특성에 맞추어 분리하여 데이터 버스의 부하 커패시턴스와 신호 전달 시 데이터 버스의 충방전에 필요한 전력을 줄임으로써 소비전력을 줄이고 시스템 속도를 높일 수 있는 효과가 있다.

Claims (2)

  1. 기능별로 나뉘어진 디바이스간 데이터 전달 역할을 하는 버스장치에 있어서, 신호전달 빈도가 높은 디바이스들의 데이터를 출력 드라이버 및 입력래치를 통해 서로 전달하는 제1데이터 버스와, 신호전달 빈도가 낮은 디바이스들의 데이터를 출력드라이버 및 입력래치를 통해 서로 전달하는 제2데이터 버스와, 상기 제1, 제2 데이터 버스사이에서 데이터를 전달하는 출력드라이버 및 입력래치를 구비하여 구성된 것을 특징으로 하는 저전력 버스장치.
  2. 삭제
KR1019990055116A 1999-12-06 1999-12-06 저전력 버스장치 KR100343461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990055116A KR100343461B1 (ko) 1999-12-06 1999-12-06 저전력 버스장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990055116A KR100343461B1 (ko) 1999-12-06 1999-12-06 저전력 버스장치

Publications (2)

Publication Number Publication Date
KR20010054325A KR20010054325A (ko) 2001-07-02
KR100343461B1 true KR100343461B1 (ko) 2002-07-11

Family

ID=19623698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990055116A KR100343461B1 (ko) 1999-12-06 1999-12-06 저전력 버스장치

Country Status (1)

Country Link
KR (1) KR100343461B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262871A (ja) * 1985-05-16 1986-11-20 Nec Corp ワンボ−ドマイクロコンピユ−タ装置
JPH03282667A (ja) * 1990-03-29 1991-12-12 Nec Corp コンピュータ装置
JPH04167043A (ja) * 1990-10-31 1992-06-15 Canon Inc 携帯型電子機器
JPH07210506A (ja) * 1994-01-21 1995-08-11 Hitachi Ltd アクセス制御方式
JPH09101934A (ja) * 1995-10-05 1997-04-15 Matsushita Electric Ind Co Ltd 情報処理装置
KR970049626A (ko) * 1995-12-04 1997-07-29 베일리 웨인 피 저소비 전력 데이타 전송 버스

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262871A (ja) * 1985-05-16 1986-11-20 Nec Corp ワンボ−ドマイクロコンピユ−タ装置
JPH03282667A (ja) * 1990-03-29 1991-12-12 Nec Corp コンピュータ装置
JPH04167043A (ja) * 1990-10-31 1992-06-15 Canon Inc 携帯型電子機器
JPH07210506A (ja) * 1994-01-21 1995-08-11 Hitachi Ltd アクセス制御方式
JPH09101934A (ja) * 1995-10-05 1997-04-15 Matsushita Electric Ind Co Ltd 情報処理装置
KR970049626A (ko) * 1995-12-04 1997-07-29 베일리 웨인 피 저소비 전력 데이타 전송 버스

Also Published As

Publication number Publication date
KR20010054325A (ko) 2001-07-02

Similar Documents

Publication Publication Date Title
US7521978B2 (en) Clock driver
US6297974B1 (en) Method and apparatus for reducing stress across capacitors used in integrated circuits
US5781062A (en) Semiconductor integrated circuit
US5847450A (en) Microcontroller having an n-bit data bus width with less than n I/O pins
US5828231A (en) High voltage tolerant input/output circuit
US6175886B1 (en) Semiconductor integrated circuit with low-power bus structure and system for composing low-power bus structure
US7116137B2 (en) Method and system for reducing power consumption in digital circuitry using charge redistribution circuits
US5604454A (en) Integrated circuit with low output buffer energy consumption and related method
US20040225985A1 (en) Method for designing semiconductor circuit device, semiconductor circuit device, design system, and storage medium
KR100343461B1 (ko) 저전력 버스장치
US5363494A (en) Bus interface circuit for connecting bus lines having different bit ranges
US4918329A (en) Data transmission system
JPS63204815A (ja) 半導体論理回路
CN115001456A (zh) 动态锁存器、数据运算单元、芯片、算力板及计算设备
US5457405A (en) Complementary logic recovered energy circuit
US6618316B2 (en) Pseudo-static single-ended cache cell
JPH08102655A (ja) 半導体集積回路
US20020172232A1 (en) Combination multiplexer and tristate driver circuit
US7961024B1 (en) Low power pulse-triggered flip-flop
US5225722A (en) Signal transmission circuit and signal transmission method
US6064254A (en) High speed integrated circuit interconnection having proximally located active converter
JPH04239218A (ja) 特にｃｍｏｓ集積回路のためのトライステート出力ゲート構造
US20080201502A1 (en) Sync circuit of data transmission interface
KR100362897B1 (ko) 전하 재사용을 이용한 저 소비전력 메모리 및 비메모리 장치
KR960027336A (ko) 누설전하를 감소시킨 동적, 단상 클럭 인버터 래치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee