JPS61262871A - ワンボ−ドマイクロコンピユ−タ装置 - Google Patents
ワンボ−ドマイクロコンピユ−タ装置Info
- Publication number
- JPS61262871A JPS61262871A JP60104622A JP10462285A JPS61262871A JP S61262871 A JPS61262871 A JP S61262871A JP 60104622 A JP60104622 A JP 60104622A JP 10462285 A JP10462285 A JP 10462285A JP S61262871 A JPS61262871 A JP S61262871A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- functional block
- functional blocks
- bus
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数個の機能ブロックをもつワンボードマイ
クロコンピュータ装置に関するものである。
クロコンピュータ装置に関するものである。
従来、この種のワンボードマイクロコンピ−タ装置の構
成は、第４図に示すようにＭＰＵ（マイクロコンピータ
）３０と各機能ブロック３２゜３３．３４．３５とがバ
スライン３１を介して接続されていた。
成は、第４図に示すようにＭＰＵ（マイクロコンピータ
）３０と各機能ブロック３２゜３３．３４．３５とがバ
スライン３１を介して接続されていた。
〔発明が解法１〜ようとする問題点〕
上述した従来のワンボードマイクロコンピュータ装置で
は、ＭＰＵ３０と各機能ブロック３２〜３５とがバスラ
イン３１と直接接続されているため、ある機能ブロック
が不良で場合や、ある機能ブロックの電気的機能検査や
メンテナンスを行なう場合等にバスラインとその機能ブ
ロック間の信号の影響を電気的に分離することは、非常
に困難であり、分離するときは、基板のパターンを切断
したりして、信号状態を見なければならないという欠点
がある。壕だ、従来のワンボードマイクロコンピータ装
置では、使用していない機能ブロックに対しても常時電
源が供給され、無駄な電力を消費するという欠点がある
。
は、ＭＰＵ３０と各機能ブロック３２〜３５とがバスラ
イン３１と直接接続されているため、ある機能ブロック
が不良で場合や、ある機能ブロックの電気的機能検査や
メンテナンスを行なう場合等にバスラインとその機能ブ
ロック間の信号の影響を電気的に分離することは、非常
に困難であり、分離するときは、基板のパターンを切断
したりして、信号状態を見なければならないという欠点
がある。壕だ、従来のワンボードマイクロコンピータ装
置では、使用していない機能ブロックに対しても常時電
源が供給され、無駄な電力を消費するという欠点がある
。
本発明は、マイクロコンピュータと１まタハ２以上の機
能ブロックをバスラインで接続したワンボードマイクロ
コンピュータ装置において、前記マイクロコンピュータ
に制御され前記機能ブロックそれぞれを前記バスライン
に対し接続または分離するバス分割回路と、前記マイク
ロコンピ−タに制御され前記機能ブロックそれぞれの電
源の投入または切断を行う電源コントロール回路とを含
んで構成される。
能ブロックをバスラインで接続したワンボードマイクロ
コンピュータ装置において、前記マイクロコンピュータ
に制御され前記機能ブロックそれぞれを前記バスライン
に対し接続または分離するバス分割回路と、前記マイク
ロコンピ−タに制御され前記機能ブロックそれぞれの電
源の投入または切断を行う電源コントロール回路とを含
んで構成される。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のブロック図である。シス
テム全体は、ＭＰＵＩにより制御される。
テム全体は、ＭＰＵＩにより制御される。
ＭＰＵ１には、バックアップ用の電池３とＣＭＯＳメモ
リ２で構成される記憶装置とバスライン４が接続される
。各機能ブロック７ 、１．０ 、１３ 。
リ２で構成される記憶装置とバスライン４が接続される
。各機能ブロック７ 、１．０ 、１３ 。
１６は、バスライン４にバスライン分割回路５゜８．１
１．１４を介して接続され、また、機能ブロック７．１
０．１３．１６には、個々に、各機能ブロック７．１０
．１３．１６の電源の投入／切断を制御する電源コント
ロール回路６．９，１２゜１５が接続される。
１．１４を介して接続され、また、機能ブロック７．１
０．１３．１６には、個々に、各機能ブロック７．１０
．１３．１６の電源の投入／切断を制御する電源コント
ロール回路６．９，１２゜１５が接続される。
第１図に示すように、各機能ブロック７．１０゜１３．
１６の周辺構成は、同一な構成である為、以下は、機能
ブロック７、バスライン分割回路５および電源コントロ
ール回路６の構成について説明する。
１６の周辺構成は、同一な構成である為、以下は、機能
ブロック７、バスライン分割回路５および電源コントロ
ール回路６の構成について説明する。
第２図と第３図それぞれには、バスライン分割回路５お
よび電源コントロール回路６０回路図を示す。第２図の
バス分割回路５は、機能ブロック７とバスラインを結ぶ
信号線ｌ Ａ −−−ｎ Ａ 、 Ｉ Ｂ−−−ｎ Ｂ
に設けられた３ステートゲート１７ 、１８゜１９．２
０等で構成されている。たとえば、機能ブロック７をバ
スライン４から電気的に分割するには、ＭＰＵＩにより
第２図に不す３ステートゲート１７．１Ｂ、１９．２０
のコントロール信号ＢＵＳＩＡ〜ＢＵ８１１Ａ 、ＢＵ
Ｓ＋Ｂ〜ＢＵＳ、Ｈの状態を３ステートゲート１７〜２
０を高インピーダンスにする状態（例えば低レベル）に
することにより、実現される。また機能ブロック７をバ
スライン４に接続するにはコントロール信号Ｂ Ｕ Ｓ
、Ａ〜ＢＵＳｎ、、ＢＵＳ、、 〜ＢＵＳｎＢの状態
を上述の逆の状態にすればよい。
よび電源コントロール回路６０回路図を示す。第２図の
バス分割回路５は、機能ブロック７とバスラインを結ぶ
信号線ｌ Ａ −−−ｎ Ａ 、 Ｉ Ｂ−−−ｎ Ｂ
に設けられた３ステートゲート１７ 、１８゜１９．２
０等で構成されている。たとえば、機能ブロック７をバ
スライン４から電気的に分割するには、ＭＰＵＩにより
第２図に不す３ステートゲート１７．１Ｂ、１９．２０
のコントロール信号ＢＵＳＩＡ〜ＢＵ８１１Ａ 、ＢＵ
Ｓ＋Ｂ〜ＢＵＳ、Ｈの状態を３ステートゲート１７〜２
０を高インピーダンスにする状態（例えば低レベル）に
することにより、実現される。また機能ブロック７をバ
スライン４に接続するにはコントロール信号Ｂ Ｕ Ｓ
、Ａ〜ＢＵＳｎ、、ＢＵＳ、、 〜ＢＵＳｎＢの状態
を上述の逆の状態にすればよい。
第３図の電源コントロール回路６では、インバータゲー
ト２１．フォトカプラ２２．抵抗２３゜２４、インバー
タゲート２５．ダイオード２６゜トランジスタ２７．リ
レー２８とリレーの接点２９で構成されている。ＭＰＵ
１からの入力信号ＰＯＷＣはインバータ２１に入力され
、電源ＶＤＤは、抵抗２３ ＋ ２４＋ ダイオード２
６．リレー２８およびリレー２８の接点スイッチ２９の
一端に接続されている。抵抗２３．２４の他端それぞれ
はフォトカブラ２２の発光側、受光側それぞれの一方の
端子に接続され、フォトカブ２２２０発光側の他方の端
子はインバータ２１の出力に受光側の他方の端子は接地
されている。ダイオード２６．リレシー２８の他端はト
ランジスタ２７を介して接地され、抵抗２４とフォトカ
プラー２２の接続点とトランジスタ２７のベースが接続
され、スイッチ２９の他端は機能ブロック７に接続され
ている。
ト２１．フォトカプラ２２．抵抗２３゜２４、インバー
タゲート２５．ダイオード２６゜トランジスタ２７．リ
レー２８とリレーの接点２９で構成されている。ＭＰＵ
１からの入力信号ＰＯＷＣはインバータ２１に入力され
、電源ＶＤＤは、抵抗２３ ＋ ２４＋ ダイオード２
６．リレー２８およびリレー２８の接点スイッチ２９の
一端に接続されている。抵抗２３．２４の他端それぞれ
はフォトカブラ２２の発光側、受光側それぞれの一方の
端子に接続され、フォトカブ２２２０発光側の他方の端
子はインバータ２１の出力に受光側の他方の端子は接地
されている。ダイオード２６．リレシー２８の他端はト
ランジスタ２７を介して接地され、抵抗２４とフォトカ
プラー２２の接続点とトランジスタ２７のベースが接続
され、スイッチ２９の他端は機能ブロック７に接続され
ている。
たとえば、機能ブロック７の電源を切断するには、入力
信号ｐｏｗｃを低レベルとすることにより、インバータ
ゲート２１の出力を高レベルにし、フォトカブラ２３を
遮断してインバータゲート２５０入力を高レベルに出力
を低レベルにしトランジスタ２７を遮断させリレ−２８
非動作にし、リレーの接点２９をオープン状態のままと
し、機能ブロック７への電源供給が切断される。逆に機
能ブロック７に電源を供給するには、信号ｐｏｗｃを高
レベルにすればよい。
信号ｐｏｗｃを低レベルとすることにより、インバータ
ゲート２１の出力を高レベルにし、フォトカブラ２３を
遮断してインバータゲート２５０入力を高レベルに出力
を低レベルにしトランジスタ２７を遮断させリレ−２８
非動作にし、リレーの接点２９をオープン状態のままと
し、機能ブロック７への電源供給が切断される。逆に機
能ブロック７に電源を供給するには、信号ｐｏｗｃを高
レベルにすればよい。
コントロール信号ＢＵＳ、Ａ−ＢＵＳｎＡ、ＢＵＳ、Ｂ
〜ＢＵＳ、Ｂおよび信号ｐｏｗｃの制御は、あらかじめ
ＣＭＯＳメモリ２にプログラムを書き込んでおき、ＭＰ
ＵＩがこのプログラムを読み出して行う。
〜ＢＵＳ、Ｂおよび信号ｐｏｗｃの制御は、あらかじめ
ＣＭＯＳメモリ２にプログラムを書き込んでおき、ＭＰ
ＵＩがこのプログラムを読み出して行う。
以上説明したように本発明は、バスラインと各機能ブロ
ックとを分割するバスライン分割回路と各機能ブロック
ごとに電源の投入／切断を行なう電源コントロール回路
を設けることにより、容易に各機能ブロックをバスライ
ンおよび電源から電気的に分割することができる。その
ため各機能ブロックの電気的機能検査やメンテナンスも
バスラインの影響を分離して、容易に行なうことができ
る効果がある。
ックとを分割するバスライン分割回路と各機能ブロック
ごとに電源の投入／切断を行なう電源コントロール回路
を設けることにより、容易に各機能ブロックをバスライ
ンおよび電源から電気的に分割することができる。その
ため各機能ブロックの電気的機能検査やメンテナンスも
バスラインの影響を分離して、容易に行なうことができ
る効果がある。
特に、インサーキットテスターによる機能ブロック試験
においては、バスラインからの影響や各機能ブロック間
からの外乱の影響をバスライン分割回路より完全に分離
できる為、ある入力信号に対し期待する出力信号が正確
に試験できる効果がある。
においては、バスラインからの影響や各機能ブロック間
からの外乱の影響をバスライン分割回路より完全に分離
できる為、ある入力信号に対し期待する出力信号が正確
に試験できる効果がある。
また、不必要な機能ブロックのみをバスラインから電気
的に分割することによシ、電源切断が可能になり、電力
の節約にも役立つ効果がある。
的に分割することによシ、電源切断が可能になり、電力
の節約にも役立つ効果がある。
第１図は本発明のワンボードマイクロコンピ−タ装置の
一実施例を示すブロック図、第２図は第１図に示されて
いるバスライン分割回路５の回路図、第３図は第１図に
示されている電源コントロール回路６の回路図、第４図
は従来のワンボードマイクロコンビニ、−夕装置のブロ
ック図である。 ■、３０・−・・・・ＭＰＵ、２・・・・・・ＣＭＯＳ
メモ１ハ３・・・・・・電池、４．３１ ・・・・・バ
スライン、５，８゜１１．１４・・・・・・バスライン
分割回路、６，９，１２１１５・・・・・・電源コント
ロール回路、７，１０．１３゜１６．３２〜３５・・・
・・・機能ブロック、１７〜２０・・・・・・３ステー
トゲ−）、２１．２５・・・・・・インバータゲート、
２２・・・・・・フォトカプラ、２３．２４°°゛・・
・抵抗、２６・・・・・・ダイオード、２７・・・・・
・トランジスタ、２８・・・・・・リレー、２９・・・
・・・スイッチ。
一実施例を示すブロック図、第２図は第１図に示されて
いるバスライン分割回路５の回路図、第３図は第１図に
示されている電源コントロール回路６の回路図、第４図
は従来のワンボードマイクロコンビニ、−夕装置のブロ
ック図である。 ■、３０・−・・・・ＭＰＵ、２・・・・・・ＣＭＯＳ
メモ１ハ３・・・・・・電池、４．３１ ・・・・・バ
スライン、５，８゜１１．１４・・・・・・バスライン
分割回路、６，９，１２１１５・・・・・・電源コント
ロール回路、７，１０．１３゜１６．３２〜３５・・・
・・・機能ブロック、１７〜２０・・・・・・３ステー
トゲ−）、２１．２５・・・・・・インバータゲート、
２２・・・・・・フォトカプラ、２３．２４°°゛・・
・抵抗、２６・・・・・・ダイオード、２７・・・・・
・トランジスタ、２８・・・・・・リレー、２９・・・
・・・スイッチ。
Claims (1)
- マイクロコンピュータと１または２以上の機能ブロック
をバスラインで接続したワンボードマイクロコンピュー
タ装置において、前記マイクロコンピュータに制御され
前記機能ブロックそれぞれを前記バスラインに対し接続
または分離するバス分割回路と、前記マイクロコンピュ
ータに制御され前記機能ブロックそれぞれの電源の投入
または切断を行う電源コントロール回路とを含むことを
特徴とするワンボードマイクロコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104622A JPS61262871A (ja) | 1985-05-16 | 1985-05-16 | ワンボ−ドマイクロコンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104622A JPS61262871A (ja) | 1985-05-16 | 1985-05-16 | ワンボ−ドマイクロコンピユ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61262871A true JPS61262871A (ja) | 1986-11-20 |
Family
ID=14385539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60104622A Pending JPS61262871A (ja) | 1985-05-16 | 1985-05-16 | ワンボ−ドマイクロコンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61262871A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907507A (en) * | 1997-07-16 | 1999-05-25 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer and multi-chip module |
| KR100343461B1 (ko) * | 1999-12-06 | 2002-07-11 | 박종섭 | 저전력 버스장치 |
| US8793514B2 (en) | 2011-03-22 | 2014-07-29 | International Business Machines Corporation | Server systems having segregated power circuits for high availability applications |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832656A (ja) * | 1980-11-03 | 1983-02-25 | モンサント・カンパニ− | 熱可塑性組成物 |
-
1985
- 1985-05-16 JP JP60104622A patent/JPS61262871A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832656A (ja) * | 1980-11-03 | 1983-02-25 | モンサント・カンパニ− | 熱可塑性組成物 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907507A (en) * | 1997-07-16 | 1999-05-25 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer and multi-chip module |
| KR100343461B1 (ko) * | 1999-12-06 | 2002-07-11 | 박종섭 | 저전력 버스장치 |
| US8793514B2 (en) | 2011-03-22 | 2014-07-29 | International Business Machines Corporation | Server systems having segregated power circuits for high availability applications |
| US9329653B2 (en) | 2011-03-22 | 2016-05-03 | International Business Machines Corporation | Server systems having segregated power circuits for high availability applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3663939A (en) | Combination test box and battery charger | |
| US5138257A (en) | Circuit for testing internal data bus of integrated circuit | |
| US5896057A (en) | Diagnostic power driver circuit | |
| JPH0691140B2 (ja) | 半導体集積回路 | |
| JPS61262871A (ja) | ワンボ−ドマイクロコンピユ−タ装置 | |
| CN206235690U (zh) | 一种带航空插头电缆通断检测装置 | |
| ATE30783T1 (de) | Vorrichtung zur ueberpruefung von schnittstellen. | |
| JPS592355B2 (ja) | 集積回路試験装置における被試験集積回路のピン接続確認方式 | |
| CN107703443B (zh) | 一种vxi总线信号控制模块、包含该模块的设备及系统 | |
| JPS58175058A (ja) | Ｉｃカ−ド用リ−ダ・ライタ | |
| JPS61187056A (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| CN112986869A (zh) | 高压互锁电路及车辆高压回路中连接器的检测方法 | |
| SU1092613A1 (ru) | Устройство дл контрол аккумул торной батареи | |
| JPS6378695A (ja) | 回線接続装置 | |
| SU613270A1 (ru) | Устройство дл обнаружени неисправности электрической схемы | |
| JPS6318445A (ja) | マイクロコンピユ−タ開発支援装置 | |
| SU805264A1 (ru) | Устройство дл поиска неисправного логическогоМОдул B диСКРЕТНОй СиСТЕМЕ упРАВлЕНи | |
| SU633019A1 (ru) | Устройство дл контрол логических блоков цвм | |
| SU534705A1 (ru) | Контрольно-програмное устройство дл проверки правильности электромонтажа | |
| JPS59114590A (ja) | 表示装置 | |
| JPH01155280A (ja) | 半導体装置 | |
| KR900004003A (ko) | 스탠다드셀과 스탠다드셀형 집적회로 및 그 집적회로의 설계방법 | |
| JPH0563044A (ja) | テスト機能付ｉｃソケツト | |
| JPS6058559B2 (ja) | Ｒｏｍの書込装置 | |
| JPH0426069B2 (ja) |