JPS61262871A - ワンボ−ドマイクロコンピユ−タ装置 - Google Patents
ワンボ−ドマイクロコンピユ−タ装置Info
- Publication number
- JPS61262871A JPS61262871A JP60104622A JP10462285A JPS61262871A JP S61262871 A JPS61262871 A JP S61262871A JP 60104622 A JP60104622 A JP 60104622A JP 10462285 A JP10462285 A JP 10462285A JP S61262871 A JPS61262871 A JP S61262871A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- functional block
- functional blocks
- bus
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数個の機能ブロックをもつワンボードマイ
クロコンピュータ装置に関するものである。
クロコンピュータ装置に関するものである。
従来、この種のワンボードマイクロコンピ−タ装置の構
成は、第4図に示すようにMPU(マイクロコンピータ
)30と各機能ブロック32゜33.34.35とがバ
スライン31を介して接続されていた。
成は、第4図に示すようにMPU(マイクロコンピータ
)30と各機能ブロック32゜33.34.35とがバ
スライン31を介して接続されていた。
〔発明が解法1〜ようとする問題点〕
上述した従来のワンボードマイクロコンピュータ装置で
は、MPU30と各機能ブロック32〜35とがバスラ
イン31と直接接続されているため、ある機能ブロック
が不良で場合や、ある機能ブロックの電気的機能検査や
メンテナンスを行なう場合等にバスラインとその機能ブ
ロック間の信号の影響を電気的に分離することは、非常
に困難であり、分離するときは、基板のパターンを切断
したりして、信号状態を見なければならないという欠点
がある。壕だ、従来のワンボードマイクロコンピータ装
置では、使用していない機能ブロックに対しても常時電
源が供給され、無駄な電力を消費するという欠点がある
。
は、MPU30と各機能ブロック32〜35とがバスラ
イン31と直接接続されているため、ある機能ブロック
が不良で場合や、ある機能ブロックの電気的機能検査や
メンテナンスを行なう場合等にバスラインとその機能ブ
ロック間の信号の影響を電気的に分離することは、非常
に困難であり、分離するときは、基板のパターンを切断
したりして、信号状態を見なければならないという欠点
がある。壕だ、従来のワンボードマイクロコンピータ装
置では、使用していない機能ブロックに対しても常時電
源が供給され、無駄な電力を消費するという欠点がある
。
本発明は、マイクロコンピュータと1まタハ2以上の機
能ブロックをバスラインで接続したワンボードマイクロ
コンピュータ装置において、前記マイクロコンピュータ
に制御され前記機能ブロックそれぞれを前記バスライン
に対し接続または分離するバス分割回路と、前記マイク
ロコンピ−タに制御され前記機能ブロックそれぞれの電
源の投入または切断を行う電源コントロール回路とを含
んで構成される。
能ブロックをバスラインで接続したワンボードマイクロ
コンピュータ装置において、前記マイクロコンピュータ
に制御され前記機能ブロックそれぞれを前記バスライン
に対し接続または分離するバス分割回路と、前記マイク
ロコンピ−タに制御され前記機能ブロックそれぞれの電
源の投入または切断を行う電源コントロール回路とを含
んで構成される。
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例のブロック図である。シス
テム全体は、MPUIにより制御される。
テム全体は、MPUIにより制御される。
MPU1には、バックアップ用の電池3とCMOSメモ
リ2で構成される記憶装置とバスライン4が接続される
。各機能ブロック7 、1.0 、13 。
リ2で構成される記憶装置とバスライン4が接続される
。各機能ブロック7 、1.0 、13 。
16は、バスライン4にバスライン分割回路5゜8.1
1.14を介して接続され、また、機能ブロック7.1
0.13.16には、個々に、各機能ブロック7.10
.13.16の電源の投入/切断を制御する電源コント
ロール回路6.9,12゜15が接続される。
1.14を介して接続され、また、機能ブロック7.1
0.13.16には、個々に、各機能ブロック7.10
.13.16の電源の投入/切断を制御する電源コント
ロール回路6.9,12゜15が接続される。
第1図に示すように、各機能ブロック7.10゜13.
16の周辺構成は、同一な構成である為、以下は、機能
ブロック7、バスライン分割回路5および電源コントロ
ール回路6の構成について説明する。
16の周辺構成は、同一な構成である為、以下は、機能
ブロック7、バスライン分割回路5および電源コントロ
ール回路6の構成について説明する。
第2図と第3図それぞれには、バスライン分割回路5お
よび電源コントロール回路60回路図を示す。第2図の
バス分割回路5は、機能ブロック7とバスラインを結ぶ
信号線l A −−−n A 、 I B−−−n B
に設けられた3ステートゲート17 、18゜19.2
0等で構成されている。たとえば、機能ブロック7をバ
スライン4から電気的に分割するには、MPUIにより
第2図に不す3ステートゲート17.1B、19.20
のコントロール信号BUSIA〜BU811A 、BU
S+B〜BUS、Hの状態を3ステートゲート17〜2
0を高インピーダンスにする状態(例えば低レベル)に
することにより、実現される。また機能ブロック7をバ
スライン4に接続するにはコントロール信号B U S
、A〜BUSn、、BUS、、 〜BUSnBの状態
を上述の逆の状態にすればよい。
よび電源コントロール回路60回路図を示す。第2図の
バス分割回路5は、機能ブロック7とバスラインを結ぶ
信号線l A −−−n A 、 I B−−−n B
に設けられた3ステートゲート17 、18゜19.2
0等で構成されている。たとえば、機能ブロック7をバ
スライン4から電気的に分割するには、MPUIにより
第2図に不す3ステートゲート17.1B、19.20
のコントロール信号BUSIA〜BU811A 、BU
S+B〜BUS、Hの状態を3ステートゲート17〜2
0を高インピーダンスにする状態(例えば低レベル)に
することにより、実現される。また機能ブロック7をバ
スライン4に接続するにはコントロール信号B U S
、A〜BUSn、、BUS、、 〜BUSnBの状態
を上述の逆の状態にすればよい。
第3図の電源コントロール回路6では、インバータゲー
ト21.フォトカプラ22.抵抗23゜24、インバー
タゲート25.ダイオード26゜トランジスタ27.リ
レー28とリレーの接点29で構成されている。MPU
1からの入力信号POWCはインバータ21に入力され
、電源VDDは、抵抗23 + 24+ ダイオード2
6.リレー28およびリレー28の接点スイッチ29の
一端に接続されている。抵抗23.24の他端それぞれ
はフォトカブラ22の発光側、受光側それぞれの一方の
端子に接続され、フォトカブ2220発光側の他方の端
子はインバータ21の出力に受光側の他方の端子は接地
されている。ダイオード26.リレシー28の他端はト
ランジスタ27を介して接地され、抵抗24とフォトカ
プラー22の接続点とトランジスタ27のベースが接続
され、スイッチ29の他端は機能ブロック7に接続され
ている。
ト21.フォトカプラ22.抵抗23゜24、インバー
タゲート25.ダイオード26゜トランジスタ27.リ
レー28とリレーの接点29で構成されている。MPU
1からの入力信号POWCはインバータ21に入力され
、電源VDDは、抵抗23 + 24+ ダイオード2
6.リレー28およびリレー28の接点スイッチ29の
一端に接続されている。抵抗23.24の他端それぞれ
はフォトカブラ22の発光側、受光側それぞれの一方の
端子に接続され、フォトカブ2220発光側の他方の端
子はインバータ21の出力に受光側の他方の端子は接地
されている。ダイオード26.リレシー28の他端はト
ランジスタ27を介して接地され、抵抗24とフォトカ
プラー22の接続点とトランジスタ27のベースが接続
され、スイッチ29の他端は機能ブロック7に接続され
ている。
たとえば、機能ブロック7の電源を切断するには、入力
信号powcを低レベルとすることにより、インバータ
ゲート21の出力を高レベルにし、フォトカブラ23を
遮断してインバータゲート250入力を高レベルに出力
を低レベルにしトランジスタ27を遮断させリレ−28
非動作にし、リレーの接点29をオープン状態のままと
し、機能ブロック7への電源供給が切断される。逆に機
能ブロック7に電源を供給するには、信号powcを高
レベルにすればよい。
信号powcを低レベルとすることにより、インバータ
ゲート21の出力を高レベルにし、フォトカブラ23を
遮断してインバータゲート250入力を高レベルに出力
を低レベルにしトランジスタ27を遮断させリレ−28
非動作にし、リレーの接点29をオープン状態のままと
し、機能ブロック7への電源供給が切断される。逆に機
能ブロック7に電源を供給するには、信号powcを高
レベルにすればよい。
コントロール信号BUS、A−BUSnA、BUS、B
〜BUS、Bおよび信号powcの制御は、あらかじめ
CMOSメモリ2にプログラムを書き込んでおき、MP
UIがこのプログラムを読み出して行う。
〜BUS、Bおよび信号powcの制御は、あらかじめ
CMOSメモリ2にプログラムを書き込んでおき、MP
UIがこのプログラムを読み出して行う。
以上説明したように本発明は、バスラインと各機能ブロ
ックとを分割するバスライン分割回路と各機能ブロック
ごとに電源の投入/切断を行なう電源コントロール回路
を設けることにより、容易に各機能ブロックをバスライ
ンおよび電源から電気的に分割することができる。その
ため各機能ブロックの電気的機能検査やメンテナンスも
バスラインの影響を分離して、容易に行なうことができ
る効果がある。
ックとを分割するバスライン分割回路と各機能ブロック
ごとに電源の投入/切断を行なう電源コントロール回路
を設けることにより、容易に各機能ブロックをバスライ
ンおよび電源から電気的に分割することができる。その
ため各機能ブロックの電気的機能検査やメンテナンスも
バスラインの影響を分離して、容易に行なうことができ
る効果がある。
特に、インサーキットテスターによる機能ブロック試験
においては、バスラインからの影響や各機能ブロック間
からの外乱の影響をバスライン分割回路より完全に分離
できる為、ある入力信号に対し期待する出力信号が正確
に試験できる効果がある。
においては、バスラインからの影響や各機能ブロック間
からの外乱の影響をバスライン分割回路より完全に分離
できる為、ある入力信号に対し期待する出力信号が正確
に試験できる効果がある。
また、不必要な機能ブロックのみをバスラインから電気
的に分割することによシ、電源切断が可能になり、電力
の節約にも役立つ効果がある。
的に分割することによシ、電源切断が可能になり、電力
の節約にも役立つ効果がある。
第1図は本発明のワンボードマイクロコンピ−タ装置の
一実施例を示すブロック図、第2図は第1図に示されて
いるバスライン分割回路5の回路図、第3図は第1図に
示されている電源コントロール回路6の回路図、第4図
は従来のワンボードマイクロコンビニ、−夕装置のブロ
ック図である。 ■、30・−・・・・MPU、2・・・・・・CMOS
メモ1ハ3・・・・・・電池、4.31 ・・・・・バ
スライン、5,8゜11.14・・・・・・バスライン
分割回路、6,9,12115・・・・・・電源コント
ロール回路、7,10.13゜16.32〜35・・・
・・・機能ブロック、17〜20・・・・・・3ステー
トゲ−)、21.25・・・・・・インバータゲート、
22・・・・・・フォトカプラ、23.24°°゛・・
・抵抗、26・・・・・・ダイオード、27・・・・・
・トランジスタ、28・・・・・・リレー、29・・・
・・・スイッチ。
一実施例を示すブロック図、第2図は第1図に示されて
いるバスライン分割回路5の回路図、第3図は第1図に
示されている電源コントロール回路6の回路図、第4図
は従来のワンボードマイクロコンビニ、−夕装置のブロ
ック図である。 ■、30・−・・・・MPU、2・・・・・・CMOS
メモ1ハ3・・・・・・電池、4.31 ・・・・・バ
スライン、5,8゜11.14・・・・・・バスライン
分割回路、6,9,12115・・・・・・電源コント
ロール回路、7,10.13゜16.32〜35・・・
・・・機能ブロック、17〜20・・・・・・3ステー
トゲ−)、21.25・・・・・・インバータゲート、
22・・・・・・フォトカプラ、23.24°°゛・・
・抵抗、26・・・・・・ダイオード、27・・・・・
・トランジスタ、28・・・・・・リレー、29・・・
・・・スイッチ。
Claims (1)
- マイクロコンピュータと1または2以上の機能ブロック
をバスラインで接続したワンボードマイクロコンピュー
タ装置において、前記マイクロコンピュータに制御され
前記機能ブロックそれぞれを前記バスラインに対し接続
または分離するバス分割回路と、前記マイクロコンピュ
ータに制御され前記機能ブロックそれぞれの電源の投入
または切断を行う電源コントロール回路とを含むことを
特徴とするワンボードマイクロコンピュータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60104622A JPS61262871A (ja) | 1985-05-16 | 1985-05-16 | ワンボ−ドマイクロコンピユ−タ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60104622A JPS61262871A (ja) | 1985-05-16 | 1985-05-16 | ワンボ−ドマイクロコンピユ−タ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61262871A true JPS61262871A (ja) | 1986-11-20 |
Family
ID=14385539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60104622A Pending JPS61262871A (ja) | 1985-05-16 | 1985-05-16 | ワンボ−ドマイクロコンピユ−タ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61262871A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907507A (en) * | 1997-07-16 | 1999-05-25 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer and multi-chip module |
KR100343461B1 (ko) * | 1999-12-06 | 2002-07-11 | 박종섭 | 저전력 버스장치 |
US8793514B2 (en) | 2011-03-22 | 2014-07-29 | International Business Machines Corporation | Server systems having segregated power circuits for high availability applications |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5832656A (ja) * | 1980-11-03 | 1983-02-25 | モンサント・カンパニ− | 熱可塑性組成物 |
-
1985
- 1985-05-16 JP JP60104622A patent/JPS61262871A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5832656A (ja) * | 1980-11-03 | 1983-02-25 | モンサント・カンパニ− | 熱可塑性組成物 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907507A (en) * | 1997-07-16 | 1999-05-25 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer and multi-chip module |
KR100343461B1 (ko) * | 1999-12-06 | 2002-07-11 | 박종섭 | 저전력 버스장치 |
US8793514B2 (en) | 2011-03-22 | 2014-07-29 | International Business Machines Corporation | Server systems having segregated power circuits for high availability applications |
US9329653B2 (en) | 2011-03-22 | 2016-05-03 | International Business Machines Corporation | Server systems having segregated power circuits for high availability applications |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3663939A (en) | Combination test box and battery charger | |
US5138257A (en) | Circuit for testing internal data bus of integrated circuit | |
US5896057A (en) | Diagnostic power driver circuit | |
JPH0691140B2 (ja) | 半導体集積回路 | |
JPS61262871A (ja) | ワンボ−ドマイクロコンピユ−タ装置 | |
CN206235690U (zh) | 一种带航空插头电缆通断检测装置 | |
ATE30783T1 (de) | Vorrichtung zur ueberpruefung von schnittstellen. | |
JPS592355B2 (ja) | 集積回路試験装置における被試験集積回路のピン接続確認方式 | |
CN107703443B (zh) | 一种vxi总线信号控制模块、包含该模块的设备及系统 | |
JPS58175058A (ja) | Icカ−ド用リ−ダ・ライタ | |
JPS61187056A (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
CN112986869A (zh) | 高压互锁电路及车辆高压回路中连接器的检测方法 | |
SU1092613A1 (ru) | Устройство дл контрол аккумул торной батареи | |
JPS6378695A (ja) | 回線接続装置 | |
SU613270A1 (ru) | Устройство дл обнаружени неисправности электрической схемы | |
JPS6318445A (ja) | マイクロコンピユ−タ開発支援装置 | |
SU805264A1 (ru) | Устройство дл поиска неисправного логическогоМОдул B диСКРЕТНОй СиСТЕМЕ упРАВлЕНи | |
SU633019A1 (ru) | Устройство дл контрол логических блоков цвм | |
SU534705A1 (ru) | Контрольно-програмное устройство дл проверки правильности электромонтажа | |
JPS59114590A (ja) | 表示装置 | |
JPH01155280A (ja) | 半導体装置 | |
KR900004003A (ko) | 스탠다드셀과 스탠다드셀형 집적회로 및 그 집적회로의 설계방법 | |
JPH0563044A (ja) | テスト機能付icソケツト | |
JPS6058559B2 (ja) | Romの書込装置 | |
JPH0426069B2 (ja) |