JPS61173513A - Ｉｃのモ−ド切換方式 - Google Patents
Ｉｃのモ−ド切換方式Info
- Publication number
- JPS61173513A JPS61173513A JP60013479A JP1347985A JPS61173513A JP S61173513 A JPS61173513 A JP S61173513A JP 60013479 A JP60013479 A JP 60013479A JP 1347985 A JP1347985 A JP 1347985A JP S61173513 A JPS61173513 A JP S61173513A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- mode switching
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野］
この発明はＩＣのモード切換方式に関する。
［従来技術とその問題点］
ＬＳＩは、一般に多額の開発投資を必要とするので、通
常は単一の品種をできるだけ多く生産し量産効果を上げ
て、そのコストを下げるようにしている。ところが、実
際の応用製品は、機能的に近いものでも、少しづつ仕様
の異なった多品種の製品が要求されることが多い。そこ
で、ＬＳＩを開発する際には、一つのＬＳＩに複数の機
能を持たせ、仕様の異なった製品に応じて上記複数の機
能からモードを切換えて使用することが多く行なわれて
いる。ここで、複数の機能からモードを切換えて使用す
る方法としては、従来ＬＳＩの入力端子のいくつかをモ
ード切換端子に設定し、製品の仕様に応じて端子の接続
状態や印加電圧のレベルを制御するようにしていた。
常は単一の品種をできるだけ多く生産し量産効果を上げ
て、そのコストを下げるようにしている。ところが、実
際の応用製品は、機能的に近いものでも、少しづつ仕様
の異なった多品種の製品が要求されることが多い。そこ
で、ＬＳＩを開発する際には、一つのＬＳＩに複数の機
能を持たせ、仕様の異なった製品に応じて上記複数の機
能からモードを切換えて使用することが多く行なわれて
いる。ここで、複数の機能からモードを切換えて使用す
る方法としては、従来ＬＳＩの入力端子のいくつかをモ
ード切換端子に設定し、製品の仕様に応じて端子の接続
状態や印加電圧のレベルを制御するようにしていた。
ところで、上記のように入力端子をモード切換端子に設
定する場合、切換える仕様が２つならばモード切換端子
は１つでよいが、仕様が３つになるとモード切換端子は
２つ必要になる。しかしながら、一般にＬＳＩの入出力
端子数は、チップ面積、パッケージの形状などによって
限られており、たとえ１つでもモード切換端子が増加す
ると、他の入出力端子数が減少してしまうので、ＬＳＩ
の機能の低下を招く恐れがある。
定する場合、切換える仕様が２つならばモード切換端子
は１つでよいが、仕様が３つになるとモード切換端子は
２つ必要になる。しかしながら、一般にＬＳＩの入出力
端子数は、チップ面積、パッケージの形状などによって
限られており、たとえ１つでもモード切換端子が増加す
ると、他の入出力端子数が減少してしまうので、ＬＳＩ
の機能の低下を招く恐れがある。
［発明の目的〕
この発明は上記のような実情に鑑みてなされたもので、
１つのモード切換入力端子で仕様を２つより多く切換設
定することのできるようなＩＣのモード切換方式を提供
することを目的とする。
１つのモード切換入力端子で仕様を２つより多く切換設
定することのできるようなＩＣのモード切換方式を提供
することを目的とする。
［発明の要点１
この発明は、モード切換端子に供給する信号として、電
圧レベルの高いものと低いもの及びこれらに加えて連続
的に変化するクロック信号などを用い、これをフリップ
フロップによって判断することにより、ＬＳＩの仕様を
指定するモード切換信号を３段階に分けて出力するよう
にしたものである。
圧レベルの高いものと低いもの及びこれらに加えて連続
的に変化するクロック信号などを用い、これをフリップ
フロップによって判断することにより、ＬＳＩの仕様を
指定するモード切換信号を３段階に分けて出力するよう
にしたものである。
［発明の実施例］
以下図面を参照してこの発明の一実施例を説明する。第
１図はこの発明のＩＣのモード切換方式の回路構成を示
すもので、１１はＬＳＩ、１２は論理回路、１３はモー
ド選択回路、１４はリセット入力端子、１５はモード切
換入力端子、１６は入出力端子である。リセット入力端
子１４から入力されるリセット信号は、論理回路１２及
びモード選択回路１３に送られる。モード選択回路１３
では、モード切換入力端子１５から入力されるモード信
号に応じて、このＬＳｌｌｌに要求される仕様の機能モ
ードを選択する２ピツトのモード選択信号を、上記論理
回路１２に出力する。そして、論理回路１２は、リセッ
ト入力端子１４からのリセット信号によって初期化され
、モード選択回路１３からのモード選択信号に対応した
仕様で、入出力端子１６を介して他の周辺機器とデータ
の入出力を行なう。
１図はこの発明のＩＣのモード切換方式の回路構成を示
すもので、１１はＬＳＩ、１２は論理回路、１３はモー
ド選択回路、１４はリセット入力端子、１５はモード切
換入力端子、１６は入出力端子である。リセット入力端
子１４から入力されるリセット信号は、論理回路１２及
びモード選択回路１３に送られる。モード選択回路１３
では、モード切換入力端子１５から入力されるモード信
号に応じて、このＬＳｌｌｌに要求される仕様の機能モ
ードを選択する２ピツトのモード選択信号を、上記論理
回路１２に出力する。そして、論理回路１２は、リセッ
ト入力端子１４からのリセット信号によって初期化され
、モード選択回路１３からのモード選択信号に対応した
仕様で、入出力端子１６を介して他の周辺機器とデータ
の入出力を行なう。
第２図は上記モード選択回路１３の詳細な構成を例示す
るもので、１３１はフリップフロップ（以下ｒＦ、ＦＪ
と略称する） 、１３２はアンド回路である。モード切
換入力端子１５からのモード信号は、因にｒａＪと示す
ようにＦ、Ｆ１３１のクロック端子ＣＫ及びアンド回路
１３２に入力される。また、リセット入力端子１４から
のリセット信号も、因にｒｂＪと示すように同じ＜Ｆ、
Ｆ１３１のリセット端子Ｒに入力される。このＦ、ｌ”
１３１のＤ端子には“１”信号が入力されており、その
出力Ｑが図にｒｃＪと示すように上記論理回路１２に、
また反転出力Ｑがアンド回路１３２に送られる。そして
、アンド回路１３２は、Ｆ、Ｆ１３１の反転出力Ｑ及び
モード信号の入力により論理演算を行なうもので、その
出力は図にｒｄＪと示すように、上記Ｆ、 Ｆ１３１の
出力Ｑとともにモード選択信号として論理回路１２に入
力される。
るもので、１３１はフリップフロップ（以下ｒＦ、ＦＪ
と略称する） 、１３２はアンド回路である。モード切
換入力端子１５からのモード信号は、因にｒａＪと示す
ようにＦ、Ｆ１３１のクロック端子ＣＫ及びアンド回路
１３２に入力される。また、リセット入力端子１４から
のリセット信号も、因にｒｂＪと示すように同じ＜Ｆ、
Ｆ１３１のリセット端子Ｒに入力される。このＦ、ｌ”
１３１のＤ端子には“１”信号が入力されており、その
出力Ｑが図にｒｃＪと示すように上記論理回路１２に、
また反転出力Ｑがアンド回路１３２に送られる。そして
、アンド回路１３２は、Ｆ、Ｆ１３１の反転出力Ｑ及び
モード信号の入力により論理演算を行なうもので、その
出力は図にｒｄＪと示すように、上記Ｆ、 Ｆ１３１の
出力Ｑとともにモード選択信号として論理回路１２に入
力される。
次に上記実施例の動作について説明する。動作当初、つ
まり電源投入直後には、−まずリセット入力端子１４か
らリセット信号が一定時間論理回路１２及びモード選択
回路１３内のＦ、Ｆ１３１のＲ端子に入力され、これら
を初期化する。このリセット信号印加後に、モード切換
入力端子１５よりモード信号として、“０”レベルの信
号と、“１”レベルの信号及びクロックパルスのいずれ
かを入力することにより、ＬＳｌｌｌの仕様に応じたモ
ード選択信号が出力される。
まり電源投入直後には、−まずリセット入力端子１４か
らリセット信号が一定時間論理回路１２及びモード選択
回路１３内のＦ、Ｆ１３１のＲ端子に入力され、これら
を初期化する。このリセット信号印加後に、モード切換
入力端子１５よりモード信号として、“０”レベルの信
号と、“１”レベルの信号及びクロックパルスのいずれ
かを入力することにより、ＬＳｌｌｌの仕様に応じたモ
ード選択信号が出力される。
第１表
すなわち上記第１表に示すように、モード切換入力端子
１５からの信号ｒａＪが“０”であった場合、Ｆ、Ｆ１
３１は動作せずにその出力「ｃ」は“ｏ”となり、また
、アンド回路１３２においても入力信号ｒａＪが“０”
であるので出力ｒｄＪはやはり°０”となる。次いでモ
ード切換入力端子１５からの信号ｒａＪが１”ｔ’ ａ
５ だＩｉ 合、Ｆ、Ｆ１３１はＧＫ端子への入力信
号が立上がった時にのみ動作するので、この場合は動作
せずにその出カｒＣＪは“○”となり、また、アンド回
路１３２においては入力信号ｒａＪ及びＦ、Ｆ１３１の
反転出力ζがともに°１”であるので出力ｒｄＪは“１
”となる。そして、モード切換入力端子１５からの信号
ｒａＪがクロックパルスであった場合、Ｆ、Ｆ１３１は
ＧＫ端子への入力信号が立上がった時に動作するので、
この場合はりＯツクパルスの立上がりに同期して動作し
、Ｄ端子への入力“１″によりその出力ｒｃＪは“１′
″となる。また、これとともにアンド回路１３２におい
ては、Ｆ、Ｆ１３１の反転出力ζが“０”となるので出
力ｒｄＪは“Ｏ”となる。このようにして、論理回路１
２にはｒＣＪｒｄＪの２ビツトの信号が入力されるので
、論理回路１２は要求される機能の仕様を判断し、仕様
に応じたデータの入出力を入出力端子１６を介して行な
うようになるものである。
１５からの信号ｒａＪが“０”であった場合、Ｆ、Ｆ１
３１は動作せずにその出力「ｃ」は“ｏ”となり、また
、アンド回路１３２においても入力信号ｒａＪが“０”
であるので出力ｒｄＪはやはり°０”となる。次いでモ
ード切換入力端子１５からの信号ｒａＪが１”ｔ’ ａ
５ だＩｉ 合、Ｆ、Ｆ１３１はＧＫ端子への入力信
号が立上がった時にのみ動作するので、この場合は動作
せずにその出カｒＣＪは“○”となり、また、アンド回
路１３２においては入力信号ｒａＪ及びＦ、Ｆ１３１の
反転出力ζがともに°１”であるので出力ｒｄＪは“１
”となる。そして、モード切換入力端子１５からの信号
ｒａＪがクロックパルスであった場合、Ｆ、Ｆ１３１は
ＧＫ端子への入力信号が立上がった時に動作するので、
この場合はりＯツクパルスの立上がりに同期して動作し
、Ｄ端子への入力“１″によりその出力ｒｃＪは“１′
″となる。また、これとともにアンド回路１３２におい
ては、Ｆ、Ｆ１３１の反転出力ζが“０”となるので出
力ｒｄＪは“Ｏ”となる。このようにして、論理回路１
２にはｒＣＪｒｄＪの２ビツトの信号が入力されるので
、論理回路１２は要求される機能の仕様を判断し、仕様
に応じたデータの入出力を入出力端子１６を介して行な
うようになるものである。
なお上記Ｆ、Ｆ１３１に入力する信号ｒａＪとしてクロ
ックパルスを使用したが、これはクロックパルスに限る
ものではなく、リセット後直ちに立上がる信号であれば
よいものであり、この実施例においでは、論理回路１２
に使用されるクロックを流用して回路を簡単にしたもの
である。
ックパルスを使用したが、これはクロックパルスに限る
ものではなく、リセット後直ちに立上がる信号であれば
よいものであり、この実施例においでは、論理回路１２
に使用されるクロックを流用して回路を簡単にしたもの
である。
［発明の効果］
以上のようにこの発明によれば、３つの仕様に切換可能
であるにもかかわらずモード切換端子が１つですむので
、機能を低下させることなく、端子を有効に使用でき、
なおかつ、従来の方式で２つの使用に切換可能なＬＳＩ
の上位コンパチブルＬＳＩとして３つの仕様に切換可能
なＬＳＩを開発しようとする場合にビンコンパチブルと
できる、ＩＣのモード切換方式を提供することができる
。
であるにもかかわらずモード切換端子が１つですむので
、機能を低下させることなく、端子を有効に使用でき、
なおかつ、従来の方式で２つの使用に切換可能なＬＳＩ
の上位コンパチブルＬＳＩとして３つの仕様に切換可能
なＬＳＩを開発しようとする場合にビンコンパチブルと
できる、ＩＣのモード切換方式を提供することができる
。
図面はこの発明の一実施例を示すもので、第１図は回路
構成を示すブロック図、第２図は上記第１図のモード選
択回路の詳細な回路構成を示すブロック図である。 １１・・・ＬＳＩ、１２・・・論理回路、１３・・・モ
ード選択回路、１３１・・・フリップ７０ツブ（Ｆ、Ｆ
） 、１３２・・・アンド回路、１４・・・リセット入
力端子、１５・・・モード−切換入力端子、１６・・・
入出力端子。
構成を示すブロック図、第２図は上記第１図のモード選
択回路の詳細な回路構成を示すブロック図である。 １１・・・ＬＳＩ、１２・・・論理回路、１３・・・モ
ード選択回路、１３１・・・フリップ７０ツブ（Ｆ、Ｆ
） 、１３２・・・アンド回路、１４・・・リセット入
力端子、１５・・・モード−切換入力端子、１６・・・
入出力端子。
Claims (1)
- モード信号として１つの端子に高レベル信号、低レベル
信号及び高レベルと低レベルが交互に連続する特定周波
数の信号を適宜選択して入力する入力手段と、この入力
手段によるモード信号からＩＣに要求される仕様を判断
し、その判断結果に応じた３種のモード切換信号を出力
するモード切換手段とを具備したことを特徴とするＩＣ
のモード切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60013479A JPS61173513A (ja) | 1985-01-29 | 1985-01-29 | Ｉｃのモ−ド切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60013479A JPS61173513A (ja) | 1985-01-29 | 1985-01-29 | Ｉｃのモ−ド切換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61173513A true JPS61173513A (ja) | 1986-08-05 |
Family
ID=11834258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60013479A Pending JPS61173513A (ja) | 1985-01-29 | 1985-01-29 | Ｉｃのモ−ド切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61173513A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014146235A (ja) * | 2013-01-30 | 2014-08-14 | Renesas Sp Drivers Inc | 半導体装置 |
-
1985
- 1985-01-29 JP JP60013479A patent/JPS61173513A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014146235A (ja) * | 2013-01-30 | 2014-08-14 | Renesas Sp Drivers Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835414A (en) | Flexible, reconfigurable terminal pin | |
| JPS63158475A (ja) | スキヤンパス方式の論理集積回路 | |
| US5359636A (en) | Register control circuit for initialization of registers | |
| US4722070A (en) | Multiple oscillation switching circuit | |
| JPS61173513A (ja) | Ｉｃのモ−ド切換方式 | |
| JPH02118801A (ja) | 順序選択優先の任意／順序選択回路 | |
| JPH0352041Y2 (ja) | ||
| JPH11316694A (ja) | テストモード設定回路 | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JPH02162273A (ja) | テストモード機能遂行入力回路 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| KR100239446B1 (ko) | 자동로딩 기능을 갖는 주파수 합성기의 테스트 회로 | |
| JPS62195920A (ja) | 多モ−ド論理回路 | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JPH05327484A (ja) | 可変分周器 | |
| JPH07244124A (ja) | 集積回路チップ | |
| JPS60263523A (ja) | マイクロプロセツサ | |
| JPS6399618A (ja) | プログラマブルロジツクアレイ | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH03121612A (ja) | 入力パルスコントロール回路 | |
| JPS6125327A (ja) | クロツク選択回路 | |
| JPH04239222A (ja) | 可変分周回路 | |
| JPS63282820A (ja) | クロック信号切換え方式 | |
| JPH10340204A (ja) | エミュレーション用マイクロコンピュータ及びインサーキットエミュレータ | |
| JPH01155281A (ja) | 論理テスト回路 |