JPS60263523A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS60263523A JPS60263523A JP11895184A JP11895184A JPS60263523A JP S60263523 A JPS60263523 A JP S60263523A JP 11895184 A JP11895184 A JP 11895184A JP 11895184 A JP11895184 A JP 11895184A JP S60263523 A JPS60263523 A JP S60263523A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- frequency
- clock
- input
- internal clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はマイクロプロセッサ内部のタイミング発生回路
に係シ、特に、マイクロプロセッサの動作速度を決定す
る内部りｐツクの周波数を、マイクロプロセッサの命令
おるいはその他の機能にょシ変化させることができるマ
イクロプロセッサに関するものである。
に係シ、特に、マイクロプロセッサの動作速度を決定す
る内部りｐツクの周波数を、マイクロプロセッサの命令
おるいはその他の機能にょシ変化させることができるマ
イクロプロセッサに関するものである。
マイクロプロセッサの動作速度を変化させるには、外部
からの入力クロックの周波数を変化させる必要があった
。
からの入力クロックの周波数を変化させる必要があった
。
このような要請を満足すべくなされた従来のマイクロプ
ロセッサのタイミング発生回路の一例を第１図に示し説
明すると、図において、１は外部のクロック発生回路（
図示せず）からの入力りｐツク信号■、２および３はマ
イクロプロセッサ内部のタイミングを生成し、かつマイ
クロプロセッサの動作速度を決定する内部クロック信号
（φ１゜φ２ ）である。
ロセッサのタイミング発生回路の一例を第１図に示し説
明すると、図において、１は外部のクロック発生回路（
図示せず）からの入力りｐツク信号■、２および３はマ
イクロプロセッサ内部のタイミングを生成し、かつマイ
クロプロセッサの動作速度を決定する内部クロック信号
（φ１゜φ２ ）である。
そして、入力クロック信号１■が印加される入力端から
内部クロック信号２．３（φ１ 、φ２ ）が得られる
出力端までの間の回路は分周回路を構成している。
内部クロック信号２．３（φ１ 、φ２ ）が得られる
出力端までの間の回路は分周回路を構成している。
このように構成されたタイミング発生回路において、入
力クロック信号１ｏｏ（ｍｚ図（、）参照）は第１図の
分周回路によシ分周され、第１図の各部の波形を示す動
作説明図である第２図（ｂ） 、 （Ｃ）に示すような
波形の内部クロック信号２，３（φｌ 。
力クロック信号１ｏｏ（ｍｚ図（、）参照）は第１図の
分周回路によシ分周され、第１図の各部の波形を示す動
作説明図である第２図（ｂ） 、 （Ｃ）に示すような
波形の内部クロック信号２，３（φｌ 。
φ２ ）を発生させ、この内部クロック信号２，３（φ
１ 、φ２）はマイクロプロセッサのタイミングを生成
し、マイクロプロセッサの動作速度を決定する。
１ 、φ２）はマイクロプロセッサのタイミングを生成
し、マイクロプロセッサの動作速度を決定する。
しかしながら、このように構成されたマイクロプロセッ
サ内部のタイミング発生回路においては、マイクロプロ
セッサのタイミングおよび動作速度を司る内部クロック
信号の周波数を変化させるには、クロック発生回路から
の入力クロックの周波数を変化させる必要があシ、マイ
クロプロセッサの動作中にその動作速度、すなわち、内
部クロック信号の周波数を変化させることは容易でない
という欠点があった。
サ内部のタイミング発生回路においては、マイクロプロ
セッサのタイミングおよび動作速度を司る内部クロック
信号の周波数を変化させるには、クロック発生回路から
の入力クロックの周波数を変化させる必要があシ、マイ
クロプロセッサの動作中にその動作速度、すなわち、内
部クロック信号の周波数を変化させることは容易でない
という欠点があった。
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な構成によって、外部からの入力周波数に対し、
プログラムされた周波数でマイクロプロセッサを動作さ
せることができ、また、内部クロック周波数を下げるこ
とによシ、消費電力を低減することができるマイクロプ
ロセッサを提供することにある。
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な構成によって、外部からの入力周波数に対し、
プログラムされた周波数でマイクロプロセッサを動作さ
せることができ、また、内部クロック周波数を下げるこ
とによシ、消費電力を低減することができるマイクロプ
ロセッサを提供することにある。
このような目的を達成するため、本発明は、マイクロプ
ロセッサの動作速度を決定する内部クロックの周波数を
変化させ得る手段を備えるようにしたものである。
ロセッサの動作速度を決定する内部クロックの周波数を
変化させ得る手段を備えるようにしたものである。
以下、図面に基づき本発明の実施例を詳細に説明する。
第３図は本発明によるマイクロプロセッサの一実施例を
示す構成図で、マイクロプロセッサ内部のタイミング発
生回路の一例を示すものである０この第３図において第
１図と同一符号のものは相当部分を示し、４ａ 、４ｂ
、４ｃはクロック発生回路からの入力クロック信号１
（Ｘ）を分周するための７リツプフロツプ、５はこのフ
リップ７０ツブ４ａの入力信号６（入）あるいは７リツ
プフロツプ４ａ 、 ４ｂ 、４ｃの各出力信号７（Ｘ
ｚ）８（Ｘｌ）、 ９（Ｘｓ）のうちの１つを１選択す
るためのクロックセレクトレジスタで、このクロックセ
レクトレジスタ５の設定はマイクロプロセッサの命令に
よシ、制御信号１０を介して行なわ詐るように構成され
ている。そして、１１，１２・・・１４はクロックセレ
クトレジスタ５の出力である。
示す構成図で、マイクロプロセッサ内部のタイミング発
生回路の一例を示すものである０この第３図において第
１図と同一符号のものは相当部分を示し、４ａ 、４ｂ
、４ｃはクロック発生回路からの入力クロック信号１
（Ｘ）を分周するための７リツプフロツプ、５はこのフ
リップ７０ツブ４ａの入力信号６（入）あるいは７リツ
プフロツプ４ａ 、 ４ｂ 、４ｃの各出力信号７（Ｘ
ｚ）８（Ｘｌ）、 ９（Ｘｓ）のうちの１つを１選択す
るためのクロックセレクトレジスタで、このクロックセ
レクトレジスタ５の設定はマイクロプロセッサの命令に
よシ、制御信号１０を介して行なわ詐るように構成され
ている。そして、１１，１２・・・１４はクロックセレ
クトレジスタ５の出力である。
つぎにこの第３図に示す実施例の動作を第４図を参照し
て説明する０ この第４図において、（ａ）は入力クロック信号１（３
）の波形を示したものであシ、（ｂ） ＃ （ｅ） ｌ
（ｄ） ｔ （ｅ）はそれぞれ７リツプフロツプ４＆
の入力信号６（Ｘｌ）および各７リツプフロツプ４ａ〜
４Ｃの各出力信号７ （Ｘｌ ）、 ８（Ｘｌ ）、
９（Ｘｓ）Ｏ波形、（ｆ） ｌ （ｆ）はクロックセレ
クトレジスタ５によシフリップ７０ツブ４畠の入力信号
６ （Ｘｌ）が選択された場合の内部クロック信号２（
φ１）、３（φ２）の波形、（ｈ）。
て説明する０ この第４図において、（ａ）は入力クロック信号１（３
）の波形を示したものであシ、（ｂ） ＃ （ｅ） ｌ
（ｄ） ｔ （ｅ）はそれぞれ７リツプフロツプ４＆
の入力信号６（Ｘｌ）および各７リツプフロツプ４ａ〜
４Ｃの各出力信号７ （Ｘｌ ）、 ８（Ｘｌ ）、
９（Ｘｓ）Ｏ波形、（ｆ） ｌ （ｆ）はクロックセレ
クトレジスタ５によシフリップ７０ツブ４畠の入力信号
６ （Ｘｌ）が選択された場合の内部クロック信号２（
φ１）、３（φ２）の波形、（ｈ）。
（ｉ）はクロックセレクトレジスタ５によシフリップフ
ロップ４ａの出力信号７ （Ｘｚ ）が選択された場合
の内部クロック信号２（φ１’）、３（φ２′）の波形
をそれぞれ示したものである。
ロップ４ａの出力信号７ （Ｘｚ ）が選択された場合
の内部クロック信号２（φ１’）、３（φ２′）の波形
をそれぞれ示したものである。
まず、入力クロック信号１００（第４図（、）参照）の
周波数ｆ、に対して、７リツプ７０ツブ４ａの出力信号
７ ＣＸｓ ） （第４図（Ｃ）参照）の周波数はｆｏ
／２，７リツプ７０ツブ４ｂの出力信号８ （ｘ４）（
第４図（ｄ）参照）の周波数はｆｏ／４，７リツプフ０
７プ４ｅ（Ｄ出力信号９（Ｘｓ）（第４図（、）参照）
の周波数はｆ０／８となる。
周波数ｆ、に対して、７リツプ７０ツブ４ａの出力信号
７ ＣＸｓ ） （第４図（Ｃ）参照）の周波数はｆｏ
／２，７リツプ７０ツブ４ｂの出力信号８ （ｘ４）（
第４図（ｄ）参照）の周波数はｆｏ／４，７リツプフ０
７プ４ｅ（Ｄ出力信号９（Ｘｓ）（第４図（、）参照）
の周波数はｆ０／８となる。
そして、クロックセレクトレジスタ５の設定によシ、ク
ロックセレクトレジスタ５の出力１１〜１４のうち１つ
がハイレベル−Ｈｌになるように構成されているので、
７リツプフロツグ４ａの入力信号６ （ＸＩ ）および
各７リツプ７四ツブ４ａ〜４ｃの出力信号７ ＣＸｓ
）ｔ ８（Ｘｌ ）ｔ ９（Ｘｓ ）のクロック信号の
１つが選択される。
ロックセレクトレジスタ５の出力１１〜１４のうち１つ
がハイレベル−Ｈｌになるように構成されているので、
７リツプフロツグ４ａの入力信号６ （ＸＩ ）および
各７リツプ７四ツブ４ａ〜４ｃの出力信号７ ＣＸｓ
）ｔ ８（Ｘｌ ）ｔ ９（Ｘｓ ）のクロック信号の
１つが選択される。
つぎに、この第４図に示す場合の内部クロック周波数は
、フリップ７０ツブ４ａの入力信号６（Ｘｌ）のクロッ
ク信号が選択された場合の内部クロック周波数イｉの４
倍、すなわち、ｆｉ／２ となる。同様に、クロックセ
レクトレジスタ５によりフリップフロップ４ｂの出力信
号８（ん）のクロック信号が選択されると、内部クロッ
ク周波数ｑｆｉ／４となシ、また、フリップフロップ４
ｃの出力信号９＜Ｘｓ）のクロック信号が選択されると
内部クロック周波数はｆ ｉ／８となる。
、フリップ７０ツブ４ａの入力信号６（Ｘｌ）のクロッ
ク信号が選択された場合の内部クロック周波数イｉの４
倍、すなわち、ｆｉ／２ となる。同様に、クロックセ
レクトレジスタ５によりフリップフロップ４ｂの出力信
号８（ん）のクロック信号が選択されると、内部クロッ
ク周波数ｑｆｉ／４となシ、また、フリップフロップ４
ｃの出力信号９＜Ｘｓ）のクロック信号が選択されると
内部クロック周波数はｆ ｉ／８となる。
なお、クロックセレクトレジスタ５の設定は、マイクロ
プロセッサの命令によシリアルタイムで・ 設定できる
ものである。
プロセッサの命令によシリアルタイムで・ 設定できる
ものである。
このように、外部からの入力クロック周波数を変化させ
ることなく、マイクロプロセッサの命令によシその動作
速度を変化させることができる。
ることなく、マイクロプロセッサの命令によシその動作
速度を変化させることができる。
なお、上記実施例においては、入力クロックに対して予
めその周波数を分周し、分周回路の１つを選択する場合
を例にとって説明したが、本発明はこれに限定されるも
のではなく、カウンタにマイクロプロセッサの命令によ
シある値をセットしておき、その値になるごとにカウン
タの出力が反転するようにセットし、その出力を内部ク
ロックとして使用することもできる。ま″た、マイクロ
プロセッサの命令によらず、論理入力、例えば、クロッ
クセレクトレジスタ５の入力端にハイ−Ｈ〃、ロー′Ｌ
ｌの入力信号を印加するなどの他の機能により、マイク
ロプロセッサの動作速度を決定する内部クロックの周波
数を変化させることもできる。
めその周波数を分周し、分周回路の１つを選択する場合
を例にとって説明したが、本発明はこれに限定されるも
のではなく、カウンタにマイクロプロセッサの命令によ
シある値をセットしておき、その値になるごとにカウン
タの出力が反転するようにセットし、その出力を内部ク
ロックとして使用することもできる。ま″た、マイクロ
プロセッサの命令によらず、論理入力、例えば、クロッ
クセレクトレジスタ５の入力端にハイ−Ｈ〃、ロー′Ｌ
ｌの入力信号を印加するなどの他の機能により、マイク
ロプロセッサの動作速度を決定する内部クロックの周波
数を変化させることもできる。
このように、本発明は、マイクロプロセッサへの外部か
らの入力クロックの周波数を変化するとと々く、マイク
ロプロセッサの動作速度を決定する内部クロックの周波
数を、マイクロプロセッサの命令あるいはその他の機能
によシ変化できるようにしたものである。
らの入力クロックの周波数を変化するとと々く、マイク
ロプロセッサの動作速度を決定する内部クロックの周波
数を、マイクロプロセッサの命令あるいはその他の機能
によシ変化できるようにしたものである。
ま九、内部に読み出し専用のメモリを内蔵したマイクロ
コンピュータでも同様の利点がある。
コンピュータでも同様の利点がある。
以上の説明から明らかなように、本発明によれば、複雑
な手段を用いることなく、マイクロプロセッサの内部ク
ロック周波数をマイクロプロセッサの命令あるいはその
他の機能により変化できるようにした簡単な構成によっ
て、外部からの入力クロック周波数に対し、プログラム
された周波数でマイクロプロセッサを動作させることが
できるので、実用上の効果は極めて大である。また、相
補形ＭＯ８を使用したマイクロプロセッサにおいては、
内部クロック周波数を下げることにより、消費電力を低
減することができるという点において極めて有効である
。
な手段を用いることなく、マイクロプロセッサの内部ク
ロック周波数をマイクロプロセッサの命令あるいはその
他の機能により変化できるようにした簡単な構成によっ
て、外部からの入力クロック周波数に対し、プログラム
された周波数でマイクロプロセッサを動作させることが
できるので、実用上の効果は極めて大である。また、相
補形ＭＯ８を使用したマイクロプロセッサにおいては、
内部クロック周波数を下げることにより、消費電力を低
減することができるという点において極めて有効である
。
第１図は従来のマイクロプロセッサのタイミング発生回
路の一例を示す回路図、第２図は第１図の各部の波形を
示す動作説明図、第３図は本発明によるマイクロプロセ
ッサの一実施例を示す構成図、第４図は第３図の各部の
波形を示す動作説明図である。 ４ａ〜４ｃ ・・書・フリップ７０ツブ、５・・φ・ク
ロックセレクトレジスタ。 代理人 大 岩 増 雄 第１図 第２図 第３図
路の一例を示す回路図、第２図は第１図の各部の波形を
示す動作説明図、第３図は本発明によるマイクロプロセ
ッサの一実施例を示す構成図、第４図は第３図の各部の
波形を示す動作説明図である。 ４ａ〜４ｃ ・・書・フリップ７０ツブ、５・・φ・ク
ロックセレクトレジスタ。 代理人 大 岩 増 雄 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 （１）−ｆ（クロプロセッサ内部のタイミング発生回路
において、前記マイクロプロセッサの動作速度を決定す
る内部クロックの周波数を変化させ得る手段を備えたこ
とを特徴とするマイクロプロセッサ。 Ｑ）マイクロプロセッサの動作速度を決定する内部クロ
ックの周波数を変化させ得る手段柱、前記マイクロプロ
セッサの命令によ多制御されクロック信号を選択するク
ロックセレクトレジスタと・このクロックセレクトレジ
スタの出力を入力とする内部クロック回路によって構成
されることを特徴とする特許請求の範囲第１項記載のマ
イクロプロセッサ。 （３）マイクロプロセッサの動作速度を決定する内部ク
ロックの周波数を変化させ得る手段は、論理入力によっ
て制御されクロック信号を選択するり四ツクセレクトレ
ジスタとこのクロックセレクトレジスタの出力を入力と
する内部クロック回路によって構成される仁とを特徴と
する特許請求の範囲第１項記載のマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11895184A JPS60263523A (ja) | 1984-06-08 | 1984-06-08 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11895184A JPS60263523A (ja) | 1984-06-08 | 1984-06-08 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60263523A true JPS60263523A (ja) | 1985-12-27 |
Family
ID=14749289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11895184A Pending JPS60263523A (ja) | 1984-06-08 | 1984-06-08 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263523A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0291335A2 (en) * | 1987-05-14 | 1988-11-17 | Sony Corporation | Generating clock pulses |
| EP0437224A2 (en) * | 1990-01-08 | 1991-07-17 | Matsushita Electric Industrial Co., Ltd. | Clock producing apparatus for PWM system digital analog converter use |
-
1984
- 1984-06-08 JP JP11895184A patent/JPS60263523A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0291335A2 (en) * | 1987-05-14 | 1988-11-17 | Sony Corporation | Generating clock pulses |
| US5167031A (en) * | 1987-05-14 | 1992-11-24 | Sony Corporation | Variable frequency clock pulse generator for microcomputer |
| EP0437224A2 (en) * | 1990-01-08 | 1991-07-17 | Matsushita Electric Industrial Co., Ltd. | Clock producing apparatus for PWM system digital analog converter use |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04336308A (ja) | マイクロコンピュータ | |
| US5167031A (en) | Variable frequency clock pulse generator for microcomputer | |
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| JPS60263523A (ja) | マイクロプロセツサ | |
| JPS59132219A (ja) | 発振回路 | |
| JPH02268358A (ja) | マイクロコンピュータ | |
| JPH02126311A (ja) | マイクロコンピュータ | |
| JPS553020A (en) | Microprogram control system | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH0191528A (ja) | 高速プリスケーラ回路 | |
| JPH04286417A (ja) | 発振回路 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPS61173513A (ja) | Ｉｃのモ−ド切換方式 | |
| JPH054052U (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPH0434169B2 (ja) | ||
| JPS63181018A (ja) | マイクロプロセツサ | |
| JPH0562360B2 (ja) | ||
| JPH0561563A (ja) | タイミング発生装置 | |
| JPS61128312A (ja) | 演算処理装置 | |
| JPH08122408A (ja) | 半導体試験装置の波形整形回路 | |
| JPH03121612A (ja) | 入力パルスコントロール回路 | |
| JPS60103426A (ja) | マイクロコンピユ−タ | |
| JPS62232053A (ja) | マイクロコンピユ−タの動作速度制御装置 | |
| JPH025113A (ja) | マイクロコンピュータ |