JPH08122408A - 半導体試験装置の波形整形回路 - Google Patents
半導体試験装置の波形整形回路Info
- Publication number
- JPH08122408A JPH08122408A JP6284144A JP28414494A JPH08122408A JP H08122408 A JPH08122408 A JP H08122408A JP 6284144 A JP6284144 A JP 6284144A JP 28414494 A JP28414494 A JP 28414494A JP H08122408 A JPH08122408 A JP H08122408A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- clock
- data
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 波形整形回路において任意のサイクルでＩ／
Ｏ切り替え信号の出力モードを切り替える回路を実現す
る。 【構成】 波形データ及び禁止データを発生するパター
ン発生器１０。波形データ及び禁止データを入力とし、
ＳＲフリップフロップの制御信号ＳＥＴ及びＲＥＳＥＴ
の出力を制御するイネーブル信号生成回路１３。イネー
ブル信号生成回路１３の出力信号をＬクロック及びＴク
ロックで位相変更する位相変更回路１４。各サイクルの
基本クロックであるＭクロック及びそれぞれ位相が違う
Ｌクロック、Ｔクロックを出力するタイミング発生器１
１。位相変更回路１４の出力とＬクロックまたはＴクロ
ックの論理積をＳＲフリップフロップのＳＥＴ及びＲＥ
ＳＥＴ信号とし、Ｉ／Ｏ切り替え信号を出力する波形生
成回路１５。以上で構成される。
Ｏ切り替え信号の出力モードを切り替える回路を実現す
る。 【構成】 波形データ及び禁止データを発生するパター
ン発生器１０。波形データ及び禁止データを入力とし、
ＳＲフリップフロップの制御信号ＳＥＴ及びＲＥＳＥＴ
の出力を制御するイネーブル信号生成回路１３。イネー
ブル信号生成回路１３の出力信号をＬクロック及びＴク
ロックで位相変更する位相変更回路１４。各サイクルの
基本クロックであるＭクロック及びそれぞれ位相が違う
Ｌクロック、Ｔクロックを出力するタイミング発生器１
１。位相変更回路１４の出力とＬクロックまたはＴクロ
ックの論理積をＳＲフリップフロップのＳＥＴ及びＲＥ
ＳＥＴ信号とし、Ｉ／Ｏ切り替え信号を出力する波形生
成回路１５。以上で構成される。
Description
【０００１】
【産業上の利用分野】本発明は、被試験デバイスに与え
るドライバの出力波形を制御する半導体試験装置の波形
整形回路に関するものである。
るドライバの出力波形を制御する半導体試験装置の波形
整形回路に関するものである。
【０００２】
【従来の技術】図３に従来の波形整形回路をブロック図
で示す。この場合、パターン発生器１０より出力される
波形データを、タイミング発生器１１より出力する動作
クロックで位相変更回路１４に取り込む。位相変更回路
１４では、動作クロックに同期してタイミング発生器１
１より出力されるタイミングクロックＬ及びタイミング
クロックＴによって位相変更したデータを作り出力す
る。位相変更したデータは、イネーブル信号生成回路１
３に入力する。そして、イネーブル信号生成回路１３
は、波形モードレジスタ１６に従い、タイミングクロッ
クＬを波形生成回路１５のＳＥＴ信号とするかどうかを
制御するＬＳＥＴを出力し、タイミングクロックＴを波
形生成回路１５のＲＥＳＥＴ信号とするかどうかを制御
するＴＲＥＳＥＴを出力する。波形生成回路１５では、
上記ＬＳＥＴ及びＴＲＥＳＥＴ制御信号とタイミングク
ロックＬ及びタイミングクロックＴの論理積をとり、波
形生成回路１５内のＳＲフリップフロップのＳＥＴ端子
及びＲＥＳＥＴ端子に入力することでＩ／Ｏ切り替え信
号を得ている。
で示す。この場合、パターン発生器１０より出力される
波形データを、タイミング発生器１１より出力する動作
クロックで位相変更回路１４に取り込む。位相変更回路
１４では、動作クロックに同期してタイミング発生器１
１より出力されるタイミングクロックＬ及びタイミング
クロックＴによって位相変更したデータを作り出力す
る。位相変更したデータは、イネーブル信号生成回路１
３に入力する。そして、イネーブル信号生成回路１３
は、波形モードレジスタ１６に従い、タイミングクロッ
クＬを波形生成回路１５のＳＥＴ信号とするかどうかを
制御するＬＳＥＴを出力し、タイミングクロックＴを波
形生成回路１５のＲＥＳＥＴ信号とするかどうかを制御
するＴＲＥＳＥＴを出力する。波形生成回路１５では、
上記ＬＳＥＴ及びＴＲＥＳＥＴ制御信号とタイミングク
ロックＬ及びタイミングクロックＴの論理積をとり、波
形生成回路１５内のＳＲフリップフロップのＳＥＴ端子
及びＲＥＳＥＴ端子に入力することでＩ／Ｏ切り替え信
号を得ている。
【０００３】図４の（ａ）に波形モードをＲＺにしたと
きの波形例を、図４の（ｂ）に波形モードをＮＲＺにし
たときの波形例を示す。（ａ）のＲＺ波形の場合、波形
データが“１”のときＬＳＥＴ及びＴＲＥＳＥＴが共に
“１”となり、ＳＲフリップフロップに対し各サイクル
毎にＳＥＴ信号及びＲＥＳＥＴ信号が入力し、ＲＺ信号
がＩ／Ｏ切り替え信号として出力される。（ｂ）のＮＲ
Ｚ波形の場合、波形データが“１”のときＬＳＥＴが
“１”に、波形データが“０”のときＴＲＥＳＥＴが
“１”となり、ＳＲフリップフロップが各サイクル毎の
ＳＥＴ信号またはＲＥＳＥＴ信号で制御され、ＮＲＺ信
号がＩ／Ｏ切り替え信号として出力される。
きの波形例を、図４の（ｂ）に波形モードをＮＲＺにし
たときの波形例を示す。（ａ）のＲＺ波形の場合、波形
データが“１”のときＬＳＥＴ及びＴＲＥＳＥＴが共に
“１”となり、ＳＲフリップフロップに対し各サイクル
毎にＳＥＴ信号及びＲＥＳＥＴ信号が入力し、ＲＺ信号
がＩ／Ｏ切り替え信号として出力される。（ｂ）のＮＲ
Ｚ波形の場合、波形データが“１”のときＬＳＥＴが
“１”に、波形データが“０”のときＴＲＥＳＥＴが
“１”となり、ＳＲフリップフロップが各サイクル毎の
ＳＥＴ信号またはＲＥＳＥＴ信号で制御され、ＮＲＺ信
号がＩ／Ｏ切り替え信号として出力される。
【０００４】
【発明が解決しようとする課題】以上説明したように、
従来の波形整形回路においては、波形モードレジスタの
内容によりＲＺ波形またはＮＲＺ波形が固定され、任意
のサイクルで、タイミングクロックを禁止し、ＲＺ波形
とＮＲＺ波形を高速に切り替えることができない。本発
明は、波形整形回路において任意のサイクルでＩ／Ｏ切
り替え信号の出力モードを切り替える回路を実現するこ
とを目的としている。
従来の波形整形回路においては、波形モードレジスタの
内容によりＲＺ波形またはＮＲＺ波形が固定され、任意
のサイクルで、タイミングクロックを禁止し、ＲＺ波形
とＮＲＺ波形を高速に切り替えることができない。本発
明は、波形整形回路において任意のサイクルでＩ／Ｏ切
り替え信号の出力モードを切り替える回路を実現するこ
とを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の波形整形回路においては、次の回路ブロッ
クで構成される。波形データ及び禁止データを発生する
パターン発生器１０。波形データ及び禁止データを入力
とし、ＳＲフリップフロップの制御信号ＳＥＴ及びＲＥ
ＳＥＴの出力を制御するイネーブル信号生成回路１３。
イネーブル信号生成回路１３の出力信号をＬクロック及
びＴクロックで位相変更する位相変更回路１４。各サイ
クルの基本クロックであるＭクロック及びそれぞれ位相
が違うＬクロック、Ｔクロックを出力するタイミング発
生器１１。位相変更回路１４の出力とＬクロックまたは
Ｔクロックの論理積をＳＲフリップフロップのＳＥＴ及
びＲＥＳＥＴ信号とし、Ｉ／Ｏ切り替え信号を出力する
波形生成回路１５。
に、本発明の波形整形回路においては、次の回路ブロッ
クで構成される。波形データ及び禁止データを発生する
パターン発生器１０。波形データ及び禁止データを入力
とし、ＳＲフリップフロップの制御信号ＳＥＴ及びＲＥ
ＳＥＴの出力を制御するイネーブル信号生成回路１３。
イネーブル信号生成回路１３の出力信号をＬクロック及
びＴクロックで位相変更する位相変更回路１４。各サイ
クルの基本クロックであるＭクロック及びそれぞれ位相
が違うＬクロック、Ｔクロックを出力するタイミング発
生器１１。位相変更回路１４の出力とＬクロックまたは
Ｔクロックの論理積をＳＲフリップフロップのＳＥＴ及
びＲＥＳＥＴ信号とし、Ｉ／Ｏ切り替え信号を出力する
波形生成回路１５。
【０００６】
【作用】上記のように構成された波形整形回路において
は、波形データ及び禁止データの出力により、ＲＺ波形
とＮＲＺ波形をリアルタイムで切り替えることができ
る。
は、波形データ及び禁止データの出力により、ＲＺ波形
とＮＲＺ波形をリアルタイムで切り替えることができ
る。
【０００７】
【実施例】図１に本発明の実施例を示す。この波形整形
回路は、波形データ及び禁止データを発生するパターン
発生器１０、波形データ及び禁止データを入力とし、Ｓ
Ｒフリップフロップの制御信号ＳＥＴ及びＲＥＳＥＴの
出力を制御するイネーブル信号生成回路１３、イネーブ
ル信号生成回路１３の出力信号をＬクロック及びＴクロ
ックで位相変更する位相変更回路１４、各サイクルの基
本クロックであるＭクロック及びそれぞれ位相が違うＬ
クロック、Ｔクロックを出力するタイミング発生器１
１、位相変更回路１４の出力とＬクロックまたはＴクロ
ックの論理積をＳＲフリップフロップのＳＥＴ及びＲＥ
ＳＥＴ信号とし、Ｉ／Ｏ切り替え信号を出力する波形生
成回路１５で構成される。
回路は、波形データ及び禁止データを発生するパターン
発生器１０、波形データ及び禁止データを入力とし、Ｓ
Ｒフリップフロップの制御信号ＳＥＴ及びＲＥＳＥＴの
出力を制御するイネーブル信号生成回路１３、イネーブ
ル信号生成回路１３の出力信号をＬクロック及びＴクロ
ックで位相変更する位相変更回路１４、各サイクルの基
本クロックであるＭクロック及びそれぞれ位相が違うＬ
クロック、Ｔクロックを出力するタイミング発生器１
１、位相変更回路１４の出力とＬクロックまたはＴクロ
ックの論理積をＳＲフリップフロップのＳＥＴ及びＲＥ
ＳＥＴ信号とし、Ｉ／Ｏ切り替え信号を出力する波形生
成回路１５で構成される。
【０００８】図２にＲＺ波形からＮＲＺ波形に波形を変
更する一例を示す。この時、波形モードＤＲＥＮＲＺを
論理“０”に、禁止信号＊ＩＮＨＴを論理“１”にす
る。パターン発生器１０から禁止データと波形データを
図２のａ及びｂのように発生しイネーブル信号生成回路
１３に入力する。その結果、イネーブル信号生成回路１
３の出力ＬＳＥＴ及びＴＲＥＳＥＴは、それぞれ図２の
ｃ及びｄのようになる。出力ＬＳＥＴ及びＴＲＥＳＥＴ
は、Ｍクロックで位相変換回路１４に取り込まれ、その
後、Ｌクロック及びＴクロックの位相で出力され、図２
のｈおよびｉのようになる。波形生成回路１５では、上
記ｈで示すイネーブルデータとタイミング発生器１１か
ら発生するＬクロックが論理積されＳＲフリップフロッ
プのＳＥＴ信号を図２のｊのように発生する。また、上
記ｉで示すイネーブルデータとタイミング発生器１１か
ら発生するＴクロックが論理積されＳＲフリップフロッ
プのＲＥＳＥＴ信号を図２のｋのように発生する。この
結果、Ｉ／Ｏ切り替え信号が図２のｍのように発生し、
ＲＺ波形とＮＲＺ波形をリアルタイムで切り替えること
ができる。また、ＬＳＥＴ及びＴＲＥＳＥＴを位相変更
回路１４で位相変更することで、Ｌクロック及びＴクロ
ックの設定範囲が、Ｍクロックによる設定周期より広く
取ることができ、データの高速処理が可能になる。
更する一例を示す。この時、波形モードＤＲＥＮＲＺを
論理“０”に、禁止信号＊ＩＮＨＴを論理“１”にす
る。パターン発生器１０から禁止データと波形データを
図２のａ及びｂのように発生しイネーブル信号生成回路
１３に入力する。その結果、イネーブル信号生成回路１
３の出力ＬＳＥＴ及びＴＲＥＳＥＴは、それぞれ図２の
ｃ及びｄのようになる。出力ＬＳＥＴ及びＴＲＥＳＥＴ
は、Ｍクロックで位相変換回路１４に取り込まれ、その
後、Ｌクロック及びＴクロックの位相で出力され、図２
のｈおよびｉのようになる。波形生成回路１５では、上
記ｈで示すイネーブルデータとタイミング発生器１１か
ら発生するＬクロックが論理積されＳＲフリップフロッ
プのＳＥＴ信号を図２のｊのように発生する。また、上
記ｉで示すイネーブルデータとタイミング発生器１１か
ら発生するＴクロックが論理積されＳＲフリップフロッ
プのＲＥＳＥＴ信号を図２のｋのように発生する。この
結果、Ｉ／Ｏ切り替え信号が図２のｍのように発生し、
ＲＺ波形とＮＲＺ波形をリアルタイムで切り替えること
ができる。また、ＬＳＥＴ及びＴＲＥＳＥＴを位相変更
回路１４で位相変更することで、Ｌクロック及びＴクロ
ックの設定範囲が、Ｍクロックによる設定周期より広く
取ることができ、データの高速処理が可能になる。
【０００９】
【発明の効果】本発明は、以上説明したように構成され
ているので、波形データ及び禁止データの内容により、
ＲＺ波形とＮＲＺ波形を任意のサイクルで高速に切り替
えることができ、半導体の試験時間の短縮に効果があ
る。
ているので、波形データ及び禁止データの内容により、
ＲＺ波形とＮＲＺ波形を任意のサイクルで高速に切り替
えることができ、半導体の試験時間の短縮に効果があ
る。
【図１】本発明の波形整形回路のブロック図である。
【図２】本発明の波形整形回路における一例を示すタイ
ミング図である。
ミング図である。
【図３】従来の波形整形回路のブロック図である。
【図４】従来の波形整形回路におけるタイミング図であ
る。
る。
１０ パターン発生器 １１ タイミング発生器 １２ 波形整形器 １３ イネーブル信号生成回路 １４ 位相変更回路 １５ 波形生成回路 １６ 波形モードレジスタ
Claims (1)
- 【請求項１】 波形データ及び禁止データを発生するパ
ターン発生器（１０）と、 波形データ及び禁止データを入力とし、ＳＲフリップフ
ロップの制御信号ＳＥＴ及びＲＥＳＥＴの出力を制御す
るイネーブル信号生成回路（１３）と、 上記イネーブル信号生成回路（１３）の出力信号をＬク
ロック及びＴクロックで位相変更する位相変更回路（１
４）と、 各サイクルの基本クロックであるＭクロック及びそれぞ
れ位相が違うＬクロック、Ｔクロックを出力するタイミ
ング発生器（１１）と、 上記位相変更回路（１４）の出力とＬクロックまたはＴ
クロックの論理積をＳＲフリップフロップのＳＥＴ及び
ＲＥＳＥＴ信号とし、Ｉ／Ｏ切り替え信号を出力する波
形生成回路（１５）と、 を具備することを特徴とする半導体試験装置の波形整形
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6284144A JPH08122408A (ja) | 1994-10-25 | 1994-10-25 | 半導体試験装置の波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6284144A JPH08122408A (ja) | 1994-10-25 | 1994-10-25 | 半導体試験装置の波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08122408A true JPH08122408A (ja) | 1996-05-17 |
Family
ID=17674743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6284144A Pending JPH08122408A (ja) | 1994-10-25 | 1994-10-25 | 半導体試験装置の波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08122408A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161704U (ja) * | 1985-03-29 | 1986-10-07 | ||
| US6161117A (en) * | 1998-02-13 | 2000-12-12 | Fujitsu Limited | Waveform generation device and method |
-
1994
- 1994-10-25 JP JP6284144A patent/JPH08122408A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161704U (ja) * | 1985-03-29 | 1986-10-07 | ||
| US6161117A (en) * | 1998-02-13 | 2000-12-12 | Fujitsu Limited | Waveform generation device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636506B2 (ja) | 半導体試験装置 | |
| KR970704264A (ko) | 집적된 테스트 및 컨트롤을 갖는 디지탈 펄스폭 변조기 | |
| JPH0936714A (ja) | パルス幅変調回路 | |
| KR0133471B1 (ko) | 반도체 집적 회로(Semiconductor integrated circuit) | |
| US20020079943A1 (en) | Digital clock generator circuit with built-in frequency and duty cycle control | |
| JPH08122408A (ja) | 半導体試験装置の波形整形回路 | |
| JP2737903B2 (ja) | クロック切替方式 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JP2880019B2 (ja) | パターン発生装置 | |
| JPH04150612A (ja) | 半導体集積回路 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JPH01208791A (ja) | 半導体記憶回路 | |
| JPH0288985A (ja) | 疑似信号発生装置 | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JP2716282B2 (ja) | 切替回路 | |
| KR100190537B1 (ko) | 데이타 인식기 | |
| JP2685012B2 (ja) | ディジタル集積回路およびディジタルフィルタ | |
| JPH03121612A (ja) | 入力パルスコントロール回路 | |
| JPH0772952A (ja) | クロック切替装置 | |
| JPH05291893A (ja) | クロック選択回路 | |
| JPH0897686A (ja) | 半導体集積回路 | |
| JPH05257564A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031111 |