KR100190537B1 - 데이타 인식기 - Google Patents

Abstract

본 발명은 제어 장치에서 전송되는 데이타를 인식하여 주동작 부품에 전송하는 잡음에 강한 데이타 인식기에 관한 것으로, 입력되는 인에이블 신호를 지연시켜 펄스를 발생하는 펄스 발생부, 및 상기 펄스 발생부로 부터 출력되는 펄스와 입력되는 데이타 및 클럭을 입력으로 잡음에 의해 왜곡된 정보를 받아들이는 것을 방지하기 위한 특정 상태를 만들어 인에이블 제어신호를 출력하는 인에이블 제어부를 포함하여 구성된다.

따라서 본 발명은 데이타와 클럭이 일정 상태를 유지할때에만 인에이블 신호가 동작하여 정보를 받아 동작할 수 있도록 하므로써 잡음에 의해 인에이블 신호가 왜곡되어 발생되는 주동작 부품의 오동작을 방지하는 효과가 있다.

Description

[발명의 명칭]

데이타 인식기(Data Recognizor)

[도면의 간단한 설명]

제1도는 일반적인 제어 시스템의 구성도

제2도는 본 발명에 의한 데이타 인식기의 구성도

제3도, 제4도, 및 제5도는 제2도의 각 부분의 신호 파형도

* 도면의 주요부분에 대한 부호의 설명

1 : 제어 장치 2 : 주동작 부품

11 : 펄스 발생부 12 : 인에이블 제어부

21, 22, 23, 31, 32, 33 : 인버터 24 : 노아 게이트

34 : 앤드 게이트

[발명의 상세한 설명]

(산업상의 이용 분야)

본 발명은 제어 장치에서 전송되는 데이타를 인식하여 주동작 부품에 전송하는 데이타 인식기에 관한 것으로, 특히 잡음에 강한 데이타 인식기에 관한 것이다.

(종래 기술 및 그의 문제점)

제1도는 일반적인 제어 시스템의 구성도이다.

일반적인 제어 시스템은 제1도에 도시한 바와 같이 제어 장치(1)와 제어장치(1)의 제어에 따라 동작하는 주동작 부품(2)으로 이루어진다.

즉, 일반적인 대부분의 주동작 부품(2), 예를 들어 전자 제품은 그것의 동작을 제어하는 장치인 제어 장치(1)를 내장하고 있어 스스로의 상태를 제어하거나 외부 스위치 동작을 인지하여 내부 부품이 동작할 수 있도록 제어하고 있다.

이와 같이 제어 장치(1)로 부터 주동작 부품(2)으로 원하는 정보가 제공된다. 즉, 제어 장치(1)에서 데이타(DATA), 클럭(CLK), 및 인에이블 신호(EN)를 출력하면 주동작 부품(2)은 이에 따라 동작하게 된다.

이때, 주위의 잡음에 의해 데이타(DATA)나 클럭(CLK)이 왜곡되는데, 어느 정도의 왜곡은 큰 문제가 되지 않는다.

그러나 전송된 정보를 주동작 부품(2)이 받아 저장하고 있다가 그 정보대로 동작하라는 명령인 인에이블 신호(EN)는 데이타(DATA) 및 클럭(CLK)에 중요한 역할을 한다. 따라서, 인에이블 신호(EN)를 받아들일때 데이타(DATA) 및 클럭(CLK)이 특정 상태를 유지하고 인에이블 신호(EN)를 인지하여 주동작 부품(2)이 받도록 하여야 한다.

그러나 인에이블 신호(EN)에 잡음이 첨가되어 데이타 전송중에 동작하여 정보를 받아들이면 완전히 왜곡된 정보를 받아들이게 되는 문제점이 있었다.

(발명의 목적)

상기 문제점을 개선하기 위한 본 발명은 데이타, 클럭, 및 인에이블 신호가 특정 상태에서만 정보를 받아들이도록 하여 잡음에 의해 왜곡된 정보를 받아들이는 것을 방지하기 위한 데이타 인식기를 제공함에 그 목적이 있다.

(발명의 구성)

상기 목적을 달성하기 위해 본 발명에 의한 데이타 인식기는 입력되는 인에이블 신호를 지연시켜 펄스를 발생하는 펄스 발생부, 및 상기 펄스 발생부로 부터 출력되는 펄스와 입력되는 데이타 및 클럭을 입력으로 잡음에 의해 왜곡된 정보를 받아들이는 것을 방지하기 위한 특정 상태를 만들어 인에이블 제어 신호를 출력하는 인에이블 제어부를 포함하여 구성되는 것을 특징으로 한다.

(작용)

본 발명은 데이타와 클럭이 일정 상태를 유지할 때에만 인에이블 신호가 동작하여 정보를 받아 동작할 수 있도록 한다.

(실시예)

제2도를 참조하면, 본 발명의 신규한 데이타 인식기는 입력되는 인에이블 신호(EN)를 지연시켜 펄스(C)를 발생하는 펄스 발생부(11), 및 상기 펄스 발생부(11)로 부터 출력되는 펄스(C)와 입력되는 데이타(DATA) 및 클럭(CLK)을 입력으로 잡음에 의해 왜곡된 정보를 받아들이는 것을 방지하기 위한 특정 상태를 만들어 인에이블 제어 신호(EN1)를 출력하는 인에이블 제어부(12)를 포함하여 구성된다.

이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

제2도는 본 발명에 의한 데이타 인식기의 구성도이고, 제3도는 제2도의 데이타(DATA), 클럭(CLK), 및 인에이블 신호(EN)의 파형도이고, 제4도는 제2도의 펄스 발생부의 신호 파형도이고, 제5도는 제2도의 주동작 부품(2)에 입력되는 신호 파형도이다.

본 발명에 의한 데이타 인식기는 제2도에 도시한 바와 같이 펄스 발생부(11)와 인에이블 제어부(12)로 구성된다.

펄스 발생부(11)는 제어 장치(1)로 부터 입력되는 인에이블 신호(EN)를 지연시켜 펄스(C)를 발생하는 것으로, 직렬 연결되어 인에이블 신호(EN)를 반전 및 지연시키는 3개의 인버터(21, 22, 23), 및 마지막 인버터(23)로 부터 출력되는 신호(B)와 인에이블 신호 (EN)를 부정 논리합하여 펄스(C)를 발생하는 노아 게이트(24)로 구성된다.

인에이블 제어부(12)는 펄스 발생부(11)의 노아 게이트(24)로 부터 출력되는 펄스(C)와 제어 장치(1)로 부터 입력되는 데이타(DATA) 및 클럭(CLK)을 입력으로 잡음에 의해 왜곡된 정보를 받아들이는 것을 방지하기 위한 특정 상태를 만들어 인에이블 제어 신호 (EN1)를 주동작 부품(2)으로 출력하는 것으로, 데이타(DATA)를 반전시키는 인버터(31), 직렬 연결되어 클럭(CLK)을 지연시키는 2개의 인버터(32, 33), 및 인버터(31, 33)의 출력과 펄스 발생부(11)로 부터 출력되는 펄스(C)를 입력으로 논리곱하여 인에이블 제어 신호(EN1)를 주동작 부품(2)으로 출력하는 앤드 게이트(34)로 구성된다.

이와 같이 구성되는 본 발명에 의한 데이타 인식기의 동작을 제3도, 제4도 및 제5도를 참조하여 설명한다.

제어 장치(1)로 부터 전송되는 정보는 제3도에 도시한 바와 같다. 여기에서 제3도(a)에 도시한 바와 같이 데이타(DATA)를 '010010'이라고 하고 이러한 데이타 전송후 데이타(DATA)는 로우(LOW) 상태를 유지하게 된다. 또한, 이러한 데이타(DATA)를 받을때 클럭(CLK)은 제3도(b)에 도시한 바와 같이 매 데이타마다 발생되며 마지막 데이타, 즉 '0'을 전송한후에는 하이(HIGH) 상태를 유지하게 된다.

이러한 데이타(DATA)와 클럭(CLK)은 일반 정보 전송과 유사한 형태를 갖으나 데이타와 클럭 전송후에 일정한 상태를 유지하는 것이 다르다.

한편, 데이타(DATA)와 클럭(CLK)이 전송된후 제3도(c)에 도시한 바와 같이 인에이블 신호(EN)가 출력되어 주동작 부품(2)에서 전송된 정보에 따라 동작하도록 한다.

이때, 제4도(a)에 도시한 바와 같이 인에이블 신호(EN)는 지연되지 않은채로 직접 노아 게이트(24)에 입력되면서 동시에, 제4도(b)에 도시한 바와 같이 인버터(21, 22, 23)에서 지연 및 반전되어 노아 게이트(24)로 입력된다.

제4도(a)(b)에 도시한 바와 같이 노아 게이트(11)로 입력되는 인에이블 신호(EN)(A)와 반전 지연된 신호(B)는 부정 논리합되어 제4도(c)에 도시한 바와 같은 펄스(C)로 출력된다.

즉, 인버터(21, 22, 23)에 의해 지연된 역 위상 신호(B)와 그대로 들어오는 신호(A)는 노아 게이트(24)에 의해 지연 시간 만큼 하이 레벨(High Level) 상태를 나타내는 펄스(C)로 발생된다.

따라서 원래의 인에이블 신호(EN)보다는 그 폭이 적지만 원래의 인에이블 신호(EN) 그대로 펄스(C)가 발생되게 된다.

이와 같이 잡음에 의한 신호 성분이 인에이블 신호(EN)에 있다 하더라도 그 잡음의 폭은 대부분 작기 때문에 인버터(21, 22, 23)와 노아 게이트(24)에 의해 더 작은 크기의 잡음이 되어 상쇄될 수 있다.

한편, 제어 장치(1)로 부터 입력되는 데이타(DATA)는 인버터(31)에 의해 반전되어 마지막 데이타 전송후에는 제5도(a)에 도시한 바와 같이 로우 상태가 아닌 하이 상태로 된다. 또한, 제어 장치(1)로 부터 입력되는 클럭(CLK)은 제5도(b)에 도시한 바와 같이 인버터(32, 33)에 의해 지연되어 하이 상태를 유지한다.

즉, 데이타(DATA)는 제5도(a)에 도시한 바와 같이 인버터(31)에 의해 반전되고 클럭(CLK)은 제5도(b)에 도시한 바와 같이 직렬 연결된 2개의 인버터(32, 33)에 의해 동위상을 유지하며, 펄스 발생부(11)의 노아 게이트(24)로 부터 출력되는 펄스(C)와 함께 앤드 게이트(34)의 입력단으로 입력된다.

이때, 인버터(33)의 출력(D)과 인버터(31)의 출력(E)과 노아 게이트(24)의 출력(C)이 모두 하이 상태이므로, 주동작 부품(2)에 전달되는 인에이블 제어 신호(EN1)는 제5도(c)에 도시한 바와 같이 펄스 발생부(11)의 노아 게이트(24)의 출력(C)과 같은 신호가 된다.

즉, 제어 장치(1)로 부터 데이타(DATA)와 클럭(CLK)이 출력되어 주동작 부품(2)이 이를 저장한 후에 인에이블 신호(EN)가 제어 장치(1)로 부터 출력되므로, 데이타(DATA)와 클럭(CLK)이 인버터(31)와 인버터(32, 33)를 통해 반전되고 지연되어 하이 상태로 앤드 게이트(34)로 출력되면 노아 게이트(24)로 부터 펄스(C)가 하이 상태로 입력되므로 인에이블 제어 신호(EN1)는 하이 상태의 펄스가 되어 주동작 부품(2)으로 입력된다.

따라서 주동작 부품(2)은 입력되는 인에이블 제어 신호(EN1)에 따라 전송되는 데이타(DATA)와 클럭(CLK)에 의해 동작하게 된다. 여기서 인에이블 제어 신호(EN1)는 기존의 인에이블 신호(EN)와 동일한 기능을 수행하게 된다.

이때, 구현하고자 하는 장치에 따라 데이타(DATA), 클럭(CLK), 및 인에이블 신호(EN)의 상태를 바꾸어 줄 수 있으며, 그 경우 사용되는 소자가 달라질 수 있어서 인버터(21, 22, 23, 31, 32, 33)와 노아 게이트(24)와 앤드 게이트(34)가 아닌 다른 소자가 사용될 수도 있다.

(발명의 효과)

이상에서 설명한 바와 같이 데이타 인식기는 데이타와 클럭이 일정 상태를 유지할 때에만 인에이블 신호가 동작하여 정보를 받아 동작할 수 있도록 하므로써 잡음에 의해 인에이블 신호가 왜곡되어 발생되는 주동작 부품의 오동작을 방지하는 효과가 있다.

Claims (3)

1. 입력되는 인에이블(EN)를 지연시켜 펄스(C)를 발생하는 펄스 발생부(11), 및

   상기 펄스 발생부(11)로 부터 출력되는 펄스(C)와 입력되는 데이타(DATA) 및 클럭(CLK)을 입력으로 잡음에 의해 왜곡된 정보를 받아들이는 것을 방지하기 위한 특정 상태를 만들어 인에이블 제어 신호(EN1)를 출력하는 인에이블 제어부(12)로 구성됨을 특징으로 하는 데이타 인식기.
2. 제1항에 있어서,

   상기 펄스 발생부(11)는

   직렬 연결되어 상기 인에이블 신호(EN)를 반전 및 지연시키는 제1, 제2, 및 제3 인버터(21, 22, 23), 및

   상기 제3 인버터(23)로 부터 출력되는 신호(B)와 상기 인에이블 신호(EN)를 부정 논리합하여 펄스(C)를 발생하는 노아 게이트(24)로 구성됨을 특징으로 하는 데이타 인식기.
3. 제1항에 있어서,

   상기 인에이블 제어부(12)는

   상기 데이타(DATA)를 반전시키는 제1 인버터(31),

   직렬 연결되어 상기 클럭(CLK)을 지연시키는 제2 및 제3 인버터(32, 33), 및

   상기 제1 및 제3 인버터(31, 33)의 출력과 상기 펄스 발생부(11)로 부터 출력되는 펄스(C)를 입력으로 논리곱하여 상기 인에이블 제어 신호(EN1)를 출력하는 앤드 게이트(34)로 구성됨을 특징으로 하는 데이타 인식기.