JPH10233662A - 出力信号発生用回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 ディジタル信号を処理するには一般に急峻な
信号縁部を必要とするが、例えば長いケーブルを経て伝
送される特に外部的に供給される信号の縁部は比較的平
坦になりがちである。こうした問題を改善する様々な回
路が知られており、特にシュミットトリガは妨害信号に
対して比較的感応しないが、これは入力信号が供給され
てからこの回路により出力信号が発生されるまでに大き
な遅延時間を呈する。 【解決手段】 上記遅延をなくすために、本発明では第
１スイッチングしきい値を入力信号の低い値に選定し、
入力信号がこれよりもさらに高いしきい値以上になる
と、前記第１しきい値を第２の高いしきい値に切り替え
るようにする。従って、出力信号が入力信号の正に向う
縁部又は負に向う縁部の開始後の比較的早い時点にて発
生する。これは比較器のスイッチングしきい値を切り替
えるか、又は２個の比較器を用いることにより達成する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は実質上かなりゆっく
り変化する入力信号から、本来トランジションなしで切
り替わる複数の予定値を有する出力信号を発生する回路
装置に関するものである。

【０００２】

【従来の技術】斯種の回路装置は、例えば Tietze/Sche
nk著の本“「Halbleiter−Schaltungsanordungen」Spri
nger−Verlag, 1978年, 第１３４及び１３５頁並びに第
４１２〜４１５頁”から一般に知られており、このよう
な回路装置は特にゆっくり信号遷移する入力信号から論
理回路にてさらに処理するのに好適な２つの信号値を有
する特に明瞭な２進信号を発生するのに役立つ。このよ
うな回路の出力信号の値は、入力信号が或る高いしきい
値以上となるときに変わり、この出力信号は入力信号が
その後に或る低いしきい値以下に降下するときに以前の
値に戻る。従って、出力信号は入力信号に重畳される如
何なる小さな妨害信号によっても影響されることのない
ようになる。これは、入力信号が高い方のしきい値を越
したら、入力信号を低い方のしきい値以下に降下させる
不所望な妨害信号しか出力信号の値を変えることができ
ず、入力信号の立下がり縁での逆もまた同様であるから
達成される。

【０００３】上記従来回路の欠点は、正に向かうか、又
は負に向かう信号縁部の開始後の比較的遅い時点でしか
信号を評価することができないと云うことにある。入力
信号が或るバスから到来し、このバスに幾つかの装置が
接続されており、各装置がメッセージの伝送を開始し得
る（マルチ−マスタ動作）場合には、バス上での衝突を
なくすために、各信号はその信号の立上がり縁の開始後
の或る予定した期間内にてサンプリングされ、このサン
プリング時の信号状態のみが評価される。広範囲にわた
るバスの場合には、信号縁部が比較的平坦になるため、
各信号の接続時間は或る所定値よりも短くすることがで
きない。このために、信号の最大周波数、従ってバスの
伝送容量が制限される。さらに従来回路では、入力信号
が上方しきい値以上となり、また下方しきい値以下に降
下する必要がある。しかし、信号を逆位相で伝送する２
つのリード線上の信号差から入力信号を取り出し、しか
もこれらのリード線の一方が、何等かの不良のために高
か、又は低レベルの信号を絶えず伝送する場合には、こ
うしたリード線から取り出される入力信号は下方又は上
方のしきい値範囲内でごく僅かなスウィングでしか変化
しないため、このような場合に従来の回路装置によって
有効な出力信号を得るのは困難である。

【０００４】

【発明が解決しようとする課題】本発明の目的は、入力
信号の変化をできるだけ速く評価することができ、且つ
入力信号のスウィングが小さく、しかもこの小さな信号
スウィングの大きさ程度のオフセットであっても全く確
実に作動する冒頭にて述べた種類の回路装置を提供する
ことにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に本発明によれば、出力信号の値が変わるしきい値が、
入力信号の正に向かう縁部では低く、入力信号の負に向
かう縁部では高くなるようにする。これら２つのしきい
値間の切り替えは入力信号に応じて、即ち前記しきい値
とは異なる別のしきい値にて行なうようにする。高い方
のしきい値への切り替えは、入力信号の正に向かう縁部
が少なくとも前記高い方のしきい値を越えてから行な
い、低い方のしきい値への切り替えは、入力信号がその
負に向かう縁部にて少なくともこの低い方のしきい値以
下に降下する場合に行なう。出力信号の転換部は従来回
路におけるよりも早く、即ち正に向かう縁部又は負に向
かう縁部の開始後に短時間で起こり得る。しかし、この
ような手段による必然的な結果は、少なくとも所定の妨
害信号に対する信号対雑音比が低減すると云うことにあ
る。これは、出力信号の最初の転換後の或る所定期間に
て入力信号を既知の方法にてサンプリングすることによ
り補償される。

【０００６】本発明の原理は出力信号が２進信号でな
く、２つ以上の値をとり得る信号の場合にも使用するこ
とができる。この場合には、それ相当に多数のしきい値
が必要である。下方又は第１しきい値から上方又は第２
しきい値へのスイッチングしきい値の切り替えは、入力
信号が第２しきい値に等しいか、又はそれよりも大きく
し得る第３しきい値以上となる場合に行なうことがで
き、且つスイッチングしきい値は、入力信号が第１しき
い値に等しいか、又はそれ以下とし得る第４しきい値以
下に降下する場合に第１しきい値に切り替えることがで
きる。しきい値が等しいときには、相当するしきい値に
達した後にしきい値の切り替えを遅延させれば、妨害信
号に対する感度を高くすることができる。

【０００７】本発明による回路装置の実際の好適例で
は、出力信号を発生させるために比較器を利用し、この
比較器によって入力信号を或るしきい値と比較し、これ
らが一致する場合に出力信号の値を変え、入力信号に応
じて追加のスイッチング装置によってしきい値を切り替
えるようにする。比較器が関連するしきい値に対してス
イッチング・ヒステリシスを呈する場合には、入力信号
中の妨害信号に対する感度が低減する。

【０００８】本発明による回路装置の他の好適例では、
２つの比較器を利用し、その一方により入力信号を第１
しきい値と比較し、他方の比較器により入力信号を第２
しきい値と比較する。２つの比較器の出力はスイッチに
供給され、このスイッチは第３及び第４しきい値に応じ
て切り替えられて、一方又は他方の比較器の出力端子か
ら出力信号を取出す。この場合の動作は、第１及び第２
しきい値に対して１個の比較器だけを用いる場合のしき
い値の切り替えと全く同じである。この場合にも、少な
くとも１個又は双方の比較器がスイッチング・ヒステリ
シスを呈するようにして、入力信号中の妨害信号に対す
る感度を低減させることができる。

【０００９】１個の比較器を用いる場合におけるしきい
値の切り替え又は２個の比較器を用いる場合における出
力信号の切り替えは、入力信号によって制御されるスイ
ッチング装置によって行なう。このスイッチング装置に
はヒステリシスを呈するしきい値スイッチを含めること
ができ、このスイッチの切替点は第３及び第４しきい値
とそれぞれ同じとすることができる。しかし、これら２
つの各しきい値に対するそれぞれの比較器を用いること
もでき、これらの比較器は記憶段を制御し、この記憶段
の出力信号がしきい値の切り替えをする。上記後者の例
で、しかも出力信号を発生するのに２つの比較器を用い
る場合にはさらに、これらの比較器の出力端子の信号を
直接用いて記憶段を制御することができる。このように
することにより特に簡単な構成とすることができる。

【００１０】

【発明の実施の形態】本発明による回路装置を有する差
分信号評価装置を示す図１のブロック図では、信号が２
つのリード線６１及び６２に図２Ａの信号電圧波形Ｕａ
及びＵｂで示すように逆位相で伝送される。これら２つ
の信号電圧は、これらの差（Ｕａ−Ｕｂ）をとる段６４
に供給され、この差電圧がリード線６５に信号電圧Ｕｃ
として出力される。リード線６５はブロック６６に接続
され、このブロックは本発明による回路装置を具えてお
り、リード線６７に急峻な縁部を有する出力信号を発生
する。これらの出力信号は処理装置６８に供給される
が、この処理装置は本発明の一部を成すものではないた
め、これについての説明は省略する。

【００１１】図２Ｂは信号電圧Ｕｃ＝Ｕａ−Ｕｂ及びリ
ード線６７における電圧の変化を示したものである。こ
の場合、ブロック６６の入力信号を成す電圧Ｕｃは負か
ら正の値へと変化しているが、この信号電圧Ｕｃは適当
に電圧シフトすることにより正の値の信号だけが発生す
るようにすることもできることは明らかである。

【００１２】ブロック６６内に含まれる本発明による回
路装置は、信号電圧Ｕｃが低い値の下方しきい値Ｖ１を
越えると、リード線６７における信号の値が変化してし
まうように構成する。信号電圧Ｕｃが高い値の上方しき
い値Ｖ２、即ち前記下方しきい値よりもっと高い或るし
きい値以上になると、ブロック６６における回路装置の
スイッチングしきい値がしきい値Ｖ２に切り替わり、リ
ード線６７における信号値は、信号電圧Ｕｃの負に向か
う縁部にて、この信号電圧Ｕｃが第２しきい値Ｖ２以下
に降下する際に変化する。従って、信号電圧Ｕｃの正及
び負縁のいずれの場合にも信号電圧Ｕｃが遷移し始めた
後に早めに出力信号がブロック６６から発生するため、
リード線６１及び６２における信号の遷移（トランジシ
ョン）を速く、又は早めに評価することができる。

【００１３】図２Ｃはリード線６１又は６２が、例えば
このようなリード線が大地又は供給電圧に短絡されたり
して不良となる場合における信号電圧Ｕｃの変化を示
す。信号変化Ｕ′ｃの場合には、電圧Ｕａが絶えず高電
位にあり、電圧Ｕｂが絶えず基準電位にあるものとす
る。これに対し、信号電圧Ｕ″ｃの場合には、電圧Ｕｂ
が絶えず高電位を有し、電圧Ｕａが絶えず基準電位を有
するものとする。電圧Ｕ′ｃは下方のしきい値Ｖ１を決
して越えることがないため、上方のしきい値Ｖ２が絶え
ず有効のままとなることは明らかである。また、信号電
圧Ｕ″ｃは上方のしきい値Ｖ２を決して越えることがな
いため、この場合には下方のしきい値Ｖ１が常に有効の
ままとなる。従って、本発明による回路はこうした双方
の場合に出力信号を発生する。

【００１４】図３は図１にブロック６６で示した回路装
置の実施例を示し、この例の回路装置は各２進信号用の
２つの別個の出力端子４ａ及び４ｂを経て出力される３
つの異なる値の出力信号を発生すべく作用する。入力信
号Ｉ用の信号入力端子２は２個の比較器６ａ及び６ｂの
第１端子にそれぞれ接続され、これらの比較器の第２入
力端子はスイッチ８ａ，８ｂにそれぞれ接続されてい
る。比較器６ａ及び６ｂの出力信号の２進状態、つまり
出力端子４ａ及び４ｂをそれぞれ通る出力は、関連する
比較器の第１入力端子における信号電圧がその第２入力
端子における電圧よりもそれぞれ大きくなるか、又は小
さくなる場合に変化する。比較器６ａ及び６ｂの第２入
力端子は、スイッチ８ａ又は８ｂの位置に応じてそれぞ
れ第１しきい値Ｖ１，Ｖ′１か、又は第２しきい値Ｖ
２，Ｖ′２を受電する。

【００１５】スイッチ８ａ及び８ｂの位置はスイッチン
グ装置１０ａ及び１０ｂによって制御され、これらのス
イッチング装置の入力端子も信号入力端子２に接続され
ている。スイッチ８ａを制御するスイッチング装置１０
ａはシュミットトリガ１２ａを具えており、この出力信
号は、それが上方のスイッチングしきい値Ｖ３を越える
と、第１値から第２値へと切り替わり、又前記シュミッ
トトリガの出力信号は、その出力信号が後に下方のスイ
ッチングしきい値Ｖ４以下に降下すると、再び第１値を
とるようになる。同様に、スイッチング装置１０ｂもシ
ュミットトリガ１２ｂを具えており、この出力信号はそ
れが上方のスイッチングしきい値Ｖ′３以上となるか、
又は下方のスイッチングしきい値Ｖ′４以下に降下する
ときにその出力信号の値を変える。

【００１６】図３に示した回路装置の機能を図４の線図
を参照して詳細に説明する。図４Ａは直線的に上昇し、
且つ下降する縁部を有している入力信号を示す。これら
の縁部は様々なしきい値Ｖ１〜Ｖ４又はＶ′１〜Ｖ′４
を通過し、本例ではしきい値Ｖ３はしきい値Ｖ′４と同
じであるとする。

【００１７】最初は、スイッチ８ａ及び８ｂが図３に示
す位置にある。比較器６ａ及び６ｂは、入力信号Ｉがそ
れぞれしきい値Ｖ１又はＶ′１以下の場合に、それぞれ
出力端子４ａ及び４ｂを経て低レベルの信号を出力す
る。入力信号Ｉが瞬時ｔ１にてしきい値Ｖ１以上になる
と、出力端子４ａの出力信号０１は図４Ｂに示すように
高レベルとなる。入力信号Ｉがしきい値Ｖ２を越えても
図３に示す回路装置には信号変化は生じない。入力信号
Ｉが瞬時ｔ２にてしきい値Ｖ３を越える場合にだけ、ス
イッチング装置１０ａがスイッチ８ａを図４Ｃに示すよ
うなしきい値Ｖ２に切り替える。しかし、しきい値Ｖ２
はしきい値Ｖ３以下であるため、出力信号０１の値は変
わらない。

【００１８】入力信号Ｉがその後瞬時ｔ３にてしきい値
Ｖ′１以上になると、比較器６ｂの出力信号０２は図４
Ｄに示すように高レベルとなる。その後入力信号Ｉがし
きい値Ｖ′２を越えても図３の回路にて信号のトランジ
ションは現れないが、入力信号Ｉが瞬時ｔ４にてしきい
値Ｖ′３以上になると、スイッチング装置１０ｂがスイ
ッチ８ｂをしきい値Ｖ′２へと切り替える。しかし、こ
れに応答して比較器６ｂの出力信号０２の値が変わるこ
とはない。

【００１９】その後入力信号Ｉが再び低下して、瞬時ｔ
５にしきい値Ｖ′２を通過すると、出力信号０２は再び
低レベルの値となる。入力信号Ｉが瞬時ｔ６にてしきい
値Ｖ′４以下に降下すると、スイッチング装置１０ｂは
スイッチ８ｂを再び下方のしきい値Ｖ′１の方へと切り
替える。しかし、このしきい値Ｖ′１は瞬時ｔ６におけ
る入力信号よりも高いため、出力信号０２は変化しな
い。

【００２０】瞬時ｔ７にて入力信号はしきい値Ｖ２以下
に降下し、従って出力信号０１も再び低レベルの値とな
る。最後に、瞬時ｔ８にて入力信号はしきい値Ｖ４以下
となるため、スイッチング装置１０ａはスイッチ８ａを
再びしきい値Ｖ１の方へと切り替える。これにより初期
状態が復元されたこととなる。

【００２１】図４に示すように、出力信号０１及び０２
の値はいずれも入力信号Ｉの正に向かう縁部並びに負に
向かう縁部の比較的早い瞬時にて変化する。しきい値
Ｖ′４を例えばしきい値Ｖ３と同じとなるようにした
が、実際にはそれぞれのしきい値は互いに独立したもの
であるから、しきい値Ｖ１〜Ｖ４をしきい値Ｖ′１〜
Ｖ′４に対して任意にシフトさせておくことができる。
３つ以上の異なる出力信号を発生させる場合に、追加の
比較器及びスイッチング装置を設けて図３に示す回路を
拡張させることができることも明らかである。後述する
他の実施例の説明を簡単にするために、これからは２つ
だけの異なる値を有する出力信号を発生させるものとす
る。

【００２２】図５に示す回路装置も比較器６及びスイッ
チ８を具えているが、スイッチ８に対するスイッチング
装置２０の構成が図３に示した回路装置におけるものと
は相違している。スイッチング装置２０は２個の比較器
２２及び２４を具えており、これらの各比較器の第１入
力端子は入力信号Ｉ用の信号入力端子２に接続され、前
記比較器２２及び２４の各第２入力端子はしきい値Ｖ３
及びＶ４にそれぞれ関連付けられている。比較器２２
は、入力信号Ｉがしきい値Ｖ３以上となると高レベルの
信号を発生するのに対し、比較器２４は、この比較器の
出力端子に丸印で示すように、入力信号Ｉがしきい値Ｖ
４以下となる場合にだけ高レベル信号を発生する。それ
ぞれのしきい値Ｖ１〜Ｖ４は図４に示したような値をと
るものとする。

【００２３】比較器２２の出力端子は遅延部材３２を介
してフリップフロップ２６の入力端子Ｓに接続するが、
比較器２４の出力端子は遅延部材３４を介してこのフリ
ップフロップの入力端子Ｒに接続する。フリップフロッ
プ２６の出力Ｑがスイッチ８を制御する。

【００２４】入力信号Ｉが最初しきい値Ｖ４以下である
場合、フリップフロップ２６がその入力端子Ｒにて高レ
ベル信号を受信するため、このフリップフロップの出力
端子Ｑは低レベル信号を出力し、スイッチ８はしきい値
Ｖ１を受信する側に切り替えられる。その後入力信号Ｉ
がしきい値Ｖ４を越えると、フリップフロップ２６の入
力端子Ｒにおける信号が低レベルとなるが、このフリッ
プフロップの状態はそのままで、出力Ｑは低レベルのま
まで、スイッチ８の位置も同じ位置のままである。入力
信号Ｉがしきい値Ｖ１以上になると、比較器６はその信
号出力端子４における出力信号０を高レベルの値に切り
替える。しかし、フリップフロップ２６の状態は入力信
号Ｉがしきい値Ｖ３以上となるまでは同じままである。
入力信号Ｉがしきい値Ｖ３以上となる瞬時にフリップフ
ロップ２６の入力端子Ｓは、（遅延部材３２の影響をし
ばらく考慮しないものとすれば）高レベルの信号を受信
し、出力Ｑが高レベルとなり、スイッチ８をしきい値Ｖ
２に切り替えるため、比較器６の出力信号０は変わらな
い。その後入力信号Ｉがしきい値Ｖ３以下に降下する
と、フリップフロップ２６の入力端子Ｓにおける信号が
再び低レベルとなるが、このフリップフロップの状態は
入力信号Ｉがしきい値Ｖ４以下に降下するまでそのまま
の状態に維持される。入力信号ＩがＶ４以下になると、
比較器２４が再び高レベルの信号を発生し、フリップフ
ロップ２６がリセットされるため、このフリップフロッ
プの出力Ｑが低レベル信号を出力することにより、スイ
ッチ８は再びしきい値Ｖ１の方へと戻る。入力信号Ｉが
しきい値Ｖ２を通過した際に比較器６の出力信号０は再
び低レベルになっている。

【００２５】上述した説明から明らかなように、遅延部
材３２及び３４を無視すれば、スイッチング装置２０は
図３のスイッチング装置１０ａと全く同じように作動す
る。これらの遅延部材はフリップフロップ２６を遅延態
様で切り替えるのであって、この場合の入力電圧はそれ
ぞれ既にしきい値Ｖ３よりも高い値か、又はしきい値Ｖ
４よりも低い値をとっている。従って、しきい値Ｖ３は
しきい値Ｖ２よりも僅かに高い値とするか、又はそれに
等しくなるように選定することができる。同様に、遅延
部材３４があるため、しきい値Ｖ４はしきい値Ｖ１より
も僅かに低いか、又はそれに等しくなるように選定する
ことができる。双方の遅延部材３２及び３４を用いる代
わりに、破線にて示すようにフリップフロップ２６の出
力端子に単一の遅延部材３６を用いることもできる。

【００２６】図６に示した実施例では、しきい値電圧を
切り替えるのではなくて、その代わりに信号入力端子２
に接続される２個の比較器４２及び４４を設け、比較器
４２が入力信号をしきい値電圧Ｖ１と比較し、比較器４
４が入力信号をしきい値電圧Ｖ２と比較するようにす
る。本例の信号出力端子４はスイッチ４８に接続されて
おり、このスイッチはその切替え位置に応じて信号出力
端子４を比較器４２か、比較器４４の出力端子に接続す
る。スイッチ４８はスイッチング装置３０によって制御
され、このスイッチング装置の構成原理はスイッチング
装置２０の構成と同じであるが、図面の明瞭化のために
遅延部材は省いてある。

【００２７】図６に示した回路の動作は次の通りであ
り、それぞれのしきい値の順序は図４の線図に示したよ
うなものとする。最初のうちは入力信号Ｉがしきい値Ｖ
４よりも小さいため、フリップフロップ２６がリセット
状態になり、出力端子Ｑの信号が低レベルで、スイッチ
４８を図示の下側位置にセットする。入力信号Ｉがしき
い値Ｖ１以上になると、比較器４２の出力端子における
信号が高レベルとなり、従って、信号出力端子４におけ
る出力信号０も高レベルとなる。その後、入力信号Ｉが
しきい値Ｖ２以上になると、比較器４４の出力端子にお
ける出力信号も高レベルとなるが、この出力信号はしば
らくの間開放されたままである。

【００２８】入力信号Ｉがしきい値Ｖ３以上になると、
スイッチング装置３０におけるフリップフロップ２６が
比較器２２によって切り替わり、スイッチ４８が上側の
位置へとセットされるが、これにより出力端子４の信号
は変わらない。

【００２９】その後入力信号Ｉがしきい値Ｖ２以下に降
下すると、比較器４４の出力端子における信号が低レベ
ルとなり、従って信号出力端子４における出力信号０も
低レベルとなる。しかし、比較器４２の出力端子におけ
る信号はしばらくの間は高レベルのままであり、この信
号は入力信号Ｉがしきい値Ｖ１以下に降下した後にのみ
低レベルとなる。その後入力信号Ｉがしきい値Ｖ４以下
に降下すると、フリップフロップ２６が初期状態に戻る
ため、スイッチ４８は再び下側の位置へと切り替えられ
る。しかし、この際出力信号０は変わらず、低レベルの
ままである。

【００３０】上述した所から明らかなように、図６の回
路は図５の回路と同じ出力信号を発生する。これら両回
路の構成上の違いは、スイッチング装置以外に図６の回
路では２個の比較器４２及び４４を用い、これらの比較
器の出力端子にスイッチを接続していることにある。

【００３１】図７は上述したそれぞれの実施例から導出
し得るかなり簡単な回路を示す。この回路は比較器５２
を具えており、この比較器の一方の入力端子は信号入力
端子２に接続され、他方の入力端子はしきい値Ｖ１に接
続されている。シュミットトリガ５４も設け、これも入
力端子２に接続する。このシュミットトリガ５４はしき
い値Ｖ２とＶ３との間にてヒステリシスを呈する。比較
器５２及びシュミットトリガ５４の出力端子はスイッチ
４８の入力端子に接続され、スイッチ４８はその切り替
え位置に応じて２つの比較器５２及び５４の一方を信号
出力端子４に接続する。比較器５２の出力端子は遅延部
材５０を介してフリップフロップ４６の入力端子Ｒにも
接続され、この場合の遅延部材５０は出力端子に丸印に
て示すように反転機能も有している。シュミットトリガ
５４の出力端子はフリップフロップ４６の入力端子Ｓに
も結合され、この信号通路にも遅延部材５０ａを設ける
ことができる。フリップフロップ４６の出力Ｑはスイッ
チ４８を制御する。

【００３２】図７に示した回路ではフリップフロップ４
６だけがスイッチング装置４０を形成し、これがスイッ
チ４８の位置を制御する。図５及び図６に示した回路と
比較するに、図７の回路の場合には、比較器５２及びシ
ュミットトリガ５４が比較器２２及び２４の機能をそれ
ぞれ引き継ぐために、これらの比較器が省かれている。

【００３３】図７に示した回路の機能を図８を参照して
詳細に説明する。図８Ａに入力信号Ｉの変化及びしきい
値Ｖ１，Ｖ２及びＶ３の位置を再び示してある。前述し
た回路に用いたしきい値Ｖ４はしきい値Ｖ１と一致し、
これは図示していない。最初は比較器５２の出力端子の
信号及びシュミットトリガ５４の出力端子の信号も低レ
ベルであるため、フリップフロップ４６の入力端子Ｒは
高レベル信号を受信してフリップフロップ４６をリセッ
ト状態に切り替える。この際、出力端子Ｑは低レベルの
信号を出力するため、スイッチ４８は図示の下側位置に
ある。

【００３４】入力信号Ｉが瞬時ｔ１にてしきい値Ｖ１以
上となると、比較器５２の出力端子における信号値が高
レベルとなり、従って信号出力端子４における出力信号
０もそれぞれ図８Ｂ及び図８Ｅに示すように高レベルと
なる。シュミットトリガ５４は図８Ｃに示すように、入
力信号Ｉが瞬時ｔ２にてしきい値Ｖ３以上となった場合
にのみ高レベル信号を出力する。従って、フリップフロ
ップ４６は遅延部材５０ａがない場合には直ちに、遅延
部材５０ａがある場合にはそれ相当の遅延後に図８Ｄに
示すように切り替えられる。この際信号出力端子４にお
ける出力信号０の値は変わらず、高レベルのままであ
る。

【００３５】その後入力信号Ｉは再び低レベルとなり、
瞬時ｔ３にてしきい値Ｖ２以下になると、シュミットト
リガ５４の出力端子における信号が再び低レベルとな
り、従って出力信号０もスイッチ４８がまだ上側位置に
あるから低レベルとなる。その後入力信号が瞬時ｔ４に
てしきい値Ｖ１以下に降下すると、比較器５２の出力端
子における信号も低レベルとなり、遅延部材５０による
遅延後にフリップフロップ４６が再びリセットされ、ス
イッチ４８が再び下側の位置へと戻る。遅延部材５０は
入力信号Ｉにおける小さな妨害の影響をなくすようにす
る。その理由は、入力信号Ｉがしきい値Ｖ１を通過する
瞬時ｔ４に、この入力信号に僅かな妨害信号がある場
合、入力信号がしきい値Ｖ１を短期間にて数回上下に通
過し、図８Ｂに示すように比較器５２の出力端子にそれ
相当の信号も発生することになるからである。遅延部材
５０がない場合には、比較器５２の出力端子における信
号の第１縁部がフリップフロップ４６を切り替え、スイ
ッチ４８を比較器５２の出力端子に接続するため、この
比較器の出力端子における信号転換部も信号出力端子に
現れることになる。しかし、遅延部材５０があるため
に、フリップフロップ４６は比較器５２の出力端子にお
ける斯様な短い信号転換部が減衰した後にしか切り替え
られなくなる。

【００３６】このことからして、図４に示した順序のし
きい値Ｖ１とＶ４との間にてヒステリシスを有するシュ
ミットトリガにより比較器５２を置き換えれば、遅延部
材５０を省くことができる。これに対し、シュミットト
リガ５４も簡単な比較器と置き換え、遅延部材５０ａが
ある場合に、この比較器の第２入力端子がしきい値Ｖ２
を受信するようにすることもできる。しかし、比較器５
２をシュミットトリガとして構成する場合には、入力信
号の双方の縁部に対して回路装置の信頼度をさらに向上
させるために遅延部材５０及び５０ａも設けることもで
きる。

【００３７】図９は図７の回路装置に相当するもので、
スイッチ４８及びフリップフロップ４６を別々のゲート
で作製する場合の回路装置を示す。比較器５２の出力端
子はＡＮＤゲートの入力端子と、インバータ５６及び遅
延部材５０を経てＮＡＮＤゲート７０の一方の入力端子
とに接続されている。シュミットトリガ５４の出力端子
はＡＮＤゲート７６の入力端子と、遅延部材５０ａを経
てＮＡＮＤゲート７２の一方の入力端子とに接続されて
いる。ＮＡＮＤゲート７０及び７２の出力端子は、これ
らの各他方のゲートのそれぞれ別の入力端子と、ＡＮＤ
ゲート７４及び７６のそれぞれ他方の入力端子とに接続
されている。ＡＮＤゲート７４及び７６の出力端子はＯ
Ｒゲート７８の入力端子に接続され、このＯＲゲートの
出力端子が信号出力端子４に接続されている。ＮＡＮＤ
ゲート７０及び７２はフリップフロップを構成するが、
ゲート７４，７６及び７８はスイッチを構成する。図９
に示した回路の機能が図７に示した回路の機能と同じで
あることは明らかである。

【図面の簡単な説明】

【図１】本発明による回路装置を有す差分信号評価装置
のブロック図である。

【図２】障害がない場合及び障害がある場合に図１の回
路装置の種々の個々における信号波形の例を示す波形図
である。

【図３】２つ以上の異なる値の出力信号に対する本発明
による回路装置の実施例を示すブロック図である。

【図４】図３の回路装置の種々の点における信号波形の
例を示す波形図である。

【図５】しきい値を切り替えるスイッチング装置の他の
例を示すブロック図である。

【図６】出力信号を切り替える回路装置を示すブロック
図である。

【図７】記憶段を出力信号用の比較器の出力によって制
御する回路装置を示すブロック図である。

【図８】図７に示す回路の種々の点における信号波形の
例を示す波形図である。

【図９】それぞれのスイッチをゲートによって作製する
回路装置の例を示すブロック図である。

【符号の説明】

２ 信号入力端子 ４，４ａ，４ｂ 信号出力端子 ６，６ａ，６ｂ 比較器 ８，８ａ，８ｂ スイッチ １０ａ，１０ｂ，２０ スイッチング装置 １２ａ，１２ｂ シュミットトリガ ２２，２４ 比較器 ２６ フリップフロップ（記憶段） ３２，３４，３６ 遅延部材 Ｉ 入力信号 Ｖ１〜Ｖ４，Ｖ′１〜Ｖ′４ しきい値 ０，０１，０２ 出力信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハラルト アイゼル ドイツ連邦共和国 25421 ピンネベルク ネダーフェルド ６

Claims (10)

【特許請求の範囲】
1. 【請求項１】 スイッチングしきい値のそれぞれのしき
   い値を切り替えることのできる少なくとも１個のしきい
   値スイッチを利用しながら、実質上かなりゆっくり変化
   し、且つ信号入力端子に供給される入力信号から、該入
   力信号が数個のしきい値のうちの或るしきい値を通過す
   る際に本来トランジションなしで切り替わる複数の予定
   値を有する信号を出力端子に発生する出力信号発生用回
   路装置において、 低い入力信号に対しては前記スイッチングしきい値が第
   １の低いしきい値を有し、前記入力信号が前記第１しき
   い値以上になると、前記出力信号が第１値から第２値へ
   と切り替わり、 前記入力信号が第３しきい値以上になると、前記スイッ
   チングしきい値が第２の高いしきい値へと切り替わり、 前記入力信号が前記第２しきい値以下に降下すると、前
   記出力信号が再び前記第１値へと切り替わり、且つ前記
   入力信号が第４しきい値以下に降下した場合に前記スイ
   ッチングしきい値が前記第１しきい値に切り替えられる
   ようにしたことを特徴とする出力信号発生用回路装置。
2. 【請求項２】 前記第３しきい値を前記第２しきい値よ
   りも高くし、及び／又は前記第４しきい値を前記第１し
   きい値よりも低くすることを特徴とする請求項１に記載
   の回路装置。
3. 【請求項３】 前記第３しきい値を前記第２しきい値と
   等しくし、且つ前記スイッチングしきい値の第１から第
   ２しきい値への切り替えを遅延態様で行ない、及び／又
   は前記第４しきい値を前記第１しきい値と等しくし、且
   つ前記第２しきい値から第１しきい値へのスイッチング
   しきい値の切り替えを遅延態様で行なうようにしたこと
   を特徴とする請求項１に記載の回路装置。
4. 【請求項４】 第１及び第２入力端子並びに１個の出力
   端子を有している少なくとも１個の第１比較器（６；６
   ａ，６ｂ）を具え、該第１比較器の前記出力端子を前記
   信号出力端子（４）に結合させ、前記第１比較器の前記
   第１入力端子を前記信号入力端子（２）に結合させ、前
   記第１比較器の前記第２入力端子を第１スイッチ（８；
   ８ａ，８ｂ）の出力端子に結合させ、該第１スイッチも
   ２つの入力端子を有し、これらの入力端子が前記第１及
   び第２しきい値（Ｖ１，Ｖ２，Ｖ′１，Ｖ′２）をそれ
   ぞれ受信し、前記第１スイッチが制御入力端子も有して
   おり、且つ前記比較器（６；６ａ，６ｂ）用のスイッチ
   ング装置（２０；１０ａ，１０ｂ）も具え、該スイッチ
   ング装置が前記信号入力端子（２）に結合される入力端
   子及び前記第１スイッチ（８；８ａ，８ｂ）の前記制御
   入力端子に結合される出力端子を有し、前記入力信号
   （Ｉ）が前記第３しきい値以上になると、前記第１スイ
   ッチが前記第１しきい値（Ｖ１，Ｖ′１）から前記第２
   しきい値（Ｖ２，Ｖ′２）へと切り替わるのに対し、前
   記入力信号（Ｉ）が前記第４しきい値（Ｖ４，Ｖ′４）
   以下に降下すると前記第１スイッチが前記第２しきい値
   （Ｖ２，Ｖ′２）から前記第１しきい値（Ｖ１，Ｖ′
   １）へと切り替わるようにしたことを特徴とする請求項
   １〜３のいずれか一項に記載の回路装置。
5. 【請求項５】 少なくとも第２及び第３比較器（４２，
   ４４，５２，５４）を具え、これらの各比較器が少なく
   とも第１入力端子と出力端子とを有しており、これら両
   比較器（４２，４４，５２，５４）の前記第１入力端子
   が前記信号入力端子（２）に接続され、前記第２比較器
   （４２，５２）の出力端子の信号は、前記入力信号
   （Ｉ）が前記第１しきい値（Ｖ１）を通過する際に変わ
   るのに対し、前記第３比較器（４４，５４）の出力端子
   における信号は、前記入力信号（Ｉ）が前記第２しきい
   値（Ｖ２）を通過する際に変わり、前記第２及び第３比
   較器の出力端子は第２スイッチ（４８）の入力端子に接
   続され、該第２スイッチの出力端子は前記信号出力端子
   （４）に接続され、前記第２スイッチは制御入力端子を
   具え、且つ前記第２及び第３比較器（４２，４４，５
   ２，５４）に対する各スイッチング装置（３０，４０）
   も具えており、該スイッチング装置が前記信号入力端子
   （２）に結合される入力端子及び前記第２スイッチ（４
   ８）の制御入力端子に結合される出力端子を有し、前記
   入力信号（Ｉ）が前記第３しきい値（Ｖ３）以上になる
   と、前記スイッチング装置（３０，４０）が前記第２ス
   イッチ（４８）を前記第２比較器（４２，５２）の出力
   端子から前記第３比較器（４４，５４）の出力端子へと
   切り替えて、該出力端子を前記信号出力端子（４）に結
   合させ、且つ前記入力信号が前記第４しきい値（Ｖ４）
   以下に降下すると、前記スイッチング装置（３０，４
   ０）が前記第２スイッチ（４８）を前記第３比較器（４
   ４，５４）の出力端子から前記第２比較器（４２，５
   ２）の出力端子へと切り替えて、該出力端子を前記信号
   出力端子（４）へ結合するようにしたことを特徴とする
   請求項１〜３のいずれか一項に記載の回路装置。
6. 【請求項６】 前記スイッチング装置（１０ａ，１０
   ｂ）が、入力端子及び出力端子を有すると共に前記第３
   しきい値（Ｖ３）及び第４しきい値（Ｖ４）に相当する
   スイッチング電圧でスイッチング・ヒステリシスを呈す
   るシュミットトリガ（１２ａ，１２ｂ）を具え、該シュ
   ミットトリガの前記入力端子が前記信号入力端子（２）
   に結合され、且つ前記シュミットトリガの前記出力端子
   が前記第１スイッチ（８ａ，８ｂ）の前記制御入力端子
   に結合されるようにしたことを特徴とする請求項４又は
   ５に記載の回路装置。
7. 【請求項７】 前記スイッチング装置（２０，３０）
   が、第１及び第２入力端子と出力端子とを有している双
   安定記憶段（２６）並びに第１及び第２の他の比較器
   （２２，２４）も具えており、これらの各比較器が第１
   及び第２入力端子と出力端子とを有しており、前記記憶
   段（２６）の出力端子が前記第１及び第２スイッチ
   （８，４８）の制御入力端子に結合され、前記記憶段
   （２６）の２つの入力端子が、それぞれ対応する前記第
   １及び第２の他の比較器（２２，２４）の出力端子に接
   続され、これら双方の他の比較器（２２，２４）の第１
   入力端子が前記信号入力端子（２）に接続されるのに対
   し、前記他の比較器（２２，２４）の第２入力端子が前
   記第３しきい値（Ｖ３）及び第４しきい値（Ｖ４）をそ
   れぞれ受信するようにしたことを特徴とする請求項４又
   は５に記載の回路装置。
8. 【請求項８】 前記スイッチング装置（４０）が第１及
   び第２入力端子と出力端子とを有する双安定記憶段（４
   ６）を具え、該記憶段の出力端子が前記第２スイッチ
   （４８）の制御入力端子に接続されるのに対し、前記記
   憶段の第１入力端子が前記第２比較器（５２）の出力端
   子に結合され、且つ前記記憶段の第２入力端子が前記第
   ３比較器（５４）の出力端子に結合されるようにしたこ
   とを特徴とする請求項５に記載の回路装置。
9. 【請求項９】 前記２つの比較器（５２，５４）のうち
   の少なくとも一方の比較器が、前記第２比較器（５２）
   用の前記第１しきい値（Ｖ１）及び第４しきい値（Ｖ
   ４）に相当し、且つ前記第３比較器（５４）用の前記第
   ２しきい値（Ｖ２）及び第３しきい値（Ｖ３）に相当す
   るそれぞれのスイッチング電圧でスイッチング・ヒステ
   リシスを呈するシュミットトリガとして構成されるよう
   にしたことを特徴とする請求項８に記載の回路装置。
10. 【請求項１０】 前記双安定記憶段（２６，４６）の入
    力端子のうちの少なくとも一方の入力端子の前に遅延素
    子（３２，３４，５０，５０ａ）を設けたことを特徴と
    する請求項７〜９のいずれか一項に記載の回路装置。