JPS60176324A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPS60176324A JPS60176324A JP59032239A JP3223984A JPS60176324A JP S60176324 A JPS60176324 A JP S60176324A JP 59032239 A JP59032239 A JP 59032239A JP 3223984 A JP3223984 A JP 3223984A JP S60176324 A JPS60176324 A JP S60176324A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- digital signal
- output
- multiplexer
- threshold level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
- H03K5/088—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、波形整形回路に関し、特に伝送或いは記録再
生されたディジタル信号の波形整形回路に関する。
生されたディジタル信号の波形整形回路に関する。
背景技術
例えばディジタルオーディオシステムにおいては音声デ
ータに応じて瞬時レベルが変化するディジタル信号の記
録及び再生がなされる。このディジタルオーディオシス
テムにおいて、記録再生系の帯域を広くすることが困難
なため記録再生されたディジタル信号の高域の周波数成
分が減衰し、該ディジタル信号の波形が歪んで立上り及
び立下り時間が長くなる。このため、記録再生されたデ
ィジタル信号の瞬時レベルがスレショールドレベル近傍
のレベルとなる時間が長くなって符号誤りが発生する恐
れが生じることとなる。従って、ディジタルオーディオ
システム等においては記録再生されたディジタル信号か
らデータを誤りなく抜き出すために該ディジタル信号の
波形を整形する波形整形回路が不可欠となっている。
ータに応じて瞬時レベルが変化するディジタル信号の記
録及び再生がなされる。このディジタルオーディオシス
テムにおいて、記録再生系の帯域を広くすることが困難
なため記録再生されたディジタル信号の高域の周波数成
分が減衰し、該ディジタル信号の波形が歪んで立上り及
び立下り時間が長くなる。このため、記録再生されたデ
ィジタル信号の瞬時レベルがスレショールドレベル近傍
のレベルとなる時間が長くなって符号誤りが発生する恐
れが生じることとなる。従って、ディジタルオーディオ
システム等においては記録再生されたディジタル信号か
らデータを誤りなく抜き出すために該ディジタル信号の
波形を整形する波形整形回路が不可欠となっている。
従来のかかる波形整形回路’ｔｉｌ１図に示す。第１図
において、伝送或いは記録再生されたディジタル信号ａ
が入力端子１’Ｎ、 ２介してコンパレータ１の正側入
力端子に供給される。コンパレータ１の負側入力端子に
は電源電圧を抵抗Ｒ，及び１（，２によって分圧した電
圧Ｖ。が印加されている０このコンパレータｌの出力は
、ディジタル信号αの瞬時レベルが電圧■。全越えたと
き高レベルとな９かつディジタル信号ａの瞬時レベルが
電圧■。以下のとき低レベルと表る。このため、コンパ
レータ１より波形整形されて立上り及び立下り時間が極
めて短くなったディジタル信号が出力されて出力端子Ｏ
ＵＴに供給される。
において、伝送或いは記録再生されたディジタル信号ａ
が入力端子１’Ｎ、 ２介してコンパレータ１の正側入
力端子に供給される。コンパレータ１の負側入力端子に
は電源電圧を抵抗Ｒ，及び１（，２によって分圧した電
圧Ｖ。が印加されている０このコンパレータｌの出力は
、ディジタル信号αの瞬時レベルが電圧■。全越えたと
き高レベルとな９かつディジタル信号ａの瞬時レベルが
電圧■。以下のとき低レベルと表る。このため、コンパ
レータ１より波形整形されて立上り及び立下り時間が極
めて短くなったディジタル信号が出力されて出力端子Ｏ
ＵＴに供給される。
ところが、音声データを形成する第２図（Ａ）に示す如
きビット系列に対応しかつ伝送或いは記録再生される前
のディジタル信号の波形が同図（Ｂ）（に、示す如くな
っているときに、記録再生系の帯域が十分広くないと符
号量干渉が発生しコンパレータ１に供給されるディジタ
ル信号ａの波形が同図（Ｃ）に示す如くなる。このとき
のディジタル信号ａの波形は、立上り及び立下り時間が
長くなると共に各ビットに対応する区間における瞬時レ
ベルが直前のビットにおける符号によって変化するので
各ピントにおける符号の判別がつきにくい波形となる。
きビット系列に対応しかつ伝送或いは記録再生される前
のディジタル信号の波形が同図（Ｂ）（に、示す如くな
っているときに、記録再生系の帯域が十分広くないと符
号量干渉が発生しコンパレータ１に供給されるディジタ
ル信号ａの波形が同図（Ｃ）に示す如くなる。このとき
のディジタル信号ａの波形は、立上り及び立下り時間が
長くなると共に各ビットに対応する区間における瞬時レ
ベルが直前のビットにおける符号によって変化するので
各ピントにおける符号の判別がつきにくい波形となる。
すなわち、例えば１つ前のビット及び２つ前のビ・ソト
における符号が共に０°゛のときにはＩＩ ＩＩＩに対
応する瞬時レベルが極めて低くなり、またそれら直前の
２つのビットにおける符号が共に“１”のときには“０
°°に対応する瞬時レベルが極めて高くなる。かかる場
合にはコンパレータｌ↓り第２図（Ｄ）に示す如きディ
ジタル信号が出力され各ピントに対応する区間の長さが
変動する。この各ビットに対応する区間の存続時間内の
いずれかの時刻にビットにおける符号を判別してデータ
の抜き出しを行なう必要があるので、各ビットに対応す
る区間の長さの変動によって当該区間が短くなった場合
にはジッタマージンすなわち時間軸変動に対するデータ
抜き出しのマージンが少なくなることとなる。従って、
従来の波形整形回路においては符号量干渉が発生した場
合に符号誤りの生じる確率が高くなるという欠点があっ
た。
における符号が共に０°゛のときにはＩＩ ＩＩＩに対
応する瞬時レベルが極めて低くなり、またそれら直前の
２つのビットにおける符号が共に“１”のときには“０
°°に対応する瞬時レベルが極めて高くなる。かかる場
合にはコンパレータｌ↓り第２図（Ｄ）に示す如きディ
ジタル信号が出力され各ピントに対応する区間の長さが
変動する。この各ビットに対応する区間の存続時間内の
いずれかの時刻にビットにおける符号を判別してデータ
の抜き出しを行なう必要があるので、各ビットに対応す
る区間の長さの変動によって当該区間が短くなった場合
にはジッタマージンすなわち時間軸変動に対するデータ
抜き出しのマージンが少なくなることとなる。従って、
従来の波形整形回路においては符号量干渉が発生した場
合に符号誤りの生じる確率が高くなるという欠点があっ
た。
発明の概要
そこで、本発明の目的は符号量干渉が生じても符号誤り
の発生を防止することができる波形整形回路全提供する
ことである。
の発生を防止することができる波形整形回路全提供する
ことである。
本発明による波形整形回路は、ディジタル信号の瞬時レ
ベルと互いに異なる複数の基準レベルと全それぞれ比較
して比較結果に応じたレベルを有する信号全出力する複
数のレベル比較手段を含み、これら複数のレベル比較手
段の出力のうちの１つを既に出力したディジタル信号に
含まね、ていた２値情報に応じて選択的に波形整形され
たディジタル信号として出力する構成となっている。
ベルと互いに異なる複数の基準レベルと全それぞれ比較
して比較結果に応じたレベルを有する信号全出力する複
数のレベル比較手段を含み、これら複数のレベル比較手
段の出力のうちの１つを既に出力したディジタル信号に
含まね、ていた２値情報に応じて選択的に波形整形され
たディジタル信号として出力する構成となっている。
実施例
以下、本発明の実施例につき第３図及び第４図を参照し
て詳細に説明する。
て詳細に説明する。
第３図において、伝送或いは記録再生されたディジタル
信号ａがコンパレータ２〜５の各正側入力端子に供給さ
れている。一方、電源と接地間には抵抗１１Ｌ、〜Ｒ７
が直列接続されている。そして、抵抗Ｉｔ３及び几４の
直列接続点、抵抗Ｒ４及び１ｔ５の直列接続点、抵抗Ｒ
５及びＲ６の直列接続点、抵抗Ｒ６及びＲ７の直列接続
点の各々に導出された電圧■！〜■４がそれぞれコンパ
レータ２〜５の各負側入力端子に印加されている。これ
らコンパレータ２〜５の出力は信号選択手段としてのｌ
ビット４チヤンネルのマルチプレクサ６の人力信号Ｃ６
−０３となっている。
信号ａがコンパレータ２〜５の各正側入力端子に供給さ
れている。一方、電源と接地間には抵抗１１Ｌ、〜Ｒ７
が直列接続されている。そして、抵抗Ｉｔ３及び几４の
直列接続点、抵抗Ｒ４及び１ｔ５の直列接続点、抵抗Ｒ
５及びＲ６の直列接続点、抵抗Ｒ６及びＲ７の直列接続
点の各々に導出された電圧■！〜■４がそれぞれコンパ
レータ２〜５の各負側入力端子に印加されている。これ
らコンパレータ２〜５の出力は信号選択手段としてのｌ
ビット４チヤンネルのマルチプレクサ６の人力信号Ｃ６
−０３となっている。
このマルチプレクサ６の出力Ｙ［Ｄ形フリップフロップ
フのＤ入力端子及び出力端子ＯＵＴに供給される。１〕
形フリツプフロツプ７のＱ出力は、１）形フリップフロ
ップ８のＤ入力端子に供給されていると同時にマルチプ
レクサ６にチャンネル選択用の制菌信号Ｂとして供給さ
れている。Ｄ形フリップフロップ８のＱ出力はマルチプ
レクサ６にチャンネル選択用の制菌信号Ａとして供給さ
れている。これら１〕形フリツプフロツプ７及び８の各
クロック入力端子にはクロック抽出回路（図示せず〕等
によってディジタル信号から抽出されたデータ抜き出し
用クロックすなわち例えばディジタル信号の各ビットに
対応する区間の中間点に対応する時刻に発生するクロッ
クが入力端子ｌＮ２＝ｚ介して供給されている。
フのＤ入力端子及び出力端子ＯＵＴに供給される。１〕
形フリツプフロツプ７のＱ出力は、１）形フリップフロ
ップ８のＤ入力端子に供給されていると同時にマルチプ
レクサ６にチャンネル選択用の制菌信号Ｂとして供給さ
れている。Ｄ形フリップフロップ８のＱ出力はマルチプ
レクサ６にチャンネル選択用の制菌信号Ａとして供給さ
れている。これら１〕形フリツプフロツプ７及び８の各
クロック入力端子にはクロック抽出回路（図示せず〕等
によってディジタル信号から抽出されたデータ抜き出し
用クロックすなわち例えばディジタル信号の各ビットに
対応する区間の中間点に対応する時刻に発生するクロッ
クが入力端子ｌＮ２＝ｚ介して供給されている。
以上の構成において、マルチプレクサ６の入力信号Ｃ６
−０３は制ｆｉ＋信号Ａ、Ｂの状態に応じて次表の如き
真理値表によって出力Ｙとして選択的に出力されるもの
とする。
−０３は制ｆｉ＋信号Ａ、Ｂの状態に応じて次表の如き
真理値表によって出力Ｙとして選択的に出力されるもの
とする。
表
尚、表においてＬは低レベル全示し、Ｈは高レベルを示
している。
している。
今、Ｄ形フリップフロップ７及び８のクロック入力端子
には各ビットに対応する区間の中間点に対応する時刻に
発生するクロックが供給されるので、このクロックの発
生時にマルチプレクサ６より出力されてＤ形りリップフ
ロップ７のＤ入力端子に供給されているビットにおける
符号及びこのＤ形フリップフロップ７に既に記憶されて
いｉｌつ前のピｙ）における符号がＤ形フリノグフロン
プ７及び８にそれぞれ記憶される。従って、次のどノド
に対応する区間の前半においては１〕形フリツプフロツ
プ７及び８にはマルチプレクサ６Ｊ：９出力されている
ビットの１つ前のビットの符号ＸＩ及び２つ前のビット
の符号Ｘ２が記憶されていることとなる。これらＤ形フ
リップフロップ７及び８のＱ出力がマルチプレクサ６の
制［１人力Ｂ及びＡになっているので、符号Ｘ１及びＸ
２が共に°“０゛であった場合には開脚信号Ｂ及びＡが
共に低レベルとなって人力信号Ｃ６として供給されてい
るコンパレータ５の出力すなわち電圧■１〜■４のうち
最も低い電圧■４ヲスレショールドレベルとして波形整
形されたディジタル信号が出力Ｙとして選択的に出力さ
れる。また、符号Ｘ１及びＸ２がそれぞれ”ｏ”、“′
ｌ“。
には各ビットに対応する区間の中間点に対応する時刻に
発生するクロックが供給されるので、このクロックの発
生時にマルチプレクサ６より出力されてＤ形りリップフ
ロップ７のＤ入力端子に供給されているビットにおける
符号及びこのＤ形フリップフロップ７に既に記憶されて
いｉｌつ前のピｙ）における符号がＤ形フリノグフロン
プ７及び８にそれぞれ記憶される。従って、次のどノド
に対応する区間の前半においては１〕形フリツプフロツ
プ７及び８にはマルチプレクサ６Ｊ：９出力されている
ビットの１つ前のビットの符号ＸＩ及び２つ前のビット
の符号Ｘ２が記憶されていることとなる。これらＤ形フ
リップフロップ７及び８のＱ出力がマルチプレクサ６の
制［１人力Ｂ及びＡになっているので、符号Ｘ１及びＸ
２が共に°“０゛であった場合には開脚信号Ｂ及びＡが
共に低レベルとなって人力信号Ｃ６として供給されてい
るコンパレータ５の出力すなわち電圧■１〜■４のうち
最も低い電圧■４ヲスレショールドレベルとして波形整
形されたディジタル信号が出力Ｙとして選択的に出力さ
れる。また、符号Ｘ１及びＸ２がそれぞれ”ｏ”、“′
ｌ“。
であった場合には人力信号Ｃ１としてマルチプレクサ６
に供給されているコンパレータ４の出力すなわち２番目
に低い電圧Ｖ３ヲスレショールドレベルとして波形整形
されたディジタル信号が出力Ｙとして選択的に導出され
る。また、符号ＸＩ及びＸ２がそれぞれ“〒１ 、１１
ＯＩＩであった場合には入力信号Ｃ２としてマルチプレ
クサ６に供給されているコンパレータ３の出力すなわち
電圧■１〜■４のうち２番目に高い電圧Ｖ２’ｔスレシ
ョールドレベルとして波形整形されたディジタル信号が
出力Ｙとして選択的に導出される。また、符号Ｘ１及び
Ｘ２が共に“１”であった場合には人力信号Ｃ３として
マルチプレクサ６に供給されているコンパレータ２の出
力すなわち電圧■１〜Ｖ、のうち最も高い電圧■＋にス
レンヨールドレベルとして波形整形されたディジタル信
号が出力Ｙとして選択的に導出される。
に供給されているコンパレータ４の出力すなわち２番目
に低い電圧Ｖ３ヲスレショールドレベルとして波形整形
されたディジタル信号が出力Ｙとして選択的に導出され
る。また、符号ＸＩ及びＸ２がそれぞれ“〒１ 、１１
ＯＩＩであった場合には入力信号Ｃ２としてマルチプレ
クサ６に供給されているコンパレータ３の出力すなわち
電圧■１〜■４のうち２番目に高い電圧Ｖ２’ｔスレシ
ョールドレベルとして波形整形されたディジタル信号が
出力Ｙとして選択的に導出される。また、符号Ｘ１及び
Ｘ２が共に“１”であった場合には人力信号Ｃ３として
マルチプレクサ６に供給されているコンパレータ２の出
力すなわち電圧■１〜Ｖ、のうち最も高い電圧■＋にス
レンヨールドレベルとして波形整形されたディジタル信
号が出力Ｙとして選択的に導出される。
以上の動作において、第４図（Ａ）に示す如きビット系
列に対応しかつ伝送或いは記録再生される前のディジタ
ル信号が同図（Ｂ）に示す如くなっているときに符号量
干渉が発生すると入力端子ＩＮ。
列に対応しかつ伝送或いは記録再生される前のディジタ
ル信号が同図（Ｂ）に示す如くなっているときに符号量
干渉が発生すると入力端子ＩＮ。
全弁して入力されるディジタル信号ａの各ビットに対応
する区間の瞬時レベルが１つ前のビ・ソト及び２つ前の
どノドにおける符号に応じて変化してディジタル信号α
の波形が同図（Ｃ）に示す如く各ビットにおける符号の
判別がつきにくい波形となる。しかしながら、各ビット
の１つ前のビット及び２つ前のビットにおける符号によ
ってスレショールドレベルが実質的に同図（Ｃ）に破線
で示す如く変化するので、伝送或いは記録再生される前
のディジタル信号とほぼ同一波形を有するディジタル信
号が得られることとなる。
する区間の瞬時レベルが１つ前のビ・ソト及び２つ前の
どノドにおける符号に応じて変化してディジタル信号α
の波形が同図（Ｃ）に示す如く各ビットにおける符号の
判別がつきにくい波形となる。しかしながら、各ビット
の１つ前のビット及び２つ前のビットにおける符号によ
ってスレショールドレベルが実質的に同図（Ｃ）に破線
で示す如く変化するので、伝送或いは記録再生される前
のディジタル信号とほぼ同一波形を有するディジタル信
号が得られることとなる。
尚、上記実施例においては出力Ｙとして出力されている
ビットの１つＡｊｌのビットにおける符号及び２つ前の
ビットにおける符号によ、りスレショールドレベルを実
質的に変化させているが、出力Ｙとして出力されている
ビットの前のビットにおける符号によってスレショール
ドレベル［化させるのであれば、１つ前のピントにおけ
る符号のみによってスレンヨールドレベルｋｆ化させて
もよく、又２つ以上の符号によってスレショールドレベ
ルを変化させてもよいのは明らかである。
ビットの１つＡｊｌのビットにおける符号及び２つ前の
ビットにおける符号によ、りスレショールドレベルを実
質的に変化させているが、出力Ｙとして出力されている
ビットの前のビットにおける符号によってスレショール
ドレベル［化させるのであれば、１つ前のピントにおけ
る符号のみによってスレンヨールドレベルｋｆ化させて
もよく、又２つ以上の符号によってスレショールドレベ
ルを変化させてもよいのは明らかである。
効果
以上詳述した如く本発明による波形整形回路は、ディジ
タル信号に含まれているデータを形成するビット系列に
おける各ビットの前に存在するピントにおける符号に応
じてスレショールドレベル全変化させる構成となってい
るので、符号量干渉が発生しても伝送或いは記録再生さ
れる前のディジタル信号の波形とほぼ同一の波形を有す
るディジタル信号ケ得ることができ、符号誤ジの発生を
防止することができることとなる。
タル信号に含まれているデータを形成するビット系列に
おける各ビットの前に存在するピントにおける符号に応
じてスレショールドレベル全変化させる構成となってい
るので、符号量干渉が発生しても伝送或いは記録再生さ
れる前のディジタル信号の波形とほぼ同一の波形を有す
るディジタル信号ケ得ることができ、符号誤ジの発生を
防止することができることとなる。
第ｘｌ￥１に、従来の波形歪形回路を示す回路図、第２
図は、第１図の回路の動作を示す波形図、第３図は、本
発明の一実施例を示す回路ブロック図、第４図は、第３
図の１回路の動作を示す波形図であるＯ 主安部分の符号の説明 ２〜５・・・コンパレータ ６・・マルチプレクサ７．
８・・・Ｄ形フリップフロップ １１３〜１（７・・・抵抗 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦
図は、第１図の回路の動作を示す波形図、第３図は、本
発明の一実施例を示す回路ブロック図、第４図は、第３
図の１回路の動作を示す波形図であるＯ 主安部分の符号の説明 ２〜５・・・コンパレータ ６・・マルチプレクサ７．
８・・・Ｄ形フリップフロップ １１３〜１（７・・・抵抗 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦
Claims (1)
- ２値情報に応じて瞬時レベルが変化するディジタル信号
の波形整形回路であって、前記ディジタル信号の瞬時レ
ベルと互いに異なる複数の基準レベルとをそれぞれ比較
する複数のレベル比較手段を含み、前記複数のレベル比
１咬手段の出力のうちの１つを既に出力したディジタル
信号に含まれていた２値情報に応じて選択的に波形整形
されたディジタル信号として出力するようにしたことを
特徴とする波形整形回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032239A JPS60176324A (ja) | 1984-02-22 | 1984-02-22 | 波形整形回路 |
| US06/703,966 US4639681A (en) | 1984-02-22 | 1985-02-21 | Waveform reshaping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032239A JPS60176324A (ja) | 1984-02-22 | 1984-02-22 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60176324A true JPS60176324A (ja) | 1985-09-10 |
Family
ID=12353435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59032239A Pending JPS60176324A (ja) | 1984-02-22 | 1984-02-22 | 波形整形回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4639681A (ja) |
| JP (1) | JPS60176324A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525061A (ja) * | 2003-04-09 | 2007-08-30 | ラムバス・インコーポレーテッド | パーシャルレスポンス受信機 |
| JP2008124714A (ja) * | 2006-11-10 | 2008-05-29 | Hitachi Ltd | 半導体集積回路装置 |
| US9287909B2 (en) | 2003-12-17 | 2016-03-15 | Rambus Inc. | High speed signaling system with adaptive transmit pre-emphasis |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191462A (en) * | 1990-05-11 | 1993-03-02 | At&T Bell Laboratories | Fiber optic transmission distortion compensation |
| JP2547891B2 (ja) * | 1990-06-28 | 1996-10-23 | シャープ株式会社 | 信号検出装置 |
| US5210712A (en) * | 1990-09-29 | 1993-05-11 | Anritsu Corporation | Waveform shaping circuit and digital signal analyzing apparatus using the same |
| EP0575124B1 (en) * | 1992-06-15 | 2001-05-16 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| DE4221113C1 (de) * | 1992-06-26 | 1993-12-09 | Sick Optik Elektronik Erwin | Komparatorschaltung zur Auslösung eines Schaltvorganges beim Durchgang eines veränderlichen Meßsignals durch eine Schaltschwelle |
| JPH06103748A (ja) * | 1992-09-16 | 1994-04-15 | Mitsubishi Electric Corp | Ｉｃメモリカードの電源制御回路 |
| DE19702303A1 (de) * | 1997-01-23 | 1998-07-30 | Philips Patentverwaltung | Schaltungsanordnung zum Erzeugen eines Ausgangssignals |
| EP0912020A3 (de) * | 1997-10-25 | 2002-07-03 | Alcatel | Entscheidungsverfahren mit adaptiven Schwellwerten |
| US7639736B2 (en) | 2004-05-21 | 2009-12-29 | Rambus Inc. | Adaptive receive-side equalization |
| EP2375661B1 (en) * | 2005-01-20 | 2018-09-26 | Rambus Inc. | High-speed signaling systems with adaptable pre-emphasis and equalization |
| KR100763355B1 (ko) * | 2006-03-22 | 2007-10-04 | 삼성전자주식회사 | 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치 |
| US7639737B2 (en) | 2006-04-27 | 2009-12-29 | Rambus Inc. | Adaptive equalization using correlation of edge samples with data patterns |
| EP2498463A3 (en) | 2007-01-08 | 2013-09-11 | Rambus Inc. | Adaptive continuous-time line equalizer for correcting the first post-cursor ISI |
| US9488530B2 (en) * | 2013-10-23 | 2016-11-08 | National Kaohsiung First University Of Science And Technology | Time-domain temperature sensing system with a digital output and method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55107328A (en) * | 1979-02-08 | 1980-08-18 | Nippon Telegr & Teleph Corp <Ntt> | Binary system for analogous signal |
| JPS5748845A (en) * | 1980-09-09 | 1982-03-20 | Nec Corp | Data signal detecting circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577627A (en) * | 1980-06-17 | 1982-01-14 | Sony Corp | Waveform shaping circuit for code signal |
| JPS5753809A (en) * | 1980-09-16 | 1982-03-31 | Toshiba Corp | Waveform shaping circuit of digital signal processor |
| US4546394A (en) * | 1982-01-29 | 1985-10-08 | Sansui Electric Co., Ltd. | Signal reconstruction circuit for digital signals |
| JPS5952417A (ja) * | 1982-09-16 | 1984-03-27 | Toshiba Corp | デ−タ抜取回路 |
-
1984
- 1984-02-22 JP JP59032239A patent/JPS60176324A/ja active Pending
-
1985
- 1985-02-21 US US06/703,966 patent/US4639681A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55107328A (en) * | 1979-02-08 | 1980-08-18 | Nippon Telegr & Teleph Corp <Ntt> | Binary system for analogous signal |
| JPS5748845A (en) * | 1980-09-09 | 1982-03-20 | Nec Corp | Data signal detecting circuit |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9917708B2 (en) | 2003-04-09 | 2018-03-13 | Rambus Inc. | Partial response receiver |
| US9407473B2 (en) | 2003-04-09 | 2016-08-02 | Rambus Inc. | Partial response receiver |
| US7715509B2 (en) | 2003-04-09 | 2010-05-11 | Rambus Inc. | Partial response receiver |
| JP4718451B2 (ja) * | 2003-04-09 | 2011-07-06 | ラムバス・インコーポレーテッド | パーシャルレスポンス受信機 |
| JP2007525061A (ja) * | 2003-04-09 | 2007-08-30 | ラムバス・インコーポレーテッド | パーシャルレスポンス受信機 |
| US11502878B2 (en) | 2003-04-09 | 2022-11-15 | Rambus Inc. | Partial response receiver |
| US10764094B2 (en) | 2003-04-09 | 2020-09-01 | Rambus Inc. | Partial response receiver |
| US10225111B2 (en) | 2003-04-09 | 2019-03-05 | Rambus Inc. | Partial response receiver |
| US8170163B2 (en) | 2003-04-09 | 2012-05-01 | Rambus Inc. | Partial response receiver |
| US9705710B2 (en) | 2003-12-17 | 2017-07-11 | Rambus Inc. | High speed signaling system with adaptive transmit pre-emphasis |
| US10411923B2 (en) | 2003-12-17 | 2019-09-10 | Rambus Inc. | High speed signaling system with adaptive transmit pre-emphasis |
| US10771295B2 (en) | 2003-12-17 | 2020-09-08 | Rambus Inc. | High speed signaling system with adaptive transmit pre-emphasis |
| US11233678B2 (en) | 2003-12-17 | 2022-01-25 | Rambus Inc. | High speed signaling system with adaptive transmit pre-emphasis |
| US9287909B2 (en) | 2003-12-17 | 2016-03-15 | Rambus Inc. | High speed signaling system with adaptive transmit pre-emphasis |
| US11706061B2 (en) | 2003-12-17 | 2023-07-18 | Rambus Inc. | High speed signaling system with adaptive transmit pre-emphasis |
| JP2008124714A (ja) * | 2006-11-10 | 2008-05-29 | Hitachi Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4639681A (en) | 1987-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60176324A (ja) | 波形整形回路 | |
| US4027335A (en) | DC free encoding for data transmission system | |
| US4234897A (en) | DC Free encoding for data transmission | |
| US4677421A (en) | Digital information signal encoding method with reduced run length and improved self-clocking | |
| US3806806A (en) | Adaptive data modulator | |
| US4623846A (en) | Constant duty cycle, frequency programmable clock generator | |
| KR920003508B1 (ko) | 복-레벨 디지탈 신호 제공방법 | |
| US4585952A (en) | Digital waveform shaping circuit | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| EP0143005B1 (en) | Digital data converting methods and apparatus | |
| EP0557130B1 (en) | Data conversion method and recording/reproducing apparatus using the same | |
| JP3240341B2 (ja) | 情報変換方法及び記録再生装置 | |
| JPH0452020B2 (ja) | ||
| US4179659A (en) | Signal transmission system | |
| JP3482212B2 (ja) | （ｎ−１）−ビット情報ワードをｎ−ビットチャネルワードに符号化する符号化装置および方法並びにチャネルワードを情報ワードに復号化する復号化装置および方法 | |
| GB2067055A (en) | Methods of converting binary digital information | |
| JPH0578104B2 (ja) | ||
| KR960006396B1 (ko) | 디지틀신호 기록방법 | |
| US4437086A (en) | Limited look-ahead means | |
| GB2032228A (en) | DC free encoding for data transmission | |
| JP2898132B2 (ja) | ディジタル変調方法および装置 | |
| JP3011436B2 (ja) | ディジタル信号変調方式 | |
| JP3135567B2 (ja) | Ｎｒｚ２進入力信号評価回路および方法 | |
| JPS61154237A (ja) | 同期方式 | |
| EP0064791A1 (en) | Method of transmitting an audio signal via a transmission channel |