JP4159129B2

JP4159129B2 - 出力信号発生用回路装置

Info

Publication number: JP4159129B2
Application number: JP00940798A
Authority: JP
Inventors: モーレスロバート; アイゼルハラルト
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 1997-01-23
Filing date: 1998-01-21
Publication date: 2008-10-01
Anticipated expiration: 2018-01-21
Also published as: JPH10233662A; EP0855798B1; DE19702303A1; EP0855798A1; US6111443A; DE59813036D1

Description

【０００１】
【発明の属する技術分野】
本発明は実質上かなりゆっくり変化する入力信号から、本来トランジションなしで切り替わる複数の予定値を有する出力信号を発生する回路装置に関するものである。
【０００２】
【従来の技術】
斯種の回路装置は、例えば Tietze/Schenk著の本“「Halbleiter−Schaltungsanordungen」Springer−Verlag, 1978年, 第１３４及び１３５頁並びに第４１２〜４１５頁”から一般に知られており、このような回路装置は特にゆっくり信号遷移する入力信号から論理回路にてさらに処理するのに好適な２つの信号値を有する特に明瞭な２進信号を発生するのに役立つ。このような回路の出力信号の値は、入力信号が或る高いしきい値以上となるときに変わり、この出力信号は入力信号がその後に或る低いしきい値以下に降下するときに以前の値に戻る。従って、出力信号は入力信号に重畳される如何なる小さな妨害信号によっても影響されることのないようになる。これは、入力信号が高い方のしきい値を越したら、入力信号を低い方のしきい値以下に降下させる不所望な妨害信号しか出力信号の値を変えることができず、入力信号の立下がり縁での逆もまた同様であるから達成される。
【０００３】
上記従来回路の欠点は、正に向かうか、又は負に向かう信号縁部の開始後の比較的遅い時点でしか信号を評価することができないと云うことにある。入力信号が或るバスから到来し、このバスに幾つかの装置が接続されており、各装置がメッセージの伝送を開始し得る（マルチ−マスタ動作）場合には、バス上での衝突をなくすために、各信号はその信号の立上がり縁の開始後の或る予定した期間内にてサンプリングされ、このサンプリング時の信号状態のみが評価される。広範囲にわたるバスの場合には、信号縁部が比較的平坦になるため、各信号の接続時間は或る所定値よりも短くすることができない。このために、信号の最大周波数、従ってバスの伝送容量が制限される。さらに従来回路では、入力信号が上方しきい値以上となり、また下方しきい値以下に降下する必要がある。しかし、信号を逆位相で伝送する２つのリード線上の信号差から入力信号を取り出し、しかもこれらのリード線の一方が、何等かの不良のために高か、又は低レベルの信号を絶えず伝送する場合には、こうしたリード線から取り出される入力信号は下方又は上方のしきい値範囲内でごく僅かなスウィングでしか変化しないため、このような場合に従来の回路装置によって有効な出力信号を得るのは困難である。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、入力信号の変化をできるだけ速く評価することができ、且つ入力信号のスウィングが小さく、しかもこの小さな信号スウィングの大きさ程度のオフセットであっても全く確実に作動する冒頭にて述べた種類の回路装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために本発明によれば、出力信号の値が変わるしきい値が、入力信号の正に向かう縁部では低く、入力信号の負に向かう縁部では高くなるようにする。これら２つのしきい値間の切り替えは入力信号に応じて、即ち前記しきい値とは異なる別のしきい値にて行なうようにする。高い方のしきい値への切り替えは、入力信号の正に向かう縁部が少なくとも前記高い方のしきい値を越えてから行ない、低い方のしきい値への切り替えは、入力信号がその負に向かう縁部にて少なくともこの低い方のしきい値以下に降下する場合に行なう。出力信号の転換部は従来回路におけるよりも早く、即ち正に向かう縁部又は負に向かう縁部の開始後に短時間で起こり得る。しかし、このような手段による必然的な結果は、少なくとも所定の妨害信号に対する信号対雑音比が低減すると云うことにある。これは、出力信号の最初の転換後の或る所定期間にて入力信号を既知の方法にてサンプリングすることにより補償される。
【０００６】
本発明の原理は出力信号が２進信号でなく、２つ以上の値をとり得る信号の場合にも使用することができる。この場合には、それ相当に多数のしきい値が必要である。下方又は第１しきい値から上方又は第２しきい値へのスイッチングしきい値の切り替えは、入力信号が第２しきい値に等しいか、又はそれよりも大きくし得る第３しきい値以上となる場合に行なうことができ、且つスイッチングしきい値は、入力信号が第１しきい値に等しいか、又はそれ以下とし得る第４しきい値以下に降下する場合に第１しきい値に切り替えることができる。しきい値が等しいときには、相当するしきい値に達した後にしきい値の切り替えを遅延させれば、妨害信号に対する感度を高くすることができる。
【０００７】
本発明による回路装置の実際の好適例では、出力信号を発生させるために比較器を利用し、この比較器によって入力信号を或るしきい値と比較し、これらが一致する場合に出力信号の値を変え、入力信号に応じて追加のスイッチング装置によってしきい値を切り替えるようにする。比較器が関連するしきい値に対してスイッチング・ヒステリシスを呈する場合には、入力信号中の妨害信号に対する感度が低減する。
【０００８】
本発明による回路装置の他の好適例では、２つの比較器を利用し、その一方により入力信号を第１しきい値と比較し、他方の比較器により入力信号を第２しきい値と比較する。２つの比較器の出力はスイッチに供給され、このスイッチは第３及び第４しきい値に応じて切り替えられて、一方又は他方の比較器の出力端子から出力信号を取出す。この場合の動作は、第１及び第２しきい値に対して１個の比較器だけを用いる場合のしきい値の切り替えと全く同じである。この場合にも、少なくとも１個又は双方の比較器がスイッチング・ヒステリシスを呈するようにして、入力信号中の妨害信号に対する感度を低減させることができる。
【０００９】
１個の比較器を用いる場合におけるしきい値の切り替え又は２個の比較器を用いる場合における出力信号の切り替えは、入力信号によって制御されるスイッチング装置によって行なう。このスイッチング装置にはヒステリシスを呈するしきい値スイッチを含めることができ、このスイッチの切替点は第３及び第４しきい値とそれぞれ同じとすることができる。しかし、これら２つの各しきい値に対するそれぞれの比較器を用いることもでき、これらの比較器は記憶段を制御し、この記憶段の出力信号がしきい値の切り替えをする。上記後者の例で、しかも出力信号を発生するのに２つの比較器を用いる場合にはさらに、これらの比較器の出力端子の信号を直接用いて記憶段を制御することができる。このようにすることにより特に簡単な構成とすることができる。
【００１０】
【発明の実施の形態】
本発明による回路装置を有する差分信号評価装置を示す図１のブロック図では、信号が２つのリード線６１及び６２に図２Ａの信号電圧波形Ｕａ及びＵｂで示すように逆位相で伝送される。これら２つの信号電圧は、これらの差（Ｕａ−Ｕｂ）をとる段６４に供給され、この差電圧がリード線６５に信号電圧Ｕｃとして出力される。リード線６５はブロック６６に接続され、このブロックは本発明による回路装置を具えており、リード線６７に急峻な縁部を有する出力信号を発生する。これらの出力信号は処理装置６８に供給されるが、この処理装置は本発明の一部を成すものではないため、これについての説明は省略する。
【００１１】
図２Ｂは信号電圧Ｕｃ＝Ｕａ−Ｕｂ及びリード線６７における電圧の変化を示したものである。この場合、ブロック６６の入力信号を成す電圧Ｕｃは負から正の値へと変化しているが、この信号電圧Ｕｃは適当に電圧シフトすることにより正の値の信号だけが発生するようにすることもできることは明らかである。
【００１２】
ブロック６６内に含まれる本発明による回路装置は、信号電圧Ｕｃが低い値の下方しきい値Ｖ１を越えると、リード線６７における信号の値が変化してしまうように構成する。信号電圧Ｕｃが高い値の上方しきい値Ｖ２、即ち前記下方しきい値よりもっと高い或るしきい値以上になると、ブロック６６における回路装置のスイッチングしきい値がしきい値Ｖ２に切り替わり、リード線６７における信号値は、信号電圧Ｕｃの負に向かう縁部にて、この信号電圧Ｕｃが第２しきい値Ｖ２以下に降下する際に変化する。従って、信号電圧Ｕｃの正及び負縁のいずれの場合にも信号電圧Ｕｃが遷移し始めた後に早めに出力信号がブロック６６から発生するため、リード線６１及び６２における信号の遷移（トランジション）を速く、又は早めに評価することができる。
【００１３】
図２Ｃはリード線６１又は６２が、例えばこのようなリード線が大地又は供給電圧に短絡されたりして不良となる場合における信号電圧Ｕｃの変化を示す。信号変化Ｕ′ｃの場合には、電圧Ｕａが絶えず高電位にあり、電圧Ｕｂが絶えず基準電位にあるものとする。これに対し、信号電圧Ｕ″ｃの場合には、電圧Ｕｂが絶えず高電位を有し、電圧Ｕａが絶えず基準電位を有するものとする。電圧Ｕ′ｃは下方のしきい値Ｖ１を決して越えることがないため、上方のしきい値Ｖ２が絶えず有効のままとなることは明らかである。また、信号電圧Ｕ″ｃは上方のしきい値Ｖ２を決して越えることがないため、この場合には下方のしきい値Ｖ１が常に有効のままとなる。従って、本発明による回路はこうした双方の場合に出力信号を発生する。
【００１４】
図３は図１にブロック６６で示した回路装置の実施例を示し、この例の回路装置は各２進信号用の２つの別個の出力端子４ａ及び４ｂを経て出力される３つの異なる値の出力信号を発生すべく作用する。入力信号Ｉ用の信号入力端子２は２個の比較器６ａ及び６ｂの第１端子にそれぞれ接続され、これらの比較器の第２入力端子はスイッチ８ａ，８ｂにそれぞれ接続されている。比較器６ａ及び６ｂの出力信号の２進状態、つまり出力端子４ａ及び４ｂをそれぞれ通る出力は、関連する比較器の第１入力端子における信号電圧がその第２入力端子における電圧よりもそれぞれ大きくなるか、又は小さくなる場合に変化する。比較器６ａ及び６ｂの第２入力端子は、スイッチ８ａ又は８ｂの位置に応じてそれぞれ第１しきい値Ｖ１，Ｖ′１か、又は第２しきい値Ｖ２，Ｖ′２を受電する。
【００１５】
スイッチ８ａ及び８ｂの位置はスイッチング装置１０ａ及び１０ｂによって制御され、これらのスイッチング装置の入力端子も信号入力端子２に接続されている。スイッチ８ａを制御するスイッチング装置１０ａはシュミットトリガ１２ａを具えており、この出力信号は、それが上方のスイッチングしきい値Ｖ３を越えると、第１値から第２値へと切り替わり、又前記シュミットトリガの出力信号は、その出力信号が後に下方のスイッチングしきい値Ｖ４以下に降下すると、再び第１値をとるようになる。同様に、スイッチング装置１０ｂもシュミットトリガ１２ｂを具えており、この出力信号はそれが上方のスイッチングしきい値Ｖ′３以上となるか、又は下方のスイッチングしきい値Ｖ′４以下に降下するときにその出力信号の値を変える。
【００１６】
図３に示した回路装置の機能を図４の線図を参照して詳細に説明する。図４Ａは直線的に上昇し、且つ下降する縁部を有している入力信号を示す。これらの縁部は様々なしきい値Ｖ１〜Ｖ４又はＶ′１〜Ｖ′４を通過し、本例ではしきい値Ｖ３はしきい値Ｖ′４と同じであるとする。
【００１７】
最初は、スイッチ８ａ及び８ｂが図３に示す位置にある。比較器６ａ及び６ｂは、入力信号Ｉがそれぞれしきい値Ｖ１又はＶ′１以下の場合に、それぞれ出力端子４ａ及び４ｂを経て低レベルの信号を出力する。入力信号Ｉが瞬時ｔ１にてしきい値Ｖ１以上になると、出力端子４ａの出力信号０１は図４Ｂに示すように高レベルとなる。入力信号Ｉがしきい値Ｖ２を越えても図３に示す回路装置には信号変化は生じない。入力信号Ｉが瞬時ｔ２にてしきい値Ｖ３を越える場合にだけ、スイッチング装置１０ａがスイッチ８ａを図４Ｃに示すようなしきい値Ｖ２に切り替える。しかし、しきい値Ｖ２はしきい値Ｖ３以下であるため、出力信号０１の値は変わらない。
【００１８】
入力信号Ｉがその後瞬時ｔ３にてしきい値Ｖ′１以上になると、比較器６ｂの出力信号０２は図４Ｄに示すように高レベルとなる。その後入力信号Ｉがしきい値Ｖ′２を越えても図３の回路にて信号のトランジションは現れないが、入力信号Ｉが瞬時ｔ４にてしきい値Ｖ′３以上になると、スイッチング装置１０ｂがスイッチ８ｂをしきい値Ｖ′２へと切り替える。しかし、これに応答して比較器６ｂの出力信号０２の値が変わることはない。
【００１９】
その後入力信号Ｉが再び低下して、瞬時ｔ５にしきい値Ｖ′２を通過すると、出力信号０２は再び低レベルの値となる。入力信号Ｉが瞬時ｔ６にてしきい値Ｖ′４以下に降下すると、スイッチング装置１０ｂはスイッチ８ｂを再び下方のしきい値Ｖ′１の方へと切り替える。しかし、このしきい値Ｖ′１は瞬時ｔ６における入力信号よりも高いため、出力信号０２は変化しない。
【００２０】
瞬時ｔ７にて入力信号はしきい値Ｖ２以下に降下し、従って出力信号０１も再び低レベルの値となる。最後に、瞬時ｔ８にて入力信号はしきい値Ｖ４以下となるため、スイッチング装置１０ａはスイッチ８ａを再びしきい値Ｖ１の方へと切り替える。これにより初期状態が復元されたこととなる。
【００２１】
図４に示すように、出力信号０１及び０２の値はいずれも入力信号Ｉの正に向かう縁部並びに負に向かう縁部の比較的早い瞬時にて変化する。しきい値Ｖ′４を例えばしきい値Ｖ３と同じとなるようにしたが、実際にはそれぞれのしきい値は互いに独立したものであるから、しきい値Ｖ１〜Ｖ４をしきい値Ｖ′１〜Ｖ′４に対して任意にシフトさせておくことができる。３つ以上の異なる出力信号を発生させる場合に、追加の比較器及びスイッチング装置を設けて図３に示す回路を拡張させることができることも明らかである。後述する他の実施例の説明を簡単にするために、これからは２つだけの異なる値を有する出力信号を発生させるものとする。
【００２２】
図５に示す回路装置も比較器６及びスイッチ８を具えているが、スイッチ８に対するスイッチング装置２０の構成が図３に示した回路装置におけるものとは相違している。スイッチング装置２０は２個の比較器２２及び２４を具えており、これらの各比較器の第１入力端子は入力信号Ｉ用の信号入力端子２に接続され、前記比較器２２及び２４の各第２入力端子はしきい値Ｖ３及びＶ４にそれぞれ関連付けられている。比較器２２は、入力信号Ｉがしきい値Ｖ３以上となると高レベルの信号を発生するのに対し、比較器２４は、この比較器の出力端子に丸印で示すように、入力信号Ｉがしきい値Ｖ４以下となる場合にだけ高レベル信号を発生する。それぞれのしきい値Ｖ１〜Ｖ４は図４に示したような値をとるものとする。
【００２３】
比較器２２の出力端子は遅延部材３２を介してフリップフロップ２６の入力端子Ｓに接続するが、比較器２４の出力端子は遅延部材３４を介してこのフリップフロップの入力端子Ｒに接続する。フリップフロップ２６の出力Ｑがスイッチ８を制御する。
【００２４】
入力信号Ｉが最初しきい値Ｖ４以下である場合、フリップフロップ２６がその入力端子Ｒにて高レベル信号を受信するため、このフリップフロップの出力端子Ｑは低レベル信号を出力し、スイッチ８はしきい値Ｖ１を受信する側に切り替えられる。その後入力信号Ｉがしきい値Ｖ４を越えると、フリップフロップ２６の入力端子Ｒにおける信号が低レベルとなるが、このフリップフロップの状態はそのままで、出力Ｑは低レベルのままで、スイッチ８の位置も同じ位置のままである。入力信号Ｉがしきい値Ｖ１以上になると、比較器６はその信号出力端子４における出力信号０を高レベルの値に切り替える。しかし、フリップフロップ２６の状態は入力信号Ｉがしきい値Ｖ３以上となるまでは同じままである。入力信号Ｉがしきい値Ｖ３以上となる瞬時にフリップフロップ２６の入力端子Ｓは、（遅延部材３２の影響をしばらく考慮しないものとすれば）高レベルの信号を受信し、出力Ｑが高レベルとなり、スイッチ８をしきい値Ｖ２に切り替えるため、比較器６の出力信号０は変わらない。その後入力信号Ｉがしきい値Ｖ３以下に降下すると、フリップフロップ２６の入力端子Ｓにおける信号が再び低レベルとなるが、このフリップフロップの状態は入力信号Ｉがしきい値Ｖ４以下に降下するまでそのままの状態に維持される。入力信号ＩがＶ４以下になると、比較器２４が再び高レベルの信号を発生し、フリップフロップ２６がリセットされるため、このフリップフロップの出力Ｑが低レベル信号を出力することにより、スイッチ８は再びしきい値Ｖ１の方へと戻る。入力信号Ｉがしきい値Ｖ２を通過した際に比較器６の出力信号０は再び低レベルになっている。
【００２５】
上述した説明から明らかなように、遅延部材３２及び３４を無視すれば、スイッチング装置２０は図３のスイッチング装置１０ａと全く同じように作動する。これらの遅延部材はフリップフロップ２６を遅延態様で切り替えるのであって、この場合の入力電圧はそれぞれ既にしきい値Ｖ３よりも高い値か、又はしきい値Ｖ４よりも低い値をとっている。従って、しきい値Ｖ３はしきい値Ｖ２よりも僅かに高い値とするか、又はそれに等しくなるように選定することができる。同様に、遅延部材３４があるため、しきい値Ｖ４はしきい値Ｖ１よりも僅かに低いか、又はそれに等しくなるように選定することができる。双方の遅延部材３２及び３４を用いる代わりに、破線にて示すようにフリップフロップ２６の出力端子に単一の遅延部材３６を用いることもできる。
【００２６】
図６に示した実施例では、しきい値電圧を切り替えるのではなくて、その代わりに信号入力端子２に接続される２個の比較器４２及び４４を設け、比較器４２が入力信号をしきい値電圧Ｖ１と比較し、比較器４４が入力信号をしきい値電圧Ｖ２と比較するようにする。本例の信号出力端子４はスイッチ４８に接続されており、このスイッチはその切替え位置に応じて信号出力端子４を比較器４２か、比較器４４の出力端子に接続する。スイッチ４８はスイッチング装置３０によって制御され、このスイッチング装置の構成原理はスイッチング装置２０の構成と同じであるが、図面の明瞭化のために遅延部材は省いてある。
【００２７】
図６に示した回路の動作は次の通りであり、それぞれのしきい値の順序は図４の線図に示したようなものとする。最初のうちは入力信号Ｉがしきい値Ｖ４よりも小さいため、フリップフロップ２６がリセット状態になり、出力端子Ｑの信号が低レベルで、スイッチ４８を図示の下側位置にセットする。入力信号Ｉがしきい値Ｖ１以上になると、比較器４２の出力端子における信号が高レベルとなり、従って、信号出力端子４における出力信号０も高レベルとなる。その後、入力信号Ｉがしきい値Ｖ２以上になると、比較器４４の出力端子における出力信号も高レベルとなるが、この出力信号はしばらくの間開放されたままである。
【００２８】
入力信号Ｉがしきい値Ｖ３以上になると、スイッチング装置３０におけるフリップフロップ２６が比較器２２によって切り替わり、スイッチ４８が上側の位置へとセットされるが、これにより出力端子４の信号は変わらない。
【００２９】
その後入力信号Ｉがしきい値Ｖ２以下に降下すると、比較器４４の出力端子における信号が低レベルとなり、従って信号出力端子４における出力信号０も低レベルとなる。しかし、比較器４２の出力端子における信号はしばらくの間は高レベルのままであり、この信号は入力信号Ｉがしきい値Ｖ１以下に降下した後にのみ低レベルとなる。その後入力信号Ｉがしきい値Ｖ４以下に降下すると、フリップフロップ２６が初期状態に戻るため、スイッチ４８は再び下側の位置へと切り替えられる。しかし、この際出力信号０は変わらず、低レベルのままである。
【００３０】
上述した所から明らかなように、図６の回路は図５の回路と同じ出力信号を発生する。これら両回路の構成上の違いは、スイッチング装置以外に図６の回路では２個の比較器４２及び４４を用い、これらの比較器の出力端子にスイッチを接続していることにある。
【００３１】
図７は上述したそれぞれの実施例から導出し得るかなり簡単な回路を示す。この回路は比較器５２を具えており、この比較器の一方の入力端子は信号入力端子２に接続され、他方の入力端子はしきい値Ｖ１に接続されている。シュミットトリガ５４も設け、これも入力端子２に接続する。このシュミットトリガ５４はしきい値Ｖ２とＶ３との間にてヒステリシスを呈する。比較器５２及びシュミットトリガ５４の出力端子はスイッチ４８の入力端子に接続され、スイッチ４８はその切り替え位置に応じて２つの比較器５２及び５４の一方を信号出力端子４に接続する。比較器５２の出力端子は遅延部材５０を介してフリップフロップ４６の入力端子Ｒにも接続され、この場合の遅延部材５０は出力端子に丸印にて示すように反転機能も有している。シュミットトリガ５４の出力端子はフリップフロップ４６の入力端子Ｓにも結合され、この信号通路にも遅延部材５０ａを設けることができる。フリップフロップ４６の出力Ｑはスイッチ４８を制御する。
【００３２】
図７に示した回路ではフリップフロップ４６だけがスイッチング装置４０を形成し、これがスイッチ４８の位置を制御する。図５及び図６に示した回路と比較するに、図７の回路の場合には、比較器５２及びシュミットトリガ５４が比較器２２及び２４の機能をそれぞれ引き継ぐために、これらの比較器が省かれている。
【００３３】
図７に示した回路の機能を図８を参照して詳細に説明する。図８Ａに入力信号Ｉの変化及びしきい値Ｖ１，Ｖ２及びＶ３の位置を再び示してある。前述した回路に用いたしきい値Ｖ４はしきい値Ｖ１と一致し、これは図示していない。最初は比較器５２の出力端子の信号及びシュミットトリガ５４の出力端子の信号も低レベルであるため、フリップフロップ４６の入力端子Ｒは高レベル信号を受信してフリップフロップ４６をリセット状態に切り替える。この際、出力端子Ｑは低レベルの信号を出力するため、スイッチ４８は図示の下側位置にある。
【００３４】
入力信号Ｉが瞬時ｔ１にてしきい値Ｖ１以上となると、比較器５２の出力端子における信号値が高レベルとなり、従って信号出力端子４における出力信号０もそれぞれ図８Ｂ及び図８Ｅに示すように高レベルとなる。シュミットトリガ５４は図８Ｃに示すように、入力信号Ｉが瞬時ｔ２にてしきい値Ｖ３以上となった場合にのみ高レベル信号を出力する。従って、フリップフロップ４６は遅延部材５０ａがない場合には直ちに、遅延部材５０ａがある場合にはそれ相当の遅延後に図８Ｄに示すように切り替えられる。この際信号出力端子４における出力信号０の値は変わらず、高レベルのままである。
【００３５】
その後入力信号Ｉは再び低レベルとなり、瞬時ｔ３にてしきい値Ｖ２以下になると、シュミットトリガ５４の出力端子における信号が再び低レベルとなり、従って出力信号０もスイッチ４８がまだ上側位置にあるから低レベルとなる。その後入力信号が瞬時ｔ４にてしきい値Ｖ１以下に降下すると、比較器５２の出力端子における信号も低レベルとなり、遅延部材５０による遅延後にフリップフロップ４６が再びリセットされ、スイッチ４８が再び下側の位置へと戻る。遅延部材５０は入力信号Ｉにおける小さな妨害の影響をなくすようにする。その理由は、入力信号Ｉがしきい値Ｖ１を通過する瞬時ｔ４に、この入力信号に僅かな妨害信号がある場合、入力信号がしきい値Ｖ１を短期間にて数回上下に通過し、図８Ｂに示すように比較器５２の出力端子にそれ相当の信号も発生することになるからである。遅延部材５０がない場合には、比較器５２の出力端子における信号の第１縁部がフリップフロップ４６を切り替え、スイッチ４８を比較器５２の出力端子に接続するため、この比較器の出力端子における信号転換部も信号出力端子に現れることになる。しかし、遅延部材５０があるために、フリップフロップ４６は比較器５２の出力端子における斯様な短い信号転換部が減衰した後にしか切り替えられなくなる。
【００３６】
このことからして、図４に示した順序のしきい値Ｖ１とＶ４との間にてヒステリシスを有するシュミットトリガにより比較器５２を置き換えれば、遅延部材５０を省くことができる。これに対し、シュミットトリガ５４も簡単な比較器と置き換え、遅延部材５０ａがある場合に、この比較器の第２入力端子がしきい値Ｖ２を受信するようにすることもできる。しかし、比較器５２をシュミットトリガとして構成する場合には、入力信号の双方の縁部に対して回路装置の信頼度をさらに向上させるために遅延部材５０及び５０ａも設けることもできる。
【００３７】
図９は図７の回路装置に相当するもので、スイッチ４８及びフリップフロップ４６を別々のゲートで作製する場合の回路装置を示す。比較器５２の出力端子はＡＮＤゲートの入力端子と、インバータ５６及び遅延部材５０を経てＮＡＮＤゲート７０の一方の入力端子とに接続されている。シュミットトリガ５４の出力端子はＡＮＤゲート７６の入力端子と、遅延部材５０ａを経てＮＡＮＤゲート７２の一方の入力端子とに接続されている。ＮＡＮＤゲート７０及び７２の出力端子は、これらの各他方のゲートのそれぞれ別の入力端子と、ＡＮＤゲート７４及び７６のそれぞれ他方の入力端子とに接続されている。ＡＮＤゲート７４及び７６の出力端子はＯＲゲート７８の入力端子に接続され、このＯＲゲートの出力端子が信号出力端子４に接続されている。ＮＡＮＤゲート７０及び７２はフリップフロップを構成するが、ゲート７４，７６及び７８はスイッチを構成する。図９に示した回路の機能が図７に示した回路の機能と同じであることは明らかである。
【図面の簡単な説明】
【図１】本発明による回路装置を有す差分信号評価装置のブロック図である。
【図２】障害がない場合及び障害がある場合に図１の回路装置の種々の個々における信号波形の例を示す波形図である。
【図３】２つ以上の異なる値の出力信号に対する本発明による回路装置の実施例を示すブロック図である。
【図４】図３の回路装置の種々の点における信号波形の例を示す波形図である。
【図５】しきい値を切り替えるスイッチング装置の他の例を示すブロック図である。
【図６】出力信号を切り替える回路装置を示すブロック図である。
【図７】記憶段を出力信号用の比較器の出力によって制御する回路装置を示すブロック図である。
【図８】図７に示す回路の種々の点における信号波形の例を示す波形図である。
【図９】それぞれのスイッチをゲートによって作製する回路装置の例を示すブロック図である。
【符号の説明】
２信号入力端子
４，４ａ，４ｂ信号出力端子
６，６ａ，６ｂ比較器
８，８ａ，８ｂスイッチ
１０ａ，１０ｂ，２０スイッチング装置
１２ａ，１２ｂシュミットトリガ
２２，２４比較器
２６フリップフロップ（記憶段）
３２，３４，３６遅延部材
Ｉ入力信号
Ｖ１〜Ｖ４，Ｖ′１〜Ｖ′４しきい値
０，０１，０２出力信号

Claims

切り替え可能な複数のスイッチングしきい値を有する少なくとも１個のしきい値スイッチを利用しながら、入力端子に供給され時間的に変化する入力信号から出力信号を出力端子に発生する出力信号発生用回路装置を動作させる方法であって、前記出力信号は複数の所定値をとり、前記入力信号の値が前記複数のスイッチングしきい値のうちの或るしきい値を通過する際に、前記出力信号は前記複数の所定値の１つの値から他の値にトランジションなしで切り替わる出力信号発生用回路装置を動作させる方法において、
低い値の入力信号に対しては前記スイッチングしきい値が第１しきい値を有し、前記入力信号が前記第１しきい値以上になると、前記出力信号を第１値から第２値へと切り替え、
前記入力信号が第３しきい値以上になると、前記スイッチングしきい値を前記第１しきい値より高い第２しきい値へと切り替え、前記第３しきい値は前記第２しきい値以上であり、
前記入力信号が前記第２しきい値以下に降下すると、前記出力信号を再び前記第１値へと切り替え、且つ、
前記入力信号が第４しきい値以下に降下した際に、前記スイッチングしきい値を前記第１しきい値に切り替え、前記第４しきい値は前記第１しきい値以下であることを特徴とする出力信号発生用回路装置の動作方法。
前記第３しきい値を前記第２しきい値よりも高くし、及び／又は前記第４しきい値を前記第１しきい値よりも低くすることを特徴とする請求項１に記載の方法。
前記第３しきい値を前記第２しきい値と等しくし、且つ前記スイッチングしきい値の第１から第２しきい値への切り替えを遅延態様で行ない、及び／又は前記第４しきい値を前記第１しきい値と等しくし、且つ前記第２しきい値から第１しきい値へのスイッチングしきい値の切り替えを遅延態様で行なうことを特徴とする請求項１に記載の方法。
第１及び第２入力端子並びに１個の出力端子を有している少なくとも１個の第１比較器を具え、該第１比較器の前記出力端子は信号出力端子に結合され、前記第１比較器の前記第１入力端子は信号入力端子に結合され、前記第１比較器の前記第２入力端子は第１スイッチの出力端子に結合され、該第１スイッチも２つの入力端子を有し、これらの入力端子が前記第１及び第２しきい値をそれぞれ受信し、前記第１スイッチが制御入力端子も有しており、且つ前記比較器用のスイッチング装置も具え、該スイッチング装置が前記信号入力端子に結合された入力端子及び前記第１スイッチの前記制御入力端子に結合された出力端子を有し、前記信号入力端子に供給される入力信号が第３しきい値以上になると、前記第１スイッチが第１しきい値から該第１しきい値より高い第２しきい値へと切り替わり、前記第３しきい値は前記第２しきい値以上であるのに対し、前記入力信号が第４しきい値以下に降下すると、前記第１スイッチが前記第２しきい値から前記第１しきい値へと切り替わり、前記第４しきい値は前記第１しきい値以下であることを特徴とする回路装置。
少なくとも第２及び第３比較器を具え、これらの各比較器が少なくとも第１入力端子と出力端子とを有しており、これら両比較器の前記第１入力端子が前記信号入力端子に接続され、前記第２比較器の出力端子の信号は、前記入力信号の値が前記第１しきい値を通過する際に変わるのに対し、前記第３比較器の出力端子における信号は、前記入力信号の値が前記第２しきい値を通過する際に変わり、前記第２及び第３比較器の出力端子は第２スイッチの入力端子に接続され、該第２スイッチの出力端子は前記信号出力端子に接続され、前記第２スイッチは制御入力端子を具え、且つ前記第２及び第３比較器に対する各スイッチング装置も具えており、該スイッチング装置は、前記信号入力端子に結合された入力端子及び前記第２スイッチの制御入力端子に結合された出力端子を有し、前記入力信号が前記第３しきい値以上になると、前記スイッチング装置が前記第２スイッチを前記第２比較器の出力端子から前記第３比較器の出力端子へと切り替えて、該出力端子を前記信号出力端子に結合させ、且つ前記入力信号が前記第４しきい値以下に降下すると、前記スイッチング装置が前記第２スイッチを前記第３比較器の出力端子から前記第２比較器の出力端子へと切り替えて、該出力端子を前記信号出力端子へ結合することを特徴とする請求項４に記載の回路装置。
前記スイッチング装置が、入力端子及び出力端子を有すると共に前記第３しきい値及び第４しきい値に相当するスイッチング電圧でスイッチング・ヒステリシスを呈するシュミットトリガを具え、該シュミットトリガの前記入力端子が前記信号入力端子に結合され、且つ前記シュミットトリガの前記出力端子が前記第１スイッチの前記制御入力端子に結合されていることを特徴とする請求項４又は５に記載の回路装置。
前記スイッチング装置が、第１及び第２入力端子と出力端子とを有している双安定記憶段並びに第４及び第５比較器も具えており、これらの各比較器が第１及び第２入力端子と出力端子とを有しており、前記記憶段の出力端子が前記第１及び第２スイッチの前記制御入力端子に結合され、前記記憶段の２つの入力端子が、それぞれ対応する前記第４及び第５比較器の出力端子に接続され、前記第４及び第５比較器の第１入力端子が前記信号入力端子に接続されるのに対し、前記第４及び第５比較器の第２入力端子が前記第３しきい値及び第４しきい値をそれぞれ受信することを特徴とする請求項４又は５に記載の回路装置。
前記スイッチング装置が第１及び第２入力端子と出力端子とを有する双安定記憶段を具え、該記憶段の出力端子が前記第２スイッチの前記制御入力端子に接続されるのに対し、前記記憶段の第１入力端子が前記第２比較器の出力端子に結合され、且つ前記記憶段の第２入力端子が前記第３比較器の出力端子に結合されていることを特徴とする請求項５に記載の回路装置。
前記第２及び第３比較器のうちの少なくとも一方の比較器が、前記第２比較器用の前記第１しきい値及び第４しきい値に相当し、且つ前記第３比較器用の前記第２しきい値及び第３しきい値に相当するそれぞれのスイッチング電圧でスイッチング・ヒステリシスを呈するシュミットトリガとして構成されていることを特徴とする請求項８に記載の回路装置。
前記双安定記憶段の前記第１及び第２入力端子のうちの少なくとも一方の入力端子の前に遅延素子を設けたことを特徴とする請求項７〜９のいずれか一項に記載の回路装置。