JPS6083144A - 同期ブレイク回路 - Google Patents

同期ブレイク回路

Info

Publication number
JPS6083144A
JPS6083144A JP19187183A JP19187183A JPS6083144A JP S6083144 A JPS6083144 A JP S6083144A JP 19187183 A JP19187183 A JP 19187183A JP 19187183 A JP19187183 A JP 19187183A JP S6083144 A JPS6083144 A JP S6083144A
Authority
JP
Japan
Prior art keywords
emulator
signal
circuit
emulators
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19187183A
Other languages
English (en)
Other versions
JPH044615B2 (ja
Inventor
Masahiro Shoda
正田 政弘
Masatoshi So
宗 雅俊
Seiichi Sekiya
関矢 精一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC Corp
Nippon Electric Co Ltd
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd, NEC IC Microcomputer Systems Co Ltd filed Critical NEC Corp
Priority to JP19187183A priority Critical patent/JPS6083144A/ja
Publication of JPS6083144A publication Critical patent/JPS6083144A/ja
Publication of JPH044615B2 publication Critical patent/JPH044615B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマイクロコンピュータを用いたブロードタイプ
システムの開発装置(以下エミュレータと呼ぶ)に関す
る。
本発明は従来単独で使用していだエミュレータを複数同
時に使用することを可能とするもので各各のエミュレー
タをlりのエミュレータに同期して停止することが出来
る装置を提供するものである。
本発明はエミーレータを複数台同時使用する形態(以下
マルチエミュレータと呼ぶンにおいて、各々のエミュレ
ータを1つのエミュレータに同期させ全エミーレータを
停止できるように実現した同期ブレイク回路である。
本発明は、オープンコレクタタイプの論理ゲート回路に
よってマルチエミュレータを構成する他のエミュレータ
に目的とするプログラムをエミュレータにかけ実行して
いる途中で中断させる(以下ブレイクと呼ぶ)だめの信
号(以下単にブレイク信号と呼ぶ)を出力できると共に
他のエミーレータからのブレイク信号を入力できる形式
である端子をもつ、そしてこの端子と同様の形式をもっ
たマルチエミュレータを構成する他のエミーレータの端
子に接続する構成をとる。またSWはマルチエミュレー
タを構成する中の1つのエミュレータのみONとする。
本発明はオープンコレクタタイプの論理ゲート回路を用
いることによってブレイク信号をワイヤード(wire
d) 接続できることを基本的な動作原理とする。
本発明の実施例を第1図に関連して説明すれば次の如く
である。
マルチエミュレータに構成せずにこの回路を有するエミ
ュレーター単体でエミュレーションヲ行う場合は、C端
子を開放して使用するためこの端子の信号ノベルはMl
の単安定回路の出力によってのみ決定される。エミュレ
ーション期間かそれ以外の期間かを区別≠る信号(以下
エミュレーション信号と呼ぶ)の入力端子であるbが論
理lの時すなわちエミュレーション中であればGl、G
3のゲートが開@a及びC端子からの入力信号がそれぞ
れGl、G3の出力となる、但しエミュレーション信号
はアクテ4ブ(act iv’e) )Ii ghのと
き論理lとする。Cの時C端子よりエミュレータをブレ
イクさせるだめの信号がアクティブHighで入力され
れば、この信号はMlの単安定回路をトリガして一定期
間のブレイク信号をアクティブLowで出力しG2のN
ANI)回路で反転してM2の単安定回路を再びトリガ
して出力にアクティブ゛Lowの一定期間のパルス信号
を出力する。一方ll上の信号はG4も通pG5によっ
て反転されG3によって昇び反転されG2のNANDゲ
ートのもう一方の入力となるがG2の出力は先のMlの
出力信号によって論理0になっており新たな変化はな(
M2は再トリガされることはなく単発のものとなる、エ
ミュレータはこのM2の出力を認知し7’CラブVイク
する。マルチエミュレータに構成してエミエV−ジョン
を行う場合はC端子の信号レベルはマルチエミュレータ
を構成する他のエミュレータによっても制御される。今
、第1図の回路の1. b、C端子に第2図のal b
、Cの信号を加えたとすると、始めb端子は論理1でエ
ミュレーション中であるからG+及びG3のゲートは一
開いているのでこのエミュV−夕をブレイクさせるだめ
の信号がC端子よりアクティブHighで入力されれば
、この信号はMlの単安定回路をトリガして出力にアク
ティブLowとなるtl 〜t2 期間のパルスを発生
させこのエミュレータをブレイクすると共に04のオー
プンコレクタタイプのバッファ回路を通して他のマルチ
エミュレータを構成するエミーレータをブレイクさせる
。次にマルチエミュレータを構成する他のエミーレータ
がブレイクするときは、点線で示されるようになりC端
子のt3〜t4 の他のエミュレータのブレイク信号は
G5で反転される、この時このエミュV−夕はまだエミ
ュレーション中なので03によって再び反転されアクテ
ィブLowとなりG2によってさらに反転されM2をト
リガして゛このエミエV−タをブレイクさせる。
本発明はμ上説明したように、マルチエミュレータで、
その中の1つのエミュレータに同期させて全てのエミユ
レータをブレイクさせることが可能である。
【図面の簡単な説明】
第1図は本発明によるエミーレータの同時ブレイク回路
の1例を示す回路図、第2図は第1図に示す回路の動作
を現わした1例を示した図である。 Ml、M2・・・・・・単安定回路、Gl・・・・・・
AND回路、G2. G3・・・・・・NANDAND
回路・・・・−・オープ7″′クタの・ゝツ7ア回路、
G5・・・・・・INVEHTB几回路、R・・・・・
・抵抗器、SW・・・・・・スイッチ、第1図及び第2
図のb−・・・・・エミーレーゾジン信号端子及びその
信号、第1図及び第2図のa・・・・・・ブレイクさせ
るため信号端子及びその信号、第1図及び第2図のC・
・・−・・ブレイク信号端子及びその信号、第1図及び
第2図のd・・・・・・M2の出力信号端子及びその信
号。 /′丁゛−゛ 代理人 弁理士 内 原 i)1、 □にノ

Claims (1)

    【特許請求の範囲】
  1. マイクロコンピュータを用いたブロードタイプシステム
    の開発装置を複数台同時使用する形態において、目的と
    するプログラムをこの開発装置にかけ実行している途中
    で中断させるための信号を用い、これをオーダ/コレク
    タタイプの論理ゲート回路を通して他のブロートゲイブ
    システムの開発装置と接続した同期ブレイク回路。
JP19187183A 1983-10-14 1983-10-14 同期ブレイク回路 Granted JPS6083144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19187183A JPS6083144A (ja) 1983-10-14 1983-10-14 同期ブレイク回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19187183A JPS6083144A (ja) 1983-10-14 1983-10-14 同期ブレイク回路

Publications (2)

Publication Number Publication Date
JPS6083144A true JPS6083144A (ja) 1985-05-11
JPH044615B2 JPH044615B2 (ja) 1992-01-28

Family

ID=16281860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19187183A Granted JPS6083144A (ja) 1983-10-14 1983-10-14 同期ブレイク回路

Country Status (1)

Country Link
JP (1) JPS6083144A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051888A (en) * 1988-12-30 1991-09-24 Hewlett Packard Company Data processing systems for coordinating measurement activity upon a plurality of emulators

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56149660A (en) * 1980-04-23 1981-11-19 Hitachi Ltd Composite computer system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56149660A (en) * 1980-04-23 1981-11-19 Hitachi Ltd Composite computer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051888A (en) * 1988-12-30 1991-09-24 Hewlett Packard Company Data processing systems for coordinating measurement activity upon a plurality of emulators

Also Published As

Publication number Publication date
JPH044615B2 (ja) 1992-01-28

Similar Documents

Publication Publication Date Title
JPH0691140B2 (ja) 半導体集積回路
JPS6083144A (ja) 同期ブレイク回路
JPS60219919A (ja) 電源投入方式
JPS59133627A (ja) マイクロコンピユ−タの入出力回路
JP2655609B2 (ja) 入出力回路
JPH02290322A (ja) クロック信号切替回路
JPS61282946A (ja) プログラマプルコントロ−ラ
JPH044614B2 (ja)
JP2555071B2 (ja) 系切替装置
JPH02114416A (ja) 保持形リレーの消費電流抑圧方式
JP2510088Y2 (ja) マトリクススイツチ回路
JPS60201444A (ja) マイクロコンピュータ
JPS58125160A (ja) マイクロコンピユ−タ制御回路
JPS62121567A (ja) デ−タ処理装置
JPS6083145A (ja) マイクロコンピユ−タのエミユレ−タにおけるリセツト方式
JPS59186497A (ja) 時分割交換機
JPS5848873A (ja) 同期計数回路試験方式
JPS6225323A (ja) 音声蓄積システム
JPS609217A (ja) 非同期信号の同期化回路
JPH04207411A (ja) 選択回路
JPS58117057A (ja) ビツト・パタ−ン発生回路
JPS62237896A (ja) 対デ−タ制御装置
JPS6298658A (ja) 集積回路
JPS60144829A (ja) マイクロプログラム制御システム
JPS60233739A (ja) クロツク制御装置