KR100244885B1 - 다중인터럽트통신회로 - Google Patents

다중인터럽트통신회로 Download PDF

Info

Publication number
KR100244885B1
KR100244885B1 KR1019940015573A KR19940015573A KR100244885B1 KR 100244885 B1 KR100244885 B1 KR 100244885B1 KR 1019940015573 A KR1019940015573 A KR 1019940015573A KR 19940015573 A KR19940015573 A KR 19940015573A KR 100244885 B1 KR100244885 B1 KR 100244885B1
Authority
KR
South Korea
Prior art keywords
interrupt
microcomputer
flip
communication circuit
data
Prior art date
Application number
KR1019940015573A
Other languages
English (en)
Other versions
KR960002030A (ko
Inventor
이정열
성석경
Original Assignee
이해규
삼성중공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해규, 삼성중공업주식회사 filed Critical 이해규
Priority to KR1019940015573A priority Critical patent/KR100244885B1/ko
Publication of KR960002030A publication Critical patent/KR960002030A/ko
Application granted granted Critical
Publication of KR100244885B1 publication Critical patent/KR100244885B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control

Abstract

본 발명은 다중인터럽트통신회로에 관한 것이다. 본 발명의 다중인터럽트통신회로는 래치와 JK-플립플롭 및 버퍼를 이용하여 지능모듈간의 1대 N의 다중인터럽트통신이 가능하도록 구성된다.
따라서, 본 발명은 1개의 인터럽트입력으로 복수의 인터럽트통신을 구현하며, 1개의 인터럽트입력으로 연결할 수 있는 전송모듈의 제한이 없다. 또한, 래치 및 플립플롭을 이용하므로 저렴한 비용으로 간단하게 1대 N의 인터럽트통신을 구현하며, 인터럽트인식기능이 자동적으로 실현되어 추가적인 소프트웨어나 하드웨어적 고려가 필요없다.

Description

다중인터럽트통신회로
제 1도는 본 발명의 바람직한 실시예에 따른 다중인터럽트통신회로를 나타내는 블록도.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : DSP모듈 30, 40 : 래치
50, 60 : JK-플립플롭 70 : 버퍼
80 : 제어부 90 : 마이콤
본 발명은 하나의 외부인터럽트입력으로 다수개의 지능모듈들과 상호 인터럽트통신을 구현할 수 있도록 한 다중인터럽트통신회로에 관한 것이다.
일반적으로 독립적인 데이타 처리기능을 가진 모듈(이하, 지능모듈이라함)간의 상호인터럽트통신에서 비교적 빠르지 않은 다수개의 입·출력(I/O)모듈이나 중앙처리장치(CPU)모듈들과 하나의 외부인터럽트입력단자를 갖으며, 이 I/O모듈이나 CPU모듈들을 제어하는 마이콤 사이에 다중 인터럽트통신을 하기 위해서는 시스템버스를 공유해야 한다. 따라서, 이 버스사용관리를 위한 부가적 회로가 필요했고 한순간에 하나의 데이타만 전송되어 처리 속도가 늦었다. 또한, 인터럽트입력에 대한 인터럽트인지응답을 하드웨어 혹은 소프트웨어적으로 해주어야 하는 문제점도 있었다.
따라서, 본 발명의 목적은 전술한 문제점들을 해결할 수 있도록 다수개의 지능모듈에서 처리된 데이타를 래치를 통해 저장하여 대기시간 없이 다른일을 수행할 수 있는 다중인터럽트통신회로를 제공함에 있다.
본 발명의 다른 목적은 토글(Toggle)방식의 플립플롭과 버퍼를 통해 시스템버스를 공유하지 않고도 다중인터럽트통신을 수행할 수 있는 다중인터럽트통신회로를 제공함에 있다.
본 발명의 또 다른 목적은 마이콤이 상대방 모듈의 데이타를 읽어들일때 자동적으로 그 모듈의 플래그 입력에 처리진행을 알리는 신호를 인가하여 인터럽트입력에 대한 별도의 인터럽트인지응답을 할 필요가 없는 다중인터럽트통신회로를 제공함에 있다.
이와 같은 목적들을 달성하기 위한 본 발명의 다중인터럽트통신회로는, 하나의 외부인터럽트입력단자를 구비한 마이콤과 인터럽트통신을 하는 복수개의 지능모듈에 있어서, 마이콤에 의해 각 구성요소들의 동작을 제어하도록 설계된 제어부와, 상기 지능모듈에 대응하게 연결되며, 지능모듈에서 처리된 데이타를 저장했다가 제어부의 출력인에이블신호에 따라 출력하는 복수개의 래치와, 상기 지능모듈에 대응하게 연결되며, 지능모듈에서 인터럽트가 발생하면 출력값을 일정상태로 하여 상기 마이콤에 인터럽트를 발생한 지능모듈을 알려주기 위한 복수개의 인터럽트인지수단, 및 상기 지능모듈로부터 인터럽트가 걸리면 외부인터럽트를 마스크하고 인터럽트서비스루틴으로 분기하여 상기 인터럽트인지수단에 의해 인지된 인터럽트를 발생한 지능모듈에 연결된 래치로부터 저장된 데이타를 읽어들이는 마이콤을 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
제 1도는 본 발명에 따른 다중인터럽트통신회로를 나타내는 블록도이다. 제 1도에 나타낸 다중인터럽트통신회로는 입력데이타에 대한 고속계산 처리를 위한 복수개의 DSP모듈(10, 20)과, DSP모듈A(10)와 DSP모듈B(20)에서 계산된 결과값을 각각 저장하기 위한 복수개의 래치(30, 40)를 구비한다. 래치A(30)와 래치B(40)는 DSP모듈A(10)와 DSP모듈B(20)의 래치인에이블신호(/LE)에 따라 DSP모듈(10, 20)에서 처리된 데이타를 저장했다가 출력인에블신호(/OE)에 따라 출력한다. DSP모듈A(10)와 DSP모듈B(20)는 버퍼(BUFA, BUFB)를 통해 마이콤(90)의 외부 인터럽트입력단자(EXT INT)에 공통으로 연결된다. 마이콤(90)은 어드레스버스와 데이타버스 및 콘트롤라인을 통해 각 구성부분과 연결된다. 아울러 각 구성요소들의 동작으로 제어하도록 설계된 제어부(80)도 어드레스버스와 콘트롤라인에 연결된다. 래치A(30)와 래치B(40)로 공급되는 제어부(80)의 출력인에이블신호(/OE)는 JK-플립플롭(50, 60)의 클럭단자(CLK)로도 입력되도록 연결된다. 제 1도의 다중인터럽트통신회로는 또한, JK-플립플롭(50, 60)의 각 클럭단자(CLK)에 입력되는 제어부(80)의 출력인에이블신호(/OE)를 상태반전시키는 복수개의 인버터(INVA, INVB)를 구비한다. 래치A(30)와 래치B(40)로 공급되는 DSP모듈A(10)와 DSP모듈B(20)의 래치인에이블신호(/LE)는 JK-플립플롭(50, 60)의 클리어단자(CLR)로도 인가되고, 마이콤(90)의 외부인터럽트 입력신호로도 인가되도록 연결된다. JK-플립플롭A(50)와 JK-플립플롭B(60)의 출력단에는 버퍼(70)가 연결되고, 버퍼(70)는 제어부(80)의 출력인에이블신호(/OE)에 따라 JK-플립플롭(50, 60)에서 출력된 데이타를 저장하고 저장된 데이타를 데이타버스를 통해 마이콤(90)으로 출력하도록 구성된다.
이러한 구성을 갖는 본 발명의 다중인터럽트통신회로에 대한 동작을 좀더 구체적으로 설명한다.
최초 파워(power) ＆quot;온(on)＆quot; 리세트시 모든 JK-플립플롭(50, 60)은 세트(Set)되어 출력값(Qa, Qb)을 고전위상태 즉, 논리값 ＆quot;1＆quot;을 각각 버퍼(70)로 출력한다. 한편, DSP모듈A(10)나 DSP모듈B(20)는 입력데이타의 계산처리가 완료되었으면 그 계산된 결과값을 래치A(30)나 래치B(40)에 각각 저장하도록 래치(30, 40)에 래치인에이블신호(/LE)를 저전위상태로 공급한다. 래치A(30)와 래치B(40)는 각각 대응되는 DSP모듈A(10)와 DSP모듈B(20)로부터 인가되는 저전위상태의 래치인에이블신호(/LE)에 따라 DSP모듈(10, 20)의 계산결과값을 저장한다. DSP모듈(10, 20)은 계산결과값을 래치(30, 40)에 저장한 후 본래의 일을 계속 수행하도록 프로그래밍되어 있다. DSP모듈A(10)와 DSP모듈B(20)의 래치인에이블신호(/LE)는 대응하는 JK-플립플롭(50, 60)의 클리어단자(CLR)로도 입력되어 JK-플립플롭(50, 60)의 출력값(Qa, Qb)저전위상태 즉, 논리값 ＆quot;0＆quot;으로 하여 버퍼(70)에 공급한다. DSP모듈A(10)와 DSP모듈B(20)는 또한, 계산결과를 마이콤(90)에 전달하기 위해 래치인에이블신호(/LE)를 마이콤(90)의 외부인터럽트입력단자(EXT INT)로도 입력하여 마이콤(90)에 인터럽트(Interrupt)를 걸게 된다. 만약, 복수개의 DSP모듈이 동시에 인터럽트를 거는 경우 DSP모듈 상호간에 서로 방해를 하지 않도록 인터럽트입력단자를 버퍼(BUFA, BUFB)로 분리하였다. 마이콤(90)은 외부인터럽트에 대해 지정된 인터럽트서비스루틴을 수행하기 전 외부인터럽트를 막기 위해 마스크(Mask)한다. 마이콤(90)은 제어부(80)의 출력인에이블신호(/OE)에 따라 버퍼(70)로부터 출력되는 데이타에 의해 인터럽트를 입력한 DSP모듈을 인식한다. 즉, DSP모듈의 갯수만큼의 비트수를 갖는 버퍼(70)의 데이타중 제 N번째 비트의 논리값이 ＆quot;0＆quot;이면 DSP모듈 N에 의하여 인터럽트가 걸렸다는 것을 인식한다. 마이콤(90)은 버퍼(70)의 데이타중 제 1번째 비트가 ＆quot;0＆quot;이면 DSP모듈A(10)에 의해 인터럽트가 걸렸다는 것을 인식한다. 마이콤(90)은 DSP모듈A(10)의 계산결과값을 저장하고 있는 래치A(30)로부터 계산결과값을 읽어들일 수 있도록 제어부(80)의 출력인에이블신호(/OE)가 래치A(30)로 공급된다. 래치A(30)의 출력데이타는 데이타버스를 통해 마이콤(90)에 전달한다. 마이콤(90)은 데이타버스를 통해 전달된 래치A(30)의 출력데이타를 모두 읽었으면, 외부인터럽트마스크를 해제하여 외부인터럽트 입력이 가능한 상태가 되도록 한다. 만약, 마이콤(90)은 버퍼(70)의 데이타중 제 2번째 비트가 ＆quot;0＆quot;이면 DSP모듈B(20)에 의해 인터럽트가 발생한 것으로 인식한다. 이 경우에는 제어부(80)의 출력인에이블신호(/OE)가 래치B(40)로 공급되어 래치B(40)에 저장된 내용을 마이콤(90)이 읽어들인다. 만약, 복수개의 비트가 ＆quot;0＆quot;이면 첫번재 래치부터 차례로 읽어들이거나 혹은 지정된 우선순위대로 읽어들인다. 제어부(80)의 출력인에이블신호(/OE)는 해당 인버터(INVA, INVB)를 통해 JK-플립플롭(50, 60)의 클럭단자(CLK)로 인가되어 JK-플립플롭(50, 60)의 출력값(Qa, Qb)을 토글(Toggle)시킨다. JK-플립플롭(50, 60)의 출력값(Qa, Qb)은 각각 DSP모듈A(10)와 DSP모듈B(20)의 플래그입력단자(FLAGIN)로도 입력되어 DSP모듈에 데이타 전송이 완료되었음을 인식시킨다. DSP모듈A(10)나 DSP모듈B(20)는 전송할 데이타가 또 있을 때에는 우선 플래그입력단자(FLAGIN)의 상태를 검사한다. DSP모듈(10, 20)은 플래그입력단자(FLAGIN)의 상태가 논리값 ＆quot;0＆quot;이면 이전에 전송한 데이타가 아직 읽혀지지 않았다는 표시이므로 플래그입력단자(FLAGIN)의 상태값이 논리값 ＆quot;1＆quot;이 될 때까지 대기한 후 다음 데이타를 대응하는 래치로 전송한다. 여기서는 하나의 외부인터럽트입력단자를 갖는 마이콤과 복수개의 DSP모듈 사이에 인터럽트통신을 설명하였지만, 래치와 플립플롭을 추가하기만 하면 DSP모듈을 추가 확장할 수 있다. 이때 버퍼의 크기는 확장된 수만큼의 비트사이즈를 갖으면 된다.
상술한 바와 같이, 본 발명의 다중인터럽트통신회로는, 마이콤과 다수개의 DSP모듈간의 인터럽트처리뿐만 아니라 복수개의 CPU모듈간 혹은 하나의 CPU모듈과 다수개의 I/O모듈간의 인터럽트통신방식에 이용할 수 있다. 또한, 모듈상호간에 시스템버스를 공유하지 않아 버스관리로 인한 시간지연 및 별도 회로가 필요치 않아 고속화, 소형화, 저렴화할 수 있는 효과를 갖는다.

Claims (7)

  1. 하나의 외부인터럽트입력단자를 구비한 마이콤과 인터럽트통신을 하는 복수개의 지능모듈에 있어서,
    마이콤에 의해 각 구성요소들의 동작을 제어하도록 설계된 제어부 ;
    상기 지능모듈에 대응하게 연결되며, 지능모듈에서 처리된 데이타를 저장했다가 제어부의 출력인에이블신호에 따라 출력하는 복수개의 래치 ;
    상기 지능모듈에 대응하게 연결되며, 지능모듈에서 인터럽트가 발생하면 출력값을 일정상태로 하여 상기 마이콤에 인터럽트를 발생한 기능모듈을 알려주기 위한 복수개의 인터럽트인지수단; 및
    상기 지능모듈로부터 인터럽트가 걸리면 외부인터럽트를 마스크하고 인터럽트서비스루틴으로 분기하여 상기 인터럽트인지수단에 의해 인지된 인터럽트를 발생한 지능모듈에 연결된 래치로부터 저장된 데이타를 읽어들이는 마이콤을 포함하는 다중인터럽트통신회로.
  2. 제 1항에 있어서, 상기 인터럽트인지수단은 상기 제어부의 출력인에이블신호를 클럭단자로 인가받아 출력값의 상태를 토글시키고, 세트상태에서 대응하는 지능모듈로 부터 인터럽트가 발생하면 출력값의 상태를 반전시키는 JK-플립플롭으로 이루어진 것을 특징으로 하는 다중인터럽트통신회로.
  3. 제 2항에 있어서, 상기 JK-플립플롭의 출력단에 연결되며 각각의 JK-플립플롭의 출력값을 저장하고, 제어부의 출력인에이블신호에 따라 저장 내용을 마이콤에 전달하는 버퍼를 더 포함하는 다중인터럽트통신회로.
  4. 제 3항에 있어서, 상기 마이콤은 상기 버퍼로 부터 인가되는 데이타 중 정해진 상태를 갖는 비트자리에 의해 인터럽트를 발생한 지능모듈을 인식하는 것을 특징으로 하는 다중인터럽트통신회로.
  5. 제 4항에 있어서, 상기 래치와 JK-플립플롭은 지능모듈의 갯수가 늘어남에 따라 더 추가하여 설치하도록 한 것을 특징으로 하는 다중인터럽트통신회로.
  6. 제 3항에 있어서, 상기 지능모듈은 대응하는 JK-플립플롭의 출력값에 따라 상기 마이콤이 래치로부터 데이타를 읽어가는 상태를 인식하는 것을 특징으로 하는 다중인터럽트통신회로.
  7. 제 4항에 있어서, 상기 마이콤은 상기 버퍼의 데이타중 정해진 상태를 갖는 비트자리가 복수개 이상이면 정해진 우선순위에 따라 래치들의 저장내용을 읽어들이는 것을 특징으로 하는 다중인터럽트통신회로.
KR1019940015573A 1994-06-30 1994-06-30 다중인터럽트통신회로 KR100244885B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015573A KR100244885B1 (ko) 1994-06-30 1994-06-30 다중인터럽트통신회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015573A KR100244885B1 (ko) 1994-06-30 1994-06-30 다중인터럽트통신회로

Publications (2)

Publication Number Publication Date
KR960002030A KR960002030A (ko) 1996-01-26
KR100244885B1 true KR100244885B1 (ko) 2000-02-15

Family

ID=19386953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015573A KR100244885B1 (ko) 1994-06-30 1994-06-30 다중인터럽트통신회로

Country Status (1)

Country Link
KR (1) KR100244885B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381403B1 (ko) * 1995-06-23 2003-07-18 칼소닉 칸세이 가부시끼가이샤 마이크로컴퓨터의웨이크업장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168240A (ja) * 1984-02-10 1985-08-31 Nec Corp 割込処理回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168240A (ja) * 1984-02-10 1985-08-31 Nec Corp 割込処理回路

Also Published As

Publication number Publication date
KR960002030A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
US4380798A (en) Semaphore register including ownership bits
US4591979A (en) Data-flow-type digital processing apparatus
US3959775A (en) Multiprocessing system implemented with microprocessors
US4884192A (en) Information processor capable of data transfer among plural digital data processing units by using an active transmission line having locally controlled storage of data
US7436220B2 (en) Partially gated mux-latch keeper
US4788639A (en) Frequency-coded multi-level interrupt control system for a multiprocessor system
US4756013A (en) Multi-function counter/timer and computer system embodying the same
US4153942A (en) Industrial control processor
KR100244885B1 (ko) 다중인터럽트통신회로
US4398247A (en) Control device for directing execution of forced operations in a data processing system
KR19980068130A (ko) 공유메모리를 이용한 데이터 액세스 제어장치
EP0363905A2 (en) I/O Apparatus for programmable controller
KR930004903B1 (ko) 데이타 버스를 이용한 프로세서간 병렬 데이타 통신시스팀 및 통신방법
KR200142909Y1 (ko) 입출력 인터페이스 장치
JP2692469B2 (ja) データ制御装置
JPH0546535A (ja) データ転送インタフエース装置
KR890005154B1 (ko) 쿼드유와트 칩 선택제어회로
JPS61276050A (ja) デ−タ転送方式
KR100199190B1 (ko) 데이타 포착회로
JPS62256159A (ja) マイクロプロセツサ
KR0127884B1 (ko) 우편함 인터럽트 발생회로
KR950001599B1 (ko) 멀티미디어 데이터처리를 위한 디지탈 신호 프로세서(dsp) 모듈
KR0169607B1 (ko) 인터페이스
JPS629431A (ja) デイジタルデ−タ処理装置
KR19980083459A (ko) 데이터버스 사이즈 조정 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031124

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee