KR950001599B1

KR950001599B1 - 멀티미디어 데이터처리를 위한 디지탈 신호 프로세서(dsp) 모듈

Info

Publication number: KR950001599B1
Application number: KR1019910024517A
Authority: KR
Inventors: 김기현; 이규호; 이훈복; 박치항
Original assignee: 재단법인한국전자통신연구소; 경상현
Priority date: 1991-12-26
Filing date: 1991-12-26
Publication date: 1995-02-27
Also published as: KR930014118A

Abstract

내용없음.

Description

멀티미디어 데이터처리를 위한 디지탈 신호 프로세서(DSP)모듈

제1도는 본 발명 회로를 포함하는 PCU(Prototype Computation Unit)의 블럭구성도를 나타낸 도면.

제2도는 본 발명이 제안하는 DSP모듈 블럭구성도를 나타낸 도면.

제3도는 본 발명이 제안하는 DSP모듈에서의 SRAM제어를 위한 블럭구성도를 나타낸 도면.

제4도는 본 발명이 제안하는 DSP모듈에서의 DPRAM제어를 위한 블럭구성도를 나타낸 도면.

제5도는 본 발명이 제안하는 모듈에서의 DSP-HI제어를 위한 블럭구성도를 나타낸 도면.

본 발명은 지능형 컴퓨터에서 멀티미디어 데이터를 처리하는 DSP(Digital Signal Processor)모듈에 관한 것으로 특히, 노드프로세서(SPARC)가 DSP모듈을 구성하는 SRAM과 DPRAM, 그리고 DSP96002프로세서를 직접 액세스 가능하도록 구성된 DSP모듈에 관한 것이다.

종래의 지능형 컴퓨터의 PCU(Prototype computation Unit)는 서로 다른 2개 또는 3개의 프로세서가 하나의 노드를 구성하고, 전체적으로 동일 구조의 노드로 작업(task)을 수해하는 병렬처리장치(Parallel Proccssing Unit)로써, 크게 세가지 연산기능을 가져야 한다.

첫번째는 지식정보처리, 두번째는 멀티미디어 데이터처리, 마지막으로 범용연산을 하여야 한다.

이중에서 멀티미디어 데이터를 처리하기위해 연산기능의 신속성, 반복되는 루프(loop)의 효율적인 처리등 여러가지 기능이 필요로 하여, 노드 프로세서와는 별도로 멀티미디어 데이터 처리전용 프로세서 DSP칩을 사용하게 되었다.

제1도는 PCU를 구성하는 노드구조를 나타내고 있다. PCU를 구성하는 노드는 노드 프로세서인 SPARC(1), 노드 메모리(2), 노드들간의 통신을 관장하는 INC(Inter Node Communication)(5)와, 보조메모리(Secondary storage)를 액세스할 채널과, 멀티미디어 데이터처리를 위한 DSP모듈(3), 그리고 이들 노드들이 후위(Back End)로 동작할 경우 호스트 컴퓨터와 연결을 제공하는 VMEIF(VMEbus Interface)(4)로 구성된다.

제2도는 DSP모듈 구성도를 나타낸 것이다.

DSP모듈은 멀티미디어 데이터를 처리하는 DSP96002프로세서(8)와, DSP프로세서가 많은 양의 멀티미디어 데이터를 처리하기 위해서 노드 메모리에서 데이터를 액세스할 경우 많은 시간적 손실이 발생하기 때문에, DSP프로세서 전용의 메모리 작업영역을 두어 보다 빠르게 멀티미디어 데이터를 처리할 수 있게 하기위한 SRAM(1)과, 노드 프로세서인 SPARC과의 통신을 위한 DPRAM(Dual Port SRAM)(13)으로 구성되고, 이 요소들이 MBus와 연결되어 잘 동작할 수 있도록 하는 DSP모듈 MBus인터페이스(7)가 있다.

그리고 DSP모듈의 국부버스 중제기(Local Bus Arbiter)(9)를 사용하여 노드 프로세서와 DSP96002프로세서가 국부버스 중제기를 통하여 DSP모듈 국부버스사용을 허락받는다. 마지막으로 노드 프로세서가 사용하는 MBus는 주소버스와 데이터버스를 동일한 회선을 사용하는 싱글버스타입(Single Bus Type)으로 MBus가 주소 사일클인 동안 필요한 주소값이나 제어신호들을 래치하여 MBus가 데이터 사이클이 되었을때 사용할 수 있도록 하기 위해 래치(14)를 두었고, DSP모듈 내부의 독립된 연산이 가능하도록 MBus와 DSP국부버스 사이에 전송자(Transfer)(14)를 두었다. 그리고 제2도에서 즉 본 발명도에서 요구된 기능을 아래와 같다.

-노드 프로세서는 직접 SRAM을 액세서하는 것.

-노드 프로세서는 직접 DPRAM을 액세서하는 것.

-노드 프로세서는 직접 DSP96002프로세서와 정보를 교환하는 것.

-DSP프로세서는 직접 SRAM을 액세서하는 것.

-DSP프로세서는 직접 DPRAM을 액세서하는 것.

제2도를 세개의 부분으로 나누어 설명하고자 한다.

SARM의 구성

많은 양의 멀티미디어 데이터를 DSP프로세서가 보다 효율적으로 처리하기 위해 SRAM을 두었다. 제3도는 SRAM제어를 위한 블럭구성도로서, 제3도에서 MBus인터페이스(16)는 노드 프로세서가 SRAM(18)을 액세서하기 위해 발생한 MBus제어신호와 국부버스 중제기(Local Bus Arbiter)를 입력으로 하여 SRAM제어를 위한 신호로 변환시켜 준다.

MBus인터페이스(16)에서 출력하는 SRAM제어신호들은 다시 DSP모듈의 SRAM제어기(17)로 입력이 된다. 이 제어기(17)는 DSP96002프로세서에서 발생된 SRAM액세서신호들을 SRAM제어를 위한 신호로 변환시켜 주고, 이 변환된 신호와 MBus인터페이스(16)에서 발생된 신호를 AND게이트(Gate)(도면에 도시생략됨)를 통하여 하나의 신호로 만든다.

그리고 래치전송기 1(9)는 앞에서 설명한 이유에서 MBus가 주소사이클인 동안 주소를 래치하기 위해서 사용하고, 래치전송기(Transfer)(19)는 국부버스의 독립적인 연산동작이 가능하도록 MBus인터페이스(16)로부터 제어신호를 받아서 동작한다. 그리고 래치전송자(19)에서 SRAM(18)으로 연결된 주소버스와 데이터버스는 DSP모듈의 국부버스가 된다. 이들 DSP모듈의 국부주소버스와 국부 데이터버스는 32비트로 설계하였다.

다음과 DPRAM의 구성에 대해 설명한다.

DPRAM은 노드 프로세서와 공유하는 데이터등을 직접 주고 받음없이 주소(포인터 : Point)만을 전달하여 노드전체의 성능향상을 위해 채택하였다.

제4도는 DPRAM제어를 위한 블럭구성도로서, 제4도에서 MBus인터페이스(20)는 노드 프로세서가 DPRAM(21)을 액세서하기 위해 발생한 MBus제어신호를 입력으로 하여 DPRAM제어를 위한 신호들로 변환시켜 준다. DPRAM(21)의 왼쪽 포트는 노드 프로세서에게 할당하고, 오른쪽 포트는 DSP96002프로세서에게 할당하였다.

DPRAM제어기(22)는 DSP96002프로세서가 DPRAM을 액세서하기 위해 발생한 신호들을 DPRAM제어신호로 변화시켜준다.

그리고 래치(23)는 앞에서 설명한 이유에서 MBus가 주소 사이클인 동안 주소를 래치하기 위해서 사용하고, MBus인터페이스(20)로부터 제어신호를 받아서 동작한다. 래치와 전송자블럭(23)에서 DPRAM으로는 바로 연결되어 국부버스와는 독립되고, DPRAM(21) 오른쪽 포트의 주소와 데이터버스는 국부버스와 연결되어 있다. 다음에 DSP96002호스트 인터페이스의 구성에 대해 설명한다.

DSP96002프로세서는 호스트 인터페이스 기능을 가지고 있어 노드 프로세서가 직접 DSP96002프로세서 내부의 레지스터와 메모리를 액세서할 수 있다. 그리고 제5도는 DSP96002호스트 인터페이스의 제어를 위한 블럭구성도로서, MBus인터페이스(24)는 노드 프로세서가 DSP96002프로세서(25)의 내부 레지스터나 메모리를 액세서하기 위해 발생한 MBus제어신호들을 입력으로 하여 DSP96002호스트 인터페이스 제어를 위한 신호들로 변화시켜 준다.

MAD[31 : 0]는 래치와 전송자블럭(26)을 통하여 국부버스로 연결된다. 이 경우 DSP96002프로세서는 주소버스[5 : 2]를 입력으로 하여 호스트 인터페이스 기능을 결정한다.

이와 같이 본 발명은 노드 프로세서(SPARC)가 DSP모듈을 구성하는 SRAM과 DPRAM, 그리고 DSP96002프로세서를 직접 액세서 가능하게 세개의 경로연결방법으로 구성됨으로써 노드 프로세서와는 별도로 멀티미디어 데이터처리전용 프로세서 DSP칩을 사용하지 않아도되는 효과가 있는 것이다.

Claims

노드프로세서(SPARC)에 연결되어 효율적인 멀티미디어 데이타의 처리를 위한 디지탈신호 처리기(DSP)모듈에 있어서, 상기 많은 양의 멀티미디어 데이타를 처리하기 위한 DSP96002프로세서(8); 상기 DSP96002프로세서(8)의 효율적인 연산과 고속처리를 위해 프로세서 전용의 메모리 작업영역을 갖는 SRAM(11); 상기 노드프로세서(SPARC)와 DSP96002프로세서(8)와의 효율적인 통신을 위한 DPRAM(Dual Port RAM)(13); 상기 SRAM(11)과 DPRAM(13)을 액세스하기 위한 MBUS신호를 입력받아 SRAM(11) 및 DPRAM(13) 제어신호를 출력하기 위한 MBUS인터페이스(7); 상기 MBUS인터페이스(7)와 DSP96002프로세서(8)사이에 국부버스 사용을 중재하기 위해 형성된 국부버스 중재기(9); 상기 MBUS가 주소사이클인 동안 주소를 래치(latch)하고, 국부버스의 독립적인 연산동작을 시키는 래치 및 전송자(14); 상기 MBUS인터페이스(7)에서 출력된 제어신호와 DSP96002프로세서(8)의 출력신호를 입력받아 SRAM(11)을 제어하기 위한 SRAM제어기(10); 및 상기 DSP프로세서(8)의 출력신호를 입력받아 DPRAM(13)을 제어하기 위한 DPRAM제어기(12)를 구비하여 구성되는 것을 특징으로 하는 멀티미디어 데이타 처리를 위한 DSP모듈.
제1항에 있어서, 상기 래치 및 전송자(14)의 독립연산 동작이 노드 프로세서의 제어를 받지 않고 DSP96002프로세서(8)가 국부버스를 통하여 SRAM(11)과 DPRAM(13)을 이용하여 수행되는 것을 특징으로 하는 멀티미디어 데이터처리를 위한 DSP모듈.