JPS62256159A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS62256159A JPS62256159A JP61099629A JP9962986A JPS62256159A JP S62256159 A JPS62256159 A JP S62256159A JP 61099629 A JP61099629 A JP 61099629A JP 9962986 A JP9962986 A JP 9962986A JP S62256159 A JPS62256159 A JP S62256159A
- Authority
- JP
- Japan
- Prior art keywords
- serial
- output
- data
- input
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Bidirectional Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩＣカードの制御回路等に用いることが出来る
マイクロプロセッサに関するものである。゛従来の技術 ＩＣカードとリーダ・ライタ（読み取り書き込み装置）
との間の信号線はｌ５Ｏ（国際標準イヒ機構）で規格化
されており、データは１本のラインを用いて双方向にシ
リアル転送を行うよう取り決めされている。工Ｃカード
内で扱うデータの単位はバイトであるため、シリアル／
パラレル変換が必要となる。従来のマイクロプロセッサ
はシリアル入出力端子を持たないか、あるいはシリアル
入出力端子を持つ場合でも入力端子と出力端子の２端子
に分かれているかのどちらかである。前者の場合、シリ
アル／パラレル変換はソフト的に行わなければならない
。一方後者の場合、これらの２端子をデータ線に接続す
るためには外部回路が必要となる。ＩＣカード内にマイ
クロプロセッサとメモリ以外の外部回路を用いることは
実装上極めて困難であり、結局シリアル／パラレル変換
はソフト的に対処していた。
マイクロプロセッサに関するものである。゛従来の技術 ＩＣカードとリーダ・ライタ（読み取り書き込み装置）
との間の信号線はｌ５Ｏ（国際標準イヒ機構）で規格化
されており、データは１本のラインを用いて双方向にシ
リアル転送を行うよう取り決めされている。工Ｃカード
内で扱うデータの単位はバイトであるため、シリアル／
パラレル変換が必要となる。従来のマイクロプロセッサ
はシリアル入出力端子を持たないか、あるいはシリアル
入出力端子を持つ場合でも入力端子と出力端子の２端子
に分かれているかのどちらかである。前者の場合、シリ
アル／パラレル変換はソフト的に行わなければならない
。一方後者の場合、これらの２端子をデータ線に接続す
るためには外部回路が必要となる。ＩＣカード内にマイ
クロプロセッサとメモリ以外の外部回路を用いることは
実装上極めて困難であり、結局シリアル／パラレル変換
はソフト的に対処していた。
発明が解決しようどする問題点
従来のようなマイクロプロセッサでは、工Ｃカード内の
シリアル／パラレル変換をソフト的に行う必要があり、
データ転送速度の上限がこの処理時間で決定されてしま
うという問題点を有していた。本発明はこのような問題
点を解決するだめのもので、ＩＣカード内のシリアル／
パラレル変換をハード的に行うことが出来るマイクロプ
ロセッサを提供するものである。
シリアル／パラレル変換をソフト的に行う必要があり、
データ転送速度の上限がこの処理時間で決定されてしま
うという問題点を有していた。本発明はこのような問題
点を解決するだめのもので、ＩＣカード内のシリアル／
パラレル変換をハード的に行うことが出来るマイクロプ
ロセッサを提供するものである。
問題点を解決するための手段
この問題点を解決するために本発明のマイクロプロセッ
サは１端子でシリアルデータの入出力が可能な双方向シ
リアル入出力端子と、前記入出力端子の入出力を切換え
るためのスリーステートバッフ１と、シリアル／パラレ
ル変換を行うシリアルレジスタと、システムクロックを
１／２ｎ分周したクロックを作成する分周器と、前記ク
ロックを８回計数したことを内部に通知する８進カウン
タとを持つ構成としたものである。
サは１端子でシリアルデータの入出力が可能な双方向シ
リアル入出力端子と、前記入出力端子の入出力を切換え
るためのスリーステートバッフ１と、シリアル／パラレ
ル変換を行うシリアルレジスタと、システムクロックを
１／２ｎ分周したクロックを作成する分周器と、前記ク
ロックを８回計数したことを内部に通知する８進カウン
タとを持つ構成としたものである。
作用
この構成により、ＩＣカード内のシリアル／パラレル変
換をハード的に処理することが出来る。
換をハード的に処理することが出来る。
実施例
図は本発明の一実施例におけるマイクロプロセッサのシ
リアル／パラレル変換部のブロック図であり、１はシリ
アル入出力端子、２はクロック入力端子、３はシリアル
レジスタ、４は内部バス、６はシステムクロックを分周
してシリアルレジスタ３のシフト用のクロックを生成す
る分周器、６はシフト数を計数する８進カウンタ、７は
シリアル入出力端子１の入出力を切換えるスリーステー
トバッフ１．８は８ビツト分のデータの入出力を切換え
るスリーステートバッファ、９はシフトクロック、１０
は８進カウンタ６の出力信号、１１はバッフ７７の出力
／ハイインピーダンス切換え信号、１２．１３はスリー
ステートバッフ７８の出力切換え信号である。
リアル／パラレル変換部のブロック図であり、１はシリ
アル入出力端子、２はクロック入力端子、３はシリアル
レジスタ、４は内部バス、６はシステムクロックを分周
してシリアルレジスタ３のシフト用のクロックを生成す
る分周器、６はシフト数を計数する８進カウンタ、７は
シリアル入出力端子１の入出力を切換えるスリーステー
トバッフ１．８は８ビツト分のデータの入出力を切換え
るスリーステートバッファ、９はシフトクロック、１０
は８進カウンタ６の出力信号、１１はバッフ７７の出力
／ハイインピーダンス切換え信号、１２．１３はスリー
ステートバッフ７８の出力切換え信号である。
以上のように構成された本実施例におけるマイクロプロ
セッサのシリアル／パラレル変換についてその動作を説
明する。まず、入力されたシリアルデータをパラレルデ
ータに変換する場合の動作について説明する。バッファ
出力切換え信号１１によりスリーステートバッフ１７の
出力はハイインピーダンスとなシ、シリアル入出力端子
１がら入力されたデータはシフトクロック９にょシシリ
アルレジスタ３に取シ込まれて行く。８ビツトのシリア
ルデータが取り込まれた時点で８進カウンタ６の出力１
ｏが内部割り込みとなり、シリアルレジスタ３内の８ビ
ツトのデータが内部バス４に出力される。
セッサのシリアル／パラレル変換についてその動作を説
明する。まず、入力されたシリアルデータをパラレルデ
ータに変換する場合の動作について説明する。バッファ
出力切換え信号１１によりスリーステートバッフ１７の
出力はハイインピーダンスとなシ、シリアル入出力端子
１がら入力されたデータはシフトクロック９にょシシリ
アルレジスタ３に取シ込まれて行く。８ビツトのシリア
ルデータが取り込まれた時点で８進カウンタ６の出力１
ｏが内部割り込みとなり、シリアルレジスタ３内の８ビ
ツトのデータが内部バス４に出力される。
次にパラレルデータをシリアルデータに変換して出力す
る場合を説明する。内部バス４よシシリアルレジスタ３
にストアされた８ビツトのパラレルデータは８進カウン
タ６の出力１ｏによる内部割り込みが発生するまでシフ
トクロック９によツバラフ１７を通してシリアル入出力
端子１に出力される。
る場合を説明する。内部バス４よシシリアルレジスタ３
にストアされた８ビツトのパラレルデータは８進カウン
タ６の出力１ｏによる内部割り込みが発生するまでシフ
トクロック９によツバラフ１７を通してシリアル入出力
端子１に出力される。
発明の効果
以上のように本発明によれば、マイクロプロセッサに１
端子でシリアルデータの入出力が可能な双方向シリアル
入出力端子を持たせることに、！ニジ、ＩＣカード内の
シリアル／パラレル変換をハード的に処理することが出
来、ソフトの負荷を軽減するとともに、高速なデータ転
送を実現することが出来る。
端子でシリアルデータの入出力が可能な双方向シリアル
入出力端子を持たせることに、！ニジ、ＩＣカード内の
シリアル／パラレル変換をハード的に処理することが出
来、ソフトの負荷を軽減するとともに、高速なデータ転
送を実現することが出来る。
図は本発明の一実施例におけるマイクロプロセッサのシ
リアル／パラレル変換部のブロック図である。 １・・・・・・シリアル入出力端子、２・・・・・・ク
ロック入力端子、３・・・・・・シリアルレジスタ、５
・山・・分周器、６・・・・・・８進カウンタ、ア・・
・・・・スリーステートバッフ１．９・・・・・・シフ
トクロック、１１・・・・・・バッファ出力切換信号。
リアル／パラレル変換部のブロック図である。 １・・・・・・シリアル入出力端子、２・・・・・・ク
ロック入力端子、３・・・・・・シリアルレジスタ、５
・山・・分周器、６・・・・・・８進カウンタ、ア・・
・・・・スリーステートバッフ１．９・・・・・・シフ
トクロック、１１・・・・・・バッファ出力切換信号。
Claims (1)
- １端子でシリアルデータの入出力が可能な双方向シリア
ル入出力端子と、前記入出力端子の入出力を切換えるた
めのスリーステートバッファと、シリアル／パラレル変
換を行うシリアルレジスタと、システムクロックを１／
２＾ｎ分周したクロックを作成する分周器と、前記クロ
ックを８回計数したことを内部に通知する８進カウンタ
を持つマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61099629A JPS62256159A (ja) | 1986-04-30 | 1986-04-30 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61099629A JPS62256159A (ja) | 1986-04-30 | 1986-04-30 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62256159A true JPS62256159A (ja) | 1987-11-07 |
Family
ID=14252374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61099629A Pending JPS62256159A (ja) | 1986-04-30 | 1986-04-30 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62256159A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07210541A (ja) * | 1994-08-05 | 1995-08-11 | Sanyo Electric Co Ltd | デジタル信号処理装置及び信号処理方法 |
-
1986
- 1986-04-30 JP JP61099629A patent/JPS62256159A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07210541A (ja) * | 1994-08-05 | 1995-08-11 | Sanyo Electric Co Ltd | デジタル信号処理装置及び信号処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4383304A (en) | Programmable bit shift circuit | |
| KR19980024989A (ko) | 레지스터 사이에 배치된 조합 블록을 가진 회로 장치 | |
| US5535343A (en) | Method and apparatus for generating write signals | |
| US4503511A (en) | Computing system with multifunctional arithmetic logic unit in single integrated circuit | |
| JPS62256159A (ja) | マイクロプロセツサ | |
| JP2563679B2 (ja) | 双方向入出力信号分離回路 | |
| US4878058A (en) | Multi-protocol data conversion | |
| KR100244885B1 (ko) | 다중인터럽트통신회로 | |
| JPS6116357A (ja) | デ−タ転送装置 | |
| JP2692469B2 (ja) | データ制御装置 | |
| KR930007593Y1 (ko) | 장치간 데이타 입출력 인터페이스 회로 | |
| KR0114239Y1 (ko) | 인터럽트 핸들러 회로 | |
| JPS59123957A (ja) | デジタル信号演算装置 | |
| KR200142909Y1 (ko) | 입출력 인터페이스 장치 | |
| Fawcett | The Z8000 peripheral family | |
| JPS629431A (ja) | デイジタルデ−タ処理装置 | |
| SU881735A1 (ru) | Устройство дл сортировки чисел | |
| KR910009927B1 (ko) | Scsi 콘트롤러용 16비트 듀얼 포트의 선입선출(fifo)버퍼 제어회로 | |
| KR100199190B1 (ko) | 데이타 포착회로 | |
| SU800992A1 (ru) | Комбинационный сумматор | |
| KR950007122B1 (ko) | 키보드 제어 회로 | |
| SU1198531A1 (ru) | Устройство дл сопр жени абонентов с электронно-вычислительной машиной | |
| KR940004576B1 (ko) | 마이크로 프로세서 사이의 데이타 교환회로 | |
| JPS63185254A (ja) | デ−タ転送制御装置 | |
| JPH0370238A (ja) | 転送ワード数決定方法及びその回路 |