JPH04305745A - レジスタファイルシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はレジスタファイルシステ
ムに関し、特に複数のレジスタからなるレジスタファイ
ルのハードウェア構成に関するものである。

【０００２】

【従来の技術】従来、レジスタファイルを複数有してい
ると、タックエリアへのレジスタ待避を回避できオーバ
ーヘッドを少なくすることができるため、レジスタ待避
動作が不要になるという利点があり、容易に割込み応答
性を向上させることができる。このため、複数のレジス
タを有するマルチレジスタシステムは数多くのシステム
において採用されているアーキテクチャーである。そし
てマルチレジスタシステムにおいては、レジスタファイ
ルを構成しているデータ用、アドレス用又は汎用のレジ
スタとして、オペレーティングシステムが実行するシス
テムタスク又はユーザアプリケーションプログラムが実
行するユーザータスクで使用できる数量分が各レジスタ
ファイルに同等にハードウェアとして実装されており、
また各レジスタファイルは互いに対称な構造に構成され
ている。

【０００３】前記のように構成されたマルチレジスタフ
ァイルにおいては、コンテキストの際にレジスタファイ
ルを切り替えて新しいレジスタファイルで新しいタスク
や割込み処理を実行するため、レジスタファイル毎に実
行するタスクは切り替えられるが、レジスタ構成を同じ
ものにしておくことにより、タスクを構成するプログラ
ムが変わってもコンパイラの生成を一律に行なえ、プロ
グラム内の変数を制限なくレジスタに割り当てられると
いう利点を有している。

【０００４】

【発明が解決しようとする課題】しかしながら、レジス
タファイルにおいては、必要な全数のレジスタをハード
ウェアとして備える負担は極めて大きいと共に、レジス
タの一部をワーキングレジスタとして使用する場合、コ
ンテキストスイッチ時には特に待避・保存しておく必要
がないので、レジスタファイルを構成するレジスタを全
数備える必要はなかった。

【０００５】また、従来のマルチレジスタファイルにお
いては、レジスタファイル内のレジスタを用いてデータ
を各タスク間で引き渡す場合、各タスクで共通にアクセ
スできるレジスタエリアを設けてタスク間通信を行なっ
ていた。このため、タスク間通信を行なうデータをプロ
グラムの暴走・誤動作による破壊から保護するため、共
有レジスタエリアのアクセス権のチェックをソフトウェ
アで行なわざるを得なかった。

【０００６】本発明は、前記従来の課題を解決するもの
で、複数のレジスタから構成されるレジスタファイルシ
ステムにおいて、ハードウェアとして多くのレジスタを
備える負担を極力抑制すると共に、レジスタファイル内
のレジスタを介してデータをタスク間で引き渡す場合、
アクセス権のチェックを必要としないレジスタファイル
システムを提供することを目的としている。

【０００７】

【課題を解決するための手段】前記の目的を達成するた
め、請求項１及び２の発明は、ソフトウェアで指定され
たメモリアドレス又はレジスタ番号の値とハードウェア
に実装されたレジスタのアドレス値との対応関係をフラ
グにより変更可能にし、プログラム上重要な変数が優先
的にレジスタを割り当てられるようにするものである。

【０００８】具体的に請求項１の発明が講じた解決手段
は、ハードウェアに実装されており複数のレジスタから
構成されるレジスタファイルと、ソフトウェアで指定さ
れたレジスタのメモリアドレス若しくはレジスタ番号の
値と前記複数のレジスタのアドレス値との対応関係をフ
ラグにより変更する手段とを備えている構成とするもの
である。

【０００９】また、請求項２の発明が講じた解決手段は
、ハードウェアに実装されており複数のレジスタから構
成されるレジスタファイルと、ソフトウェアで指定され
たレジスタのメモリアドレス若しくはレジスタ番号の値
を小さい方から順にフラグによって前記複数のレジスタ
のアドレス値の小さいもの又は大きいものに対応させる
手段とを備えている構成とするものである。

【００１０】さらに、請求項３の発明は、２組のバンク
に共通のアドレス領域を持たせ且つ該共通のアドレス領
域に他のバンクにより破壊されては困るデータを配置し
、各々のバンクが前記共通のアドレス領域にライトアク
セスする場合には自らのバンクにアクセスさせ、前記共
通のアドレス領域にリードアクセスする場合には他方の
バンクにアクセスさせることにより、共通のアドレス領
域に配置されたデータが他のバンクにより破壊されない
ようにするものである。

【００１１】具体的に請求項３の発明が講じた解決手段
は、複数のメモリバンク又は複数のレジスタバンクから
なるマルチレジスタファイルと、前記複数のメモリバン
ク又は複数のレジスタバンクのいずれかを構成し互いに
対をなす２組のバンクとを備え、該２組のバンクの各一
部分の領域が同一のアドレス領域に配置され、前記２組
のバンクのいずれかが前記同一のアドレス領域にライト
アクセスする際には自らのバンクにアクセスし且つ前記
同一のアドレス領域にリードアクセスする際には対をな
す他方のバンクにアクセスするよう構成されているもの
である。

【００１２】

【作用】請求項１の発明の構成により、ソフトウェアで
指定されたレジスタのメモリアドレス若しくはレジスタ
番号の値とハードウェアに実装されたレジスタのアドレ
ス値との対応関係をフラグにより変更する手段を備えて
いるため、フラグを適当に設定することにより、プログ
ラム上重要な変数にハードウェア上に実装されたレジス
タを優先的に割り当てることができる。

【００１３】また、請求項２の発明の構成により、ソフ
トウェアで指定されたレジスタのメモリアドレス若しく
はレジスタ番号の値を小さい方から順にフラグによって
ハードウェアに実装されたレジスタのアドレス値の小さ
いもの又は大きいものに対応させることができるため、
プログラム上重要な変数に小さいメモリアドレス値又は
レジスタ番号を割り当て且つフラグを適当に設定するこ
とにより、プログラム上重要な変数にハードウェアに実
装されたレジスタを優先的に割り当てられることができ
る。

【００１４】さらに、請求項３の発明の構成により、２
組のバンクの各々の一部分の領域が同一のアドレス領域
に配置され、２組のバンクのいずれかが同一のアドレス
領域にライトアクセスする際には自らのバンクにアクセ
スし且つ同一のアドレス領域にリードアクセスする際に
は他方のバンクにアクセスするよう構成されているため
、前記同一のアクセス領域に破壊されては困るデータ例
えば通信用データを配置することにより、該データが他
方のバンクにより破壊されることを確実に防止できる。

【００１５】

【実施例】以下本発明の一実施例を図面に基づいて説明
する。

【００１６】図１は本発明の一実施例に係り、ソフトウ
ェアで指定されるメモリアドレス又はレジスタ番号の値
とハードウェア上に実装されているレジスタのアドレス
値との対応関係をフラグにより変更することができるレ
ジスタファイルシステムの構成図であり、図２は前記レ
ジスタファイルシステムにおける方向制御回路を示す図
である。

【００１７】図１において、レジスタファイル１はアド
レスＡＢ７〜ＡＢ０とレジスタ番号２〜０とを入力とす
る２ポートメモリである。アドレスデコーダ２にはアド
レスＡＢ７〜ＡＢ０が入力されるが、アドレスＡＢ４〜
ＡＢ２は方向制御フラグ１０を一入力とする各方向制御
回路４〜６を介して入力される。同様に、レジスタ番号
デコーダ３には、方向制御フラグ１０を一入力とする方
向制御回路７〜９を介してレジスタ番号２〜０が入力さ
れる。

【００１８】レジスタファイル１内のレジスタの選択は
アドレスデコーダ２又はレジスタ番号デコーダ３により
選択される。方向制御回路４〜９は、方向制御フラグ１
０の値が“０”のときには、ソフトウェアで指定された
レジスタのメモリアドレス又はレジスタ番号の値を小さ
い方から順にハードウェア上に実装されたレジスタのメ
モリアドレス値の小さいものに対応させ、メモリアドレ
ス値又はレジスタ番号値をそのままアドレスデコーダ２
又はレジスタ番号デコーダ３に入力させる一方、方向制
御フラグ１０の値が“１”のときには、ソフトウェアで
指定されたメモリアドレス又はレジスタ番号の値を小さ
い方から順にハードウェア上に実装されたレジスタのメ
モリアドレス値の大きいものに対応させる。つまり、方
向制御回路４〜９はアドレス値又はレジスタ番号値を反
転させてアドレスデコーダ２又はレジスタ番号デコーダ
３に入力させる機能を有している。

【００１９】図２に示すように、方向制御回路４〜９は
、各々３ステートバッファ１１と３ステートインバータ
１２とから構成されており、アドレス又はレジスタ番号
１３を入力としてデコーダ２又は３へ出力される。この
場合、方向制御フラグ１０からの出力である方向制御信
号１４が“０”のときには、３ステートバッファ１１が
選択され、入力されたアドレス又はレジスタ番号１３の
値をそのままデコーダ２又は３に出力する。方向制御信
号１４が“１”のときには、３ステートインバータ１２
が選択され、入力されたアドレス又はレジスタ番号１３
の値を反転してデコーダ２又は３に出力する。

【００２０】図３はレジスタファイル１内のレジスタ構
成とハードウェア上で実際に実装されているレジスタの
アドレスを示した図であり、図４はレジスタを指定する
ソフトウェアで指定されたメモリアドレス又はレジスタ
番号とハードウェア上に実装されているレジスタとの対
応をフラグにより変更できる例を示した図である。

【００２１】図３に示すように、レジスタファイル１は
レジスタＲ０〜Ｒ７で構成され、レジスタＲ０のハード
ウェア上に実装されているレジスタのアドレスを一例と
して（６ＣＥ０）番地とし、１バイト毎に１アドレス、
１レジスタに４アドレスが与えられており、レジスタＲ
７はアドレスとして（６ＣＦＣ）番地が与えられている
。図４に示すアドレス（下位８ビットのみを図示してい
る）においては、レジスタ番号のＲ０とＲ７、Ｒ１とＲ
６、Ｒ２とＲ５、Ｒ３とＲ４は点線内のアドレスＡＢ２
〜ＡＢ４（アドレスのビットポジション２〜４）が補数
の関係になっている。従って、方向制御フラグによって
アドレスＡＢ２〜ＡＢ４を反転させることにより、レジ
スタＲ０の（６ＣＥ０）番地を指定してもレジスタＲ７
の（６ＣＦＣ）番地が選択される。レジスタのＲ１とＲ
６、レジスタＲ２とＲ５、レジスタＲ３とＲ４も同様の
関係にある。また、図示していないが、レジスタとレジ
スタ番号との関係も同様であって、図４の点線内のアド
レスＡＢ２〜ＡＢ４とレジスタ番号とは同様の関係にあ
る。

【００２２】以上説明したように、レジスタを指定する
レジスタ番号とハードウェア上に実装されているレジス
タとの対応関係をアドレス値の小さいもの又は大きいも
のに変更することができるので、プログラム上重要な変
数にレジスタ番号の小さいものを割り当てることにより
、全レジスタを使用しない２つのアプリケーションで１
つのレジスタファイルを使用することが可能になり、ハ
ード資源を有効に使用することができる。

【００２３】図５はバンク間の通信時にデータの保護機
能を有するメモリバンク又はレジスタバンクの構成を示
し、図６（ａ）　（ｂ）　はレジスタファイルのアクセ
ス可能な領域を示している。

【００２４】図５に示すように、メモリバンク又はレジ
スタバンク（以下バンクＡと称する。）１５はアドレス
値の小さい方からレジスタが配置されており、メモリバ
ンク又はレジスタバンク１６（以下バンクＢと称する。 ）はアドレス値の大きい方からレジスタが配置されてい
る。バンクＡ１５のメモリアドレスが大きい部分とバン
クＢ１６のメモリアドレスの小さい部分とは同一アドレ
スに配置されている。つまり同一アドレス領域に二重に
メモリが配置されている。

【００２５】図６（ａ）　はバンクＡ１５又はバンクＢ
１６が書き込み可能なライトアクセス領域を示した図で
ある。バンクＡ１５は領域Ａａ１７を、バンクＢ１６は
領域Ｂａ１８を書き込み可能で、バンクＡ１５が領域Ｂ
１８を、バンクＢ１６が領域Ａ１７を書き込むことは禁
止されている。図６（ｂ）　はバンクＡ１５又はバンク
Ｂ１６が読み出し可能なリードアクセス領域を示した図
である。バンクＡ１５は領域Ａｂ２０と領域Ａｃ２２を
、バンクＢ１６は領域Ｂｂ２１と領域Ｂｃ１９を読み出
せ、バンクＡ１５はバンクＡ１５自身のＢｃ１９領域を
、バンクＢ１６はバンクＢ１６自身のＡｃ２２を読み出
すことができない。

【００２６】以上説明したバンクＡ１５とバンクＢ１６
の同一アドレス領域に、破壊されては困るデータ例えば
通信用データを配置することにより、誤ってデータが自
分のバンク以外のバンクにより破壊されることを回避で
きるので、通常ソフトウェアによって行なわれるデータ
保護処理機能をハードウェアによって実現することがで
きる。

【００２７】

【発明の効果】以上説明したように、請求項１の発明の
レジスタファイルシステムにより、ソフトウェアで指定
されたレジスタのメモリアドレス若しくはレジスタ番号
の値とハードウェアに実装されたレジスタのアドレス値
との対応関係をフラグにより変更する手段を備えている
ため、フラグを適当に設定することにより、プログラム
上重要な変数にハードウェアに実装されたレジスタを優
先的に割り当てることができる。

【００２８】また、請求項２の発明のレジスタファイル
システムにより、ソフトウェアで指定されたレジスタの
メモリアドレス若しくはレジスタ番号の値を小さい方か
ら順にフラグによってハードウェアに実装されたレジス
タのアドレス値の小さいもの又は大きいものに対応させ
ることができるため、プログラム上重要な変数に小さい
メモリアドレス値又はレジスタ番号値を割り当て且つフ
ラグを適当に設定することにより、プログラム上重要な
変数にハードウェア上に実装されたレジスタを優先的に
割り当てられることができる。

【００２９】このため、請求項１又は２の発明によると
、全レジスタを使用しない２つのアプリケーションで１
つのレジスタファイルを使用することが可能になるため
、レジスタファイルをハードウェアとして実装する負担
を極力抑制することができるので、ハード資源を有効に
使用することができる。またレジスタ構成を各レジスタ
ファイル同士で共通にできるのでコンパイラの生成を一
律に行なうことができる。

【００３０】さらに、請求項３の発明により、２組のバ
ンクの各々の一部分の領域が同一のアドレス領域に配置
され、２組のバンクのいずれかが前記同一のアドレス領
域にライトアクセスする際には自らのバンクにアクセス
し且つ前記同一のアドレス領域にリードアクセスする際
には他方のバンクにアクセスするよう構成されているた
め、前記同一のアクセス領域に破壊されては困るデータ
例えば通信用データを配置することにより、該データが
他方のバンクにより破壊されることを確実に防止できる
。

【００３１】このため、請求項３の発明により、データ
通信時におけるデータの保護をソフトウェアの介入なし
によってできるので、効率の良いマルチタスキング処理
を実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係り、ソフトウェアで指定
されるレジスタのメモリアドレス又はレジスタ番号の値
とハードウェア上に実装されているレジスタのアドレス
値との対応関係を変更できるレジスタファイルシステム
を示す構成図である。

【図２】前記レジスタファイルシステムにおける方向制
御回路を示す回路図である。

【図３】前記レジスタファイルシステムにおけるレジス
タファイル内のレジスタ構成及びハードウェア上に実装
されているレジスタのアドレスを示す図である。

【図４】前記レジスタファイルシステムにおいて、ソフ
トウェアで指定されるレジスタのメモリアドレス又はレ
ジスタ番号とハードウェア上に実装されているレジスタ
との対応関係をフラグにより変更する方法を説明する図
である。

【図５】本発明の一実施例に係り、複数のメモリバンク
又は複数のレジスタバンクよりなるマルチファイルシス
テムを示す構成図である。

【図６】前記マルチファイルシステムにおける各バンク
のアクセス可能な領域を示した図である。

【符号の説明】

１…レジスタファイル ２…アドレスデコーダ ３…レジスタ番号デコーダ ４，５，６，７，８，９…方向制御回路１０…方向制御
フラグ １１…３ステートバッファ １２…３ステートインバータ １３…アドレス又はレジスタ番号 １４…方向制御信号 １５，１６…バンク １７，１８…ライトアクセス領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　ハードウェアに実装されており複数の
   レジスタから構成されるレジスタファイルと、ソフトウ
   ェアで指定されたレジスタのメモリアドレス若しくはレ
   ジスタ番号の値と前記複数のレジスタのアドレス値との
   対応関係をフラグにより変更する手段とを備えているこ
   とを特徴とするレジスタファイルシステム。
2. 【請求項２】　　ハードウェアに実装されており複数の
   レジスタから構成されるレジスタファイルと、ソフトウ
   ェアで指定されたレジスタのメモリアドレス若しくはレ
   ジスタ番号の値を小さい方から順にフラグによって前記
   複数のレジスタのアドレス値の小さいもの又は大きいも
   のに対応させる手段とを備えていることを特徴とするレ
   ジスタファイルシステム。
3. 【請求項３】　　複数のメモリバンク又は複数のレジス
   タバンクからなるマルチレジスタファイルと、前記複数
   のメモリバンク又は複数のレジスタバンクのいずれかを
   構成し互いに対をなす２組のバンクとを備え、該２組の
   バンクの各一部分の領域が同一のアドレス領域に配置さ
   れ、前記２組のバンクのいずれかが前記同一のアドレス
   領域にライトアクセスする際には自らのバンクにアクセ
   スし且つ前記同一のアドレス領域にリードアクセスする
   際には対をなす他方のバンクにアクセスするよう構成さ
   れていることを特徴とするレジスタファイルシステム。