JP2018076072A - 電動パワーステアリング装置の制御装置 - Google Patents

Abstract

【課題】マルチコアＭＣＵに内蔵されている何れか１個のＣＰＵの故障時においても、残りの正常なＣＰＵでＥＰＳの基本機能を安全に動作させるようにした電動パワーステアリング装置の制御装置を提供する。【解決手段】マルチコアＭＣＵを搭載する電動パワーステアリング装置（ＥＰＳ）の制御装置において、マルチコアＭＣＵは、ＥＰＳの基本機能を動作させる第１ＣＰＵと、第１ＣＰＵ監視回路と、ＥＰＳの付加機能を動作させる第２ＣＰＵ及び第３ＣＰＵと、第２ＣＰＵ監視回路と、各ＣＰＵ監視回路から受け取った各ＣＰＵの故障情報に基づいて各ＣＰＵの動作を制御するＣＰＵ制御器と、共有ＲＡＭと、ペリフェラルとを備える。【選択図】図３

Description

本発明は、車両の操舵系にモータによる操舵補助力を減速機構を介して付与するようにした電動パワーステアリング装置の制御装置に関し、特に、少なくとも２個のＣＰＵ（Central Processing Unit）を有するマルチコアＭＣＵ（Multi-core Micro Controller Unit）を搭載し、１個のＣＰＵに故障が発生した際に、故障していない他のＣＰＵで電動パワーステアリング装置の基本機能のみを動作させることにより、電動パワーステアリング装置の継続性を高めるようにした電動パワーステアリング装置の制御装置に関する。

車両のステアリング機構にモータの回転力で操舵補助力（アシスト力）を付与する電動パワーステアリング装置は、モータの駆動力を減速機構を介してギア又はベルト等の伝達機構により、ステアリングシャフト或いはラック軸に操舵補助力を付与するようになっている。かかる従来の電動パワーステアリング装置（ＥＰＳ）は、操舵補助力のトルクを正確に発生させるため、モータ電流のフィードバック制御を行っている。フィードバック制御は、操舵補助指令値（電流指令値）とモータ電流検出値との差が小さくなるようにモータ印加電圧を調整するものであり、モータ印加電圧の調整は、一般的にＰＷＭ（パルス幅変調）制御のデューティの調整で行っている。

電動パワーステアリング装置の一般的な構成を図１に示して説明すると、ハンドル１のコラム軸（ステアリングシャフト、ハンドル軸）２は減速機構の減速ギア３、ユニバーサルジョイント４ａ及び４ｂ、ピニオンラック機構５、タイロッド６ａ，６ｂを経て、更にハブユニット７ａ，７ｂを介して操向車輪８Ｌ，８Ｒに連結されている。また、コラム軸２には、ハンドル１の操舵トルクを検出するトルクセンサ１０及び操舵角θを検出する舵角センサ１４が設けられており、ハンドル１の操舵力を補助するモータ２０が減速機構の減速ギア（ギア比ｎ）３を介してコラム軸２に連結されている。電動パワーステアリング装置を制御するコントロールユニット（ＥＣＵ）３０には、バッテリ１３から電力が供給されると共に、イグニションキー１１を経てイグニションキー信号が入力される。コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴｈと車速センサ１２で検出された車速Ｖｅｌとに基づいてアシスト（操舵補助）指令の電流指令値の演算を行い、電流指令値に補償等を施した電圧制御指令値Ｖｒｅｆによってモータ２０に供給する電流を制御する。舵角センサ１４は必須のものではなく、配設されていなくても良い。

コントロールユニット３０には、車両の各種情報を授受するＣＡＮ（Controller Area Network）５０が接続されており、車速ＶｅｌはＣＡＮ５０から受信することも可能である。また、コントロールユニット３０には、ＣＡＮ５０以外の通信、アナログ／ディジタル信号、電波等を授受する非ＣＡＮ５１も接続されている。

コントロールユニット３０は主としてＣＰＵ（ＭＰＵやＭＣＵ等も含む）で構成されるが、そのＣＰＵ内部においてプログラムで実行される一般的な機能を示すと図２のようになる。

図２を参照してコントロールユニット３０の機能及び動作を説明すると、トルクセンサ１０で検出された操舵トルクＴｈ及び車速センサ１２で検出された（若しくはＣＡＮ５０からの）車速Ｖｅｌは、電流指令値Ｉｒｅｆ１を演算する電流指令値演算部３１に入力される。電流指令値演算部３１は、入力された操舵トルクＴｈ及び車速Ｖｅｌに基づいてアシストマップ等を用いて、モータ２０に供給する電流の制御目標値である電流指令値Ｉｒｅｆ１を演算する。電流指令値Ｉｒｅｆ１は加算部３２Ａを経て電流制限部３３に入力され、最大電流を制限された電流指令値Ｉｒｅｆｍが減算部３２Ｂに入力され、フィードバックされているモータ電流値Ｉｍとの偏差Ｉ（Ｉｒｅｆｍ−Ｉｍ）が演算され、その偏差Ｉが操舵動作の特性改善のためのＰＩ制御（比例積分制御）部３５に入力される。ＰＩ制御部３５で特性改善された電圧制御指令値ＶｒｅｆがＰＷＭ制御部３６に入力され、更に駆動部としてのインバータ回路３７を介してモータ２０がＰＷＭ駆動される。モータ２０の電流値Ｉｍはモータ電流検出器３８で検出され、減算部３２Ｂにフィードバックされる。インバータ回路３７は駆動素子としてＦＥＴが用いられ、ＦＥＴのブリッジ回路で構成されている。

また、加算部３２Ａには補償信号生成部３４からの補償信号ＣＭが加算されており、補償信号ＣＭの加算によって操舵システム系の特性補償を行い、収れん性や慣性特性等を改善するようになっている。補償信号生成部３４は、セルフアライニングトルク（ＳＡＴ）３４３と慣性３４２を加算部３４４で加算し、その加算結果に更に収れん性３４１を加算部３４５で加算し、加算部３４５の加算結果を補償信号ＣＭとしている。

従来、このような電動パワーステアリング装置の制御装置（ＥＣＵ）として、例えば特開２００７−５５６０５号公報（特許文献１）に示されるように、２個のＭＣＵ（２個のマイコン）を搭載し、電動パワーステアリング装置の制御を行うものが提案されている。

即ち、特許文献１では、電動パワーステアリング装置の制御装置（ＥＣＵ）に、２個のＭＣＵを搭載し、それぞれのＭＣＵに異なる機能を割り当て、更にＭＣＵ間で相互監視を行い、１個のＭＣＵに故障が発生した場合には、故障していないもう１個のＭＣＵ、即ち、正常なＭＣＵだけで電動パワーステアリング装置の制御を継続させるようにしている。

特開２００７−５５６０５号公報

しかしながら、特許文献１に開示された制御装置（ＥＣＵ）による制御方式では、ＭＣＵ間に十分な通信容量を確保することが難しく、１個のＭＣＵに故障が発生した場合に、電動パワーステアリング装置の動作を継続するために必要な情報が、正常なＭＣＵに伝えられない恐れがある。

例えば、ハンドル（ステアリングホイール）の操舵力を補助するモータが高温状態にあり、電流に出力制限が掛けられている時に、１個のＭＣＵに故障が発生した場合に、その出力制限情報が正常なＭＣＵに伝えられずに、その正常なＭＣＵで電動パワーステアリング装置の動作（操舵補助）を継続すると、モータが異常に発熱し、破壊され、電動パワーステアリング装置が危険な状態になる恐れが出てくるという問題が生じてしまう。

本発明は、上述のような事情よりなされたものであり、本発明の目的は、少なくとも２個のＣＰＵを有するマルチコアＭＣＵを搭載すると共に、マルチコアＭＣＵに内蔵されている共有ＲＡＭに電動パワーステアリング装置の基本機能を継続するために必要な情報を予め格納することで、１個のＣＰＵに故障が発生した場合に、必要な情報が正常なＣＰＵに伝わらずに電動パワーステアリング装置が危険な状態になること無く、その正常なＣＰＵで電動パワーステアリング装置の基本機能を安全に動作させる（即ち、正常なＣＰＵで電動パワーステアリング装置の操舵補助を安全に継続する）ようにした電動パワーステアリング装置の制御装置を提供することにある。

本発明は、マルチコアＭＣＵを搭載する電動パワーステアリング装置の制御装置に関し、本発明の上記目的は、前記マルチコアＭＣＵは、前記電動パワーステアリング装置の基本機能を動作させる第１ＣＰＵと、前記第１ＣＰＵを常時監視しており、前記第１ＣＰＵの故障発生時に前記第１ＣＰＵの第１故障を検出できる第１ＣＰＵ監視回路と、前記電動パワーステアリング装置の付加機能を動作させる第２ＣＰＵ及び第３ＣＰＵと、前記第２ＣＰＵ及び前記第３ＣＰＵを常時監視しており、前記第２ＣＰＵ及び前記第３ＣＰＵの少なくとも一方の第２故障の発生時に前記第２故障を検出できる第２ＣＰＵ監視回路と、前記第１ＣＰＵ監視回路及び前記第２ＣＰＵ監視回路から、前記第１ＣＰＵ、前記第２ＣＰＵ及び前記第３ＣＰＵの故障情報を受け取り、前記故障情報に基づいて前記第１ＣＰＵ、前記第２ＣＰＵ及び前記第３ＣＰＵの各動作を制御するＣＰＵ制御器と、前記第１ＣＰＵ、前記第２ＣＰＵ及び前記第３ＣＰＵからアクセス可能な共有ＲＡＭと、前記第１ＣＰＵ、前記第２ＣＰＵ及び前記第３ＣＰＵからアクセス可能なペリフェラルとを備え、前記マルチコアＭＣＵでは、前記基本機能を継続して動作させるために必要な変数を前記共有ＲＡＭに予め格納しておくことにより達成される。

また、本発明の上記目的は、前記ペリフェラルの制御レジスタに、前記第１ＣＰＵ、前記第２ＣＰＵ及び前記第３ＣＰＵによる誤書き換え防止機能を付けようにしており、誤書き換えチェック用に前記基本機能を継続して動作させるために前記必要な変数を反転した値も前記共有ＲＡＭに格納しておき、前記第１ＣＰＵ監視回路が前記第１故障を検出した時に、第１ＣＰＵ故障情報を前記ＣＰＵ制御器に通知すると共に、前記第２ＣＰＵ監視回路が前記第２故障を検出した時に、第２ＣＰＵ故障情報を前記ＣＰＵ制御器に通知するようになっていることにより、或いは、前記ＣＰＵ制御器は、受け取った前記故障情報が前記第２ＣＰＵ故障情報である場合に、前記第２ＣＰＵ及び前記第３ＣＰＵの動作を停止させると共に、前記第２ＣＰＵ故障情報を前記第１ＣＰＵに通知し、前記第１ＣＰＵによって前記共有ＲＡＭの誤書き換えが無かったと判定された場合に、前記第１ＣＰＵだけで前記基本機能を動作させることにより、前記電動パワーステアリング装置の制御を継続することにより、或いは、前記ＣＰＵ制御器は、受け取った前記故障情報が前記第１ＣＰＵ故障情報である場合に、故障した前記第１ＣＰＵの動作を停止させると共に、正常な前記第２ＣＰＵ及び前記第３ＣＰＵの動作をも停止させることにより、一旦前記電動パワーステアリング装置の制御を停止させるようにし、前記電動パワーステアリング装置の制御停止から所定の時間が経過した後に、前記第２ＣＰＵ及び前記第３ＣＰＵで前記基本機能を動作させるように、前記第２ＣＰＵ及び前記第３ＣＰＵを再起動し、前記第２ＣＰＵ及び前記第３ＣＰＵによって前記共有ＲＡＭの誤書き換えが無かったと判定された場合に、前記第２ＣＰＵ及び前記第３ＣＰＵだけで前記電動パワーステアリング装置の制御を継続することにより、或いは、前記第２ＣＰＵ及び前記第３ＣＰＵの少なくとも一方の故障時に、前記第１ＣＰＵの処理能力に余裕がある場合には、前記基本機能だけでなく、一部の付加機能も前記第１ＣＰＵで動作させるようにし、前記一部の付加機能を継続して動作させるために必要な変数を前記共有ＲＡＭに予め格納すると共に、誤書き換えチェック用に前記必要な変数を反転した値も前記共有ＲＡＭに格納しておくことにより、或いは、前記第１ＣＰＵの故障時に、前記第２ＣＰＵ又は前記第３ＣＰＵの処理能力に余裕がある場合には、前記第２ＣＰＵ又は前記第３ＣＰＵで前記基本機能及び一部の付加機能を動作させるように、前記第２ＣＰＵ及び前記第３ＣＰＵを再起動するようにし、前記一部の付加機能を継続して動作させるために必要な変数を前記共有ＲＡＭに予め格納すると共に、誤書き換えチェック用に前記必要な変数を反転した値も前記共有ＲＡＭに格納しておくことにより、より効果的に達成される。

本発明に係る電動パワーステアリング装置の制御装置によれば、３個のＣＰＵを有（内蔵）するマルチコアＭＣＵを搭載すると共に、マルチコアＭＣＵに内蔵されている共有ＲＡＭに電動パワーステアリング装置の基本機能を継続するために必要な情報（必要な変数）を予め格納するようにしているので、３個のＣＰＵのうち１個のＣＰＵに故障が発生した場合であっても、故障していない１個のＣＰＵが共有ＲＡＭに格納されている基本機能を継続するために必要な情報（必要な変数）に確実にアクセス可能のため、基本機能を継続するために必要な情報（必要な変数）が故障していない１個のＣＰＵに確実に伝わり、電動パワーステアリング装置が危険な状態になることも無く、その故障していないＣＰＵのみで電動パワーステアリング装置の基本機能を安全に動作させることができる。

即ち、本発明によれば、マルチコアＭＣＵに内蔵されている何れか一つのＣＰＵに故障が発生した場合であっても、残りの正常なＣＰＵのみで電動パワーステアリング装置の制御（操舵補助）を安全に継続することができる。

電動パワーステアリング装置の概要を示す構成図である。 電動パワーステアリング装置の制御系の構成例を示すブロック図である。 本発明に係る電動パワーステアリング装置の制御装置に搭載されているマルチコアＭＣＵの構成例を示すブロック図である。 本発明において、電動パワーステアリング装置の付加機能を動作させている第２ＣＰＵに故障が発生した場合のマルチコアＭＣＵの動作を示すフローチャートである。 本発明において、電動パワーステアリング装置の基本機能を動作させている第１ＣＰＵに故障が発生した場合のマルチコアＭＣＵの動作を示すフローチャートである。

本発明は、２個のＣＰＵを有するマルチコアＭＣＵを搭載し、２個のＣＰＵのうち一方のＣＰＵに故障（又は異常）が発生した際に、故障していない他方のＣＰＵ（即ち、正常なＣＰＵ）で電動パワーステアリング装置の基本機能のみを動作させることで、電動パワーステアリング装置の制御を継続させ、電動パワーステアリング装置の継続性を高めることができるようにした電動パワーステアリング装置の制御装置に関する。

以下に、図面を参照しながら、本発明の具体的な実施形態を詳細に説明する。

本発明は、２個のＣＰＵを有するマルチコアＭＣＵを搭載する電動パワーステアリング装置の制御装置に関し、図３は、本発明に係る電動パワーステアリング装置の制御装置に搭載されたマルチコアＭＣＵの構成例を示すブロック図である。

本発明では、図３に示されるように、電動パワーステアリング装置の制御装置に搭載されたマルチコアＭＣＵ４０は、第１ＣＰＵ４２０と、第１ＣＰＵ４２０を監視するための第１ＣＰＵ監視回路４２１と、第１ＲＡＭ４２２と、第２ＣＰＵ４３０と、第２ＣＰＵ４３０を監視するための第２ＣＰＵ監視回路４３１と、第２ＲＡＭ４３２と、第１ＣＰＵ監視回路４２１及び第２ＣＰＵ監視回路４３１から、各ＣＰＵの故障情報を受け取り、受け取った故障情報に基づいて各ＣＰＵの動作を制御するＣＰＵ制御器４１と、共有ＲＡＭ４４と、ＲＯＭ４５と、ペリフェラル４６とを備えている。

また、マルチコアＭＣＵ４０では、第１ＣＰＵ４２０及び第２ＣＰＵ４３０の両方から、共有ＲＡＭ４４、ＲＯＭ４５及びペリフェラル４６の何れにもアクセス可能となっている。第１ＣＰＵ監視回路４２１によって、第１ＣＰＵ４２０が常時監視されていると共に、第２ＣＰＵ監視回路４３１によって、第２ＣＰＵ４３０が常時監視されている。

更に、第１ＲＡＭ４２２を第１ＣＰＵ４２０のみがアクセスする第１ＣＰＵ４２０専用ＲＡＭとすると共に、第２ＲＡＭ４３２を第２ＣＰＵ４３０のみがアクセスする第２ＣＰＵ４３０専用ＲＡＭとする。

更に、マルチコアＭＣＵ４０では、第１ＣＰＵ４２０と第２ＣＰＵ４３０で同じプログラム（同じ機能）を動作させることができるようにするために、第１ＲＡＭ４２２のアドレスと第２ＲＡＭ４３２のアドレスを同じにする。

本発明では、通常時には、第１ＣＰＵ４２０では、電動パワーステアリング装置の制御において最低限必要な基本機能（以下、単に、「電動パワーステアリング装置の基本機能」又は「基本機能」とも言う。）を動作させると共に、第２ＣＰＵ４３０では、電動パワーステアリング装置の操舵性を改善するための付加機能（以下、単に、「電動パワーステアリング装置の付加機能」又は「付加機能」とも言う。）を動作させるようになっている。

第１ＣＰＵ４２０に対して第１ＣＰＵ監視回路４２１が配置されていると共に、第２ＣＰＵ４３０に対して第２ＣＰＵ監視回路４３１が配置されており、各ＣＰＵの故障発生時に、各ＣＰＵ監視回路によって各ＣＰＵの故障を検出できるようになっている。また、第１ＣＰＵ監視回路４２１は第１ＣＰＵ４２０の故障を検出した時に、第１ＣＰＵ４２０に関する故障情報（以下、第１ＣＰＵ故障情報と称する。）をＣＰＵ制御器４１に通知するようになっており、第２ＣＰＵ監視回路４３１は第２ＣＰＵ４３０の故障を検出した時に、第２ＣＰＵ４３０に関する故障情報（以下、第２ＣＰＵ故障情報と称する。）をＣＰＵ制御器４１に通知するようになっている。

ＣＰＵ制御器４１が受け取った故障情報は第２ＣＰＵ故障情報である場合に(即ち、付加機能を動作させている第２ＣＰＵ４３０に故障が発生した場合に)、ＣＰＵ制御器４１は故障した第２ＣＰＵ４３０の動作を停止させ、基本機能を動作させている正常な第１ＣＰＵ４２０だけで電動パワーステアリング装置を制御するようにする。

また、ＣＰＵ制御器４１が受け取った故障情報は第１ＣＰＵ故障情報である場合に(即ち、基本機能を動作させている第１ＣＰＵ４２０に故障が発生した場合に)、ＣＰＵ制御器４１は、両方のＣＰＵ（即ち、故障した第１ＣＰＵ４２０と正常な第２ＣＰＵ４３０）を停止させ、モータへの電流出力を止めることにより、一旦電動パワーステアリング装置の制御を停止させる。そして、電動パワーステアリング装置制御の停止から所定の時間が経過した後に、ＣＰＵ制御器４１は、故障していない第２ＣＰＵ４３０を再起動し、再起動した第２ＣＰＵ４３０に、電動パワーステアリング装置の基本機能を動作させることで、電動パワーステアリング装置の制御を継続させるようにする。

本発明では、ＣＰＵ制御器４１による電動パワーステアリング装置制御の停止から、第２ＣＰＵ４３０による電動パワーステアリング装置制御の再開までの時間（即ち、上述した所定の時間）を車両が危険挙動とならない時間とする。例えば、好適な所定の時間を２０〜３０ｍｓ程度とする。

そして、本発明では、ペリフェラル４６の制御レジスタに、ＣＰＵによる誤書き換え防止機能を付けるようにする。ペリフェラル４６の制御レジスタの誤書き換え防止機能を実現する方法として、例えば、同じ値をペリフェラル４６の制御レジスタに２度書きしないと、その値がペリフェラル４６の制御レジスタに反映されないようにする方法、また、ペリフェラル４６の制御レジスタを書き換え可能モードにしてからでなければ、ペリフェラル４６の制御レジスタの値が書き換えられないようにする方法がある。

また、本発明では、通常時に電動パワーステアリング装置の付加機能を動作させるようになっている第２ＣＰＵ４３０で、電動パワーステアリング装置の基本機能を動作させるために、マルチコアＭＣＵ４０に、以下の三つの機能を持たせる。

機能Ａ
電動パワーステアリング装置の基本機能に必要で、且つ、第１ＲＡＭ４２２に予め格納されている固定値は、第２ＲＡＭ４３２の同じアドレスにも予め格納しておくようにする。

機能Ｂ
電動パワーステアリング装置の基本機能を継続して動作させるために必要な情報（必要な変数）を共有ＲＡＭ４４に予め格納するとともに、これら必要な変数の誤書き換えをチェックするために、上述した必要な変数を反転した値も共有ＲＡＭ４４に格納しておくようにする。

なお、本発明のマルチコアＭＣＵ４０では、共有ＲＡＭ４４の誤書き換えチェックを行うために、上述したように、必要な変数を反転した値も共有ＲＡＭ４４に格納しておくことで、共有ＲＡＭ４４に格納されている必要な変数と必要な変数を反転した値とを比較することで共有ＲＡＭ４４の誤書き換えチェックを行うようにしているが、本発明の共有ＲＡＭ４４の誤書き換えチェック方法はこれに限られることがなく、既知の誤書き換えチェック方法であれば、本発明の共有ＲＡＭ４４の誤書き換えチェック方法とすることができる。例えば、チェックサムによる共有ＲＡＭ４４の誤書き換えチェックを行うようにしても良い。

機能Ｃ
共有ＲＡＭ４４の誤書き換え（共有ＲＡＭ４４に格納されている、電動パワーステアリング装置の基本機能を継続して動作させるために必要な変数の誤書き換え）が検出された場合に、電動パワーステアリング装置の制御を停止するようにする。

ところで、ＣＰＵ（第１ＣＰＵ４２０又は第２ＣＰＵ４３０）に故障が発生した場合に、壊れたＣＰＵ（故障した第１ＣＰＵ４２０又は第２ＣＰＵ４３０）が共有ＲＡＭ４４やペリフェラル４６の制御レジスタを誤って書き換える可能性がある。ペリフェラル４６の制御レジスタが設計値と異なる値に書き換えられた場合（即ち、ペリフェラル４６の制御レジスタが誤書き換えされた場合）に、ペリフェラル４６は設計した通りに動作せず、電動パワーステアリング装置の異常挙動、ひいては車両の危険挙動へと至る可能性が生じてしまう。

そこで、本発明では、上述したように、ペリフェラル４６の制御レジスタにＣＰＵによる誤書き換え防止機能を付けるようにすると共に、共有ＲＡＭ４４の誤書き換えをチェックするようにする。換言すれば、本発明では、ペリフェラル４６の制御レジスタにＣＰＵによる誤書き換え防止機能を付けるのと、共有ＲＡＭ４４の誤書き換えをチェックするのは、ＣＰＵ（第１ＣＰＵ４２０又は第２ＣＰＵ４３０）が故障して、ＣＰＵ監視回路（第１ＣＰＵ監視回路４２１又は第２ＣＰＵ監視回路４３１）がその故障を検出し、故障したＣＰＵがＣＰＵ制御器４１によって停止させられるまでに、電動パワーステアリング装置の基本動作（基本機能）を継続するのに必要な制御レジスタや共有ＲＡＭ４４に格納されている必要な変数が、誤書き換えされるのを防ぐためである。

このように、本発明によれば、ペリフェラル４６の制御レジスタに上述したようなＣＰＵによる誤書き換え防止機能を付けると共に、共有ＲＡＭ４４の誤書き換えをチェックすることにより、ＣＰＵ（第１ＣＰＵ４２０又は第２ＣＰＵ４３０）に故障が発生した場合であっても、共有ＲＡＭ４４に格納されている変数が誤書き換えされることがなく、また、ペリフェラル４６の制御レジスタが誤書き換えされることもなく、制御レジスタの設計値が設定されていることが保証されるため、正常なＣＰＵのみを用いて、電動パワーステアリング装置の制御を安全に継続することが可能になる。

図４は、本発明において、電動パワーステアリング装置の付加機能を動作させている第２ＣＰＵ４３０に故障が発生した場合のマルチコアＭＣＵ４０の動作を示すフローチャートである。また、図５は、本発明において、電動パワーステアリング装置の基本機能を動作させている第１ＣＰＵ４２０に故障が発生した場合のマルチコアＭＣＵ４０の動作を示すフローチャートである。

まず、図４に基づいて、本発明において、付加機能を動作させている第２ＣＰＵ４３０の故障時のマルチコアＭＣＵ４０の動作（処理）を説明する。

図４に示されるように、マルチコアＭＣＵ４０を搭載する電動パワーステアリング装置の制御装置では、第２ＣＰＵ４３０に故障が発生した時に、第２ＣＰＵ４３０を常時監視している第２ＣＰＵ監視回路４３１は、第２ＣＰＵ４３０の故障を検出し、第２ＣＰＵ故障情報をＣＰＵ制御器４１に送信する（ステップＳ１０）。次に、ＣＰＵ制御器４１は、第２ＣＰＵ監視回路４３１からの第２ＣＰＵ故障情報を受信し、受信した第２ＣＰＵ故障情報に基づいて、故障した第２ＣＰＵ４３０の動作を停止させるとともに（ステップＳ１１）、第２ＣＰＵ４３０の故障（第２ＣＰＵ故障情報）を第１ＣＰＵ４２０に通知（送信）する（ステップＳ１２）。第１ＣＰＵ４２０は、ＣＰＵ制御器４１からの第２ＣＰＵ故障情報を受信すると、共有ＲＡＭ４４の誤書き換えは無かったか否かをチェックする（ステップＳ１３及びステップＳ１４）。共有ＲＡＭ４４の誤書き換えは無かったと判定された場合に、基本機能を動作させている第１ＣＰＵ４２０だけで電動パワーステアリング装置の制御を継続するようにする（ステップＳ１５）。一方、共有ＲＡＭ４４の誤書き換えは有ったと判定された場合（即ち、共有ＲＡＭ４４の誤書き換えが検出された場合）に、第１ＣＰＵ４２０の動作も停止させることで、電動パワーステアリング装置の制御を停止させる（ステップＳ１６）。

次に、図５に基づいて、本発明において、基本機能を動作させている第１ＣＰＵ４２０の故障時のマルチコアＭＣＵ４０の動作（処理）を説明する。

図５に示されるように、マルチコアＭＣＵ４０を搭載する電動パワーステアリング装置の制御装置では、第１ＣＰＵ４２０に故障が発生した時に、第１ＣＰＵ４２０を常時監視している第１ＣＰＵ監視回路４２１は、第１ＣＰＵ４２０の故障を検出し、第１ＣＰＵ故障情報をＣＰＵ制御器４１に送信する（ステップＳ２０）。次に、ＣＰＵ制御器４１は、第１ＣＰＵ監視回路４２１からの第１ＣＰＵ故障情報を受信し、受信した第１ＣＰＵ故障情報に基づいて、故障した第１ＣＰＵ４２０の動作を停止させるとともに、正常な第２ＣＰＵ４３０の動作をも停止させることにより（ステップＳ２１）、一旦電動パワーステアリング装置の制御を停止させるようにし、電動パワーステアリング装置の制御停止から所定の時間（例えば、２０〜３０ｍｓ程度）が経過した後に、第２ＣＰＵ４３０で電動パワーステアリング装置の基本機能を動作させるように、第２ＣＰＵ４３０を再起動する（ステップＳ２２）。

次に、第２ＣＰＵ４３０は、共有ＲＡＭ４４の誤書き換えは無かったか否かをチェックする（ステップＳ２３及びステップＳ２４）。共有ＲＡＭ４４の誤書き換えは無かったと判定された場合に、基本機能を動作させている第２ＣＰＵ４３０だけで電動パワーステアリング装置の制御を継続するようにする（ステップＳ２５）。一方、共有ＲＡＭ４４の誤書き換えは有ったと判定された場合に、第２ＣＰＵ４３０の動作も停止させることで、電動パワーステアリング装置の制御を停止させる（ステップＳ２６）。

なお、本発明では、付加機能を動作させている第２ＣＰＵ４３０の故障時に、基本機能を動作させている第１ＣＰＵ４２０の処理能力に余裕がある場合には、基本機能だけでなく、付加機能の一部（以下、「一部の付加機能」ともいう）も第１ＣＰＵ４２０で動作させるようにしても良い。ただし、その場合には、この追加された一部の付加機能を継続して動作させるために必要な変数を共有ＲＡＭ４４に予め格納する必要がある。また、これらの必要な変数の誤書き換えをチェックするために、これらの必要な変数を反転した値も共有ＲＡＭ４４に格納しておくようにする必要がある。

また、本発明では、基本機能を動作させている第１ＣＰＵ４２０の故障時に、付加機能を動作させている第２ＣＰＵ４３０の処理能力に余裕がある場合には、上記ステップＳ２２において、第２ＣＰＵ４３０で電動パワーステアリング装置の基本機能及び一部の付加機能を動作させるように、第２ＣＰＵ４３０を再起動するようにしても良い。ただし、この場合も、この追加された一部の付加機能を継続して動作させるために必要な変数を共有ＲＡＭ４４に予め格納する必要がある。また、これらの必要な変数の誤書き換えをチェックするために、これらの必要な変数を反転した値も共有ＲＡＭ４４に格納しておくようにする必要がある。

また、上述したように、本発明の一実施例として、２個のＣＰＵを有するマルチコアＭＣＵを搭載する電動パワーステアリング装置の制御装置について説明したが、本発明の電動パワーステアリング装置の制御装置に搭載されるマルチコアＭＣＵとして、２個のＣＰＵを有するマルチコアＭＣＵに限定されることはなく、２個以上のＣＰＵ（例えば、３個ＣＰＵ）を有するマルチコアＭＣＵを使用することができる。その際に、電動パワーステアリング装置の基本機能や付加機能を適宜に各ＣＰＵで動作させるようにしても良い。例えば、基本機能を１個のＣＰＵで、付加機能を残り２個のＣＰＵで、それぞれ動作させるようにしても良い。また、上述した本発明の原理を応用し、付加機能を動作させている２個のＣＰＵの故障時に、故障したＣＰＵの動作を停止するようにしても良い。基本機能を動作させているＣＰＵの故障時に、故障したそのＣＰＵの動作を停止するとともに、付加機能を動作させている正常なＣＰＵの何れかをも停止し、所定の時間が経過した後に、停止したそのＣＰＵのみで基本機能を動作させているようにしても良い。

１ ハンドル
２ コラム軸（ステアリングシャフト、ハンドル軸）
１０ トルクセンサ
１２ 車速センサ
１４ 舵角センサ
２０ モータ
３０ コントロールユニット（ＥＣＵ）
３１ 電流指令値演算部
３３ 電流制限部
３４ 補償信号生成部
３５ ＰＩ制御部
３６ ＰＷＭ制御部
３７ インバータ回路
４０ マルチコアＭＣＵ
４１ ＣＰＵ制御器
４２０ 第１ＣＰＵ
４２１ 第１ＣＰＵ監視回路
４２２ 第１ＲＡＭ
４３０ 第２ＣＰＵ
４３１ 第２ＣＰＵ監視回路
４３２ 第２ＲＡＭ
４４ 共有ＲＡＭ
４５ ＲＯＭ
４６ ペリフェラル
５０ ＣＡＮ

Claims (6)

1. マルチコアＭＣＵを搭載する電動パワーステアリング装置の制御装置において、
   前記マルチコアＭＣＵは、
   前記電動パワーステアリング装置の基本機能を動作させる第１ＣＰＵと、
   前記第１ＣＰＵを常時監視しており、前記第１ＣＰＵの故障発生時に前記第１ＣＰＵの第１故障を検出できる第１ＣＰＵ監視回路と、
   前記電動パワーステアリング装置の付加機能を動作させる第２ＣＰＵ及び第３ＣＰＵと、
   前記第２ＣＰＵ及び前記第３ＣＰＵを常時監視しており、前記第２ＣＰＵ及び前記第３ＣＰＵの少なくとも一方の第２故障の発生時に前記第２故障を検出できる第２ＣＰＵ監視回路と、
   前記第１ＣＰＵ監視回路及び前記第２ＣＰＵ監視回路から、前記第１ＣＰＵ、前記第２ＣＰＵ及び前記第３ＣＰＵの故障情報を受け取り、前記故障情報に基づいて前記第１ＣＰＵ、前記第２ＣＰＵ及び前記第３ＣＰＵの各動作を制御するＣＰＵ制御器と、
   前記第１ＣＰＵ、前記第２ＣＰＵ及び前記第３ＣＰＵからアクセス可能な共有ＲＡＭと、
   前記第１ＣＰＵ、前記第２ＣＰＵ及び前記第３ＣＰＵからアクセス可能なペリフェラルと
   を備え、
   前記マルチコアＭＣＵでは、
   前記基本機能を継続して動作させるために必要な変数を前記共有ＲＡＭに予め格納しておくことを特徴とする電動パワーステアリング装置の制御装置。
2. 前記ペリフェラルの制御レジスタに、前記第１ＣＰＵ、前記第２ＣＰＵ及び前記第３ＣＰＵによる誤書き換え防止機能を付けようにしており、
   誤書き換えチェック用に前記基本機能を継続して動作させるために前記必要な変数を反転した値も前記共有ＲＡＭに格納しておき、
   前記第１ＣＰＵ監視回路が前記第１故障を検出した時に、第１ＣＰＵ故障情報を前記ＣＰＵ制御器に通知すると共に、前記第２ＣＰＵ監視回路が前記第２故障を検出した時に、第２ＣＰＵ故障情報を前記ＣＰＵ制御器に通知するようになっている請求項１に記載の電動パワーステアリング装置の制御装置。
3. 前記ＣＰＵ制御器は、受け取った前記故障情報が前記第２ＣＰＵ故障情報である場合に、前記第２ＣＰＵ及び前記第３ＣＰＵの動作を停止させると共に、前記第２ＣＰＵ故障情報を前記第１ＣＰＵに通知し、前記第１ＣＰＵによって前記共有ＲＡＭの誤書き換えが無かったと判定された場合に、前記第１ＣＰＵだけで前記基本機能を動作させることにより、前記電動パワーステアリング装置の制御を継続する請求項２に記載の電動パワーステアリング装置の制御装置。
4. 前記ＣＰＵ制御器は、受け取った前記故障情報が前記第１ＣＰＵ故障情報である場合に、故障した前記第１ＣＰＵの動作を停止させると共に、正常な前記第２ＣＰＵ及び前記第３ＣＰＵの動作をも停止させることにより、一旦前記電動パワーステアリング装置の制御を停止させるようにし、前記電動パワーステアリング装置の制御停止から所定の時間が経過した後に、前記第２ＣＰＵ及び前記第３ＣＰＵで前記基本機能を動作させるように、前記第２ＣＰＵ及び前記第３ＣＰＵを再起動し、前記第２ＣＰＵ及び前記第３ＣＰＵによって前記共有ＲＡＭの誤書き換えが無かったと判定された場合に、前記第２ＣＰＵ及び前記第３ＣＰＵだけで前記電動パワーステアリング装置の制御を継続する請求項２に記載の電動パワーステアリング装置の制御装置。
5. 前記第２ＣＰＵ及び前記第３ＣＰＵの少なくとも一方の故障時に、前記第１ＣＰＵの処理能力に余裕がある場合には、前記基本機能だけでなく、一部の付加機能も前記第１ＣＰＵで動作させるようにし、
   前記一部の付加機能を継続して動作させるために必要な変数を前記共有ＲＡＭに予め格納すると共に、誤書き換えチェック用に前記必要な変数を反転した値も前記共有ＲＡＭに格納しておく請求項３に記載の電動パワーステアリング装置の制御装置。
6. 前記第１ＣＰＵの故障時に、前記第２ＣＰＵ又は前記第３ＣＰＵの処理能力に余裕がある場合には、前記第２ＣＰＵ又は前記第３ＣＰＵで前記基本機能及び一部の付加機能を動作させるように、前記第２ＣＰＵ及び前記第３ＣＰＵを再起動するようにし、
   前記一部の付加機能を継続して動作させるために必要な変数を前記共有ＲＡＭに予め格納すると共に、誤書き換えチェック用に前記必要な変数を反転した値も前記共有ＲＡＭに格納しておく請求項４に記載の電動パワーステアリング装置の制御装置。
   

Images