JPH05216754A - メモリバンク切替方式 - Google Patents
メモリバンク切替方式Info
- Publication number
- JPH05216754A JPH05216754A JP3574992A JP3574992A JPH05216754A JP H05216754 A JPH05216754 A JP H05216754A JP 3574992 A JP3574992 A JP 3574992A JP 3574992 A JP3574992 A JP 3574992A JP H05216754 A JPH05216754 A JP H05216754A
- Authority
- JP
- Japan
- Prior art keywords
- program
- bank
- rom
- cpu
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Prepayment Telephone Systems (AREA)
Abstract
(57)【要約】
【目的】 メモリのバンク切替を行ってアクセス不可能
なメモリ空間をアクセス可能とする。 【構成】 ＲＯＭ２０を２つのバンク＃１，＃２に分割
してそれぞれをアドレスバスに並列に接続すると共に、
バンク＃１、＃２にはそれぞれ独立した複数のタスクを
格納しておく。リセット解除後の処理でバンク切替プロ
グラムをＲＯＭ２０からＲＡＭ２１へ転送し、これの実
行により複数のタスクの中から１つを選択すると共にこ
れに応じたバンクの切替を行い、上記選択タスクを実行
させる。また、上記選択タスクの実行中に各割り込み信
号の入力があった場合も同様に上記バンク切替プログラ
ムが実行され、バンクが選択される。
なメモリ空間をアクセス可能とする。 【構成】 ＲＯＭ２０を２つのバンク＃１，＃２に分割
してそれぞれをアドレスバスに並列に接続すると共に、
バンク＃１、＃２にはそれぞれ独立した複数のタスクを
格納しておく。リセット解除後の処理でバンク切替プロ
グラムをＲＯＭ２０からＲＡＭ２１へ転送し、これの実
行により複数のタスクの中から１つを選択すると共にこ
れに応じたバンクの切替を行い、上記選択タスクを実行
させる。また、上記選択タスクの実行中に各割り込み信
号の入力があった場合も同様に上記バンク切替プログラ
ムが実行され、バンクが選択される。
Description
【０００１】
【産業上の利用分野】本発明は、アクセス可能なメモリ
空間以上のプログラムを複数に分割して同一アドレス上
に配置された複数のメモリに格納すると共に、複数のメ
モリのうちいずれか１つを選択してプログラムを実行す
るメモリバンク切替方式に関する。
空間以上のプログラムを複数に分割して同一アドレス上
に配置された複数のメモリに格納すると共に、複数のメ
モリのうちいずれか１つを選択してプログラムを実行す
るメモリバンク切替方式に関する。
【０００２】
【従来の技術】一般に１６本のアドレスバスを有する８
ビットのＣＰＵを用いソフトウェア等の設計を行う場
合、１６本のアドレスバスでは最大６４ｋバイトのメモ
リ空間しかアクセスできないため、この範囲内にプログ
ラムサイズを納める必要がある。図５はこのような８ビ
ットＣＰＵのメモリマップの一例を示す図である。同図
に示すように、この８ビットＣＰＵには、バスを介して
Ｉ／Ｏ部，ＲＡＭ，電気的な書き込み消去が可能であり
各種の機能データを保持するＥ2 ＰＲＯＭ、プログラム
を格納するＲＯＭが接続されており、このうちＩ／Ｏ部
が０番地〜１ＦＦＦ番地（１６進）、ＲＡＭが２０００
番地〜３ＦＦＦ番地、Ｅ2 ＰＲＯＭ＃１が４０００番地
〜５ＦＦＦ番地、Ｅ2 ＰＲＯＭ＃２が６０００番地〜７
ＦＦＦ番地、及びＲＯＭが８０００番地〜ＦＦＦＦ番地
に割り当てられている。即ち、図５に示す例の場合に
は、ＲＯＭが８０００番地〜ＦＦＦＦ番地のアドレス空
間に割り当てられ、したがって３２ｋバイトのプログラ
ム容量を有している。したがって各種の機能を実現する
ためのプログラムが追加された場合でも、この３２ｋバ
イトの容量の中に納める必要がある。
ビットのＣＰＵを用いソフトウェア等の設計を行う場
合、１６本のアドレスバスでは最大６４ｋバイトのメモ
リ空間しかアクセスできないため、この範囲内にプログ
ラムサイズを納める必要がある。図５はこのような８ビ
ットＣＰＵのメモリマップの一例を示す図である。同図
に示すように、この８ビットＣＰＵには、バスを介して
Ｉ／Ｏ部，ＲＡＭ，電気的な書き込み消去が可能であり
各種の機能データを保持するＥ2 ＰＲＯＭ、プログラム
を格納するＲＯＭが接続されており、このうちＩ／Ｏ部
が０番地〜１ＦＦＦ番地（１６進）、ＲＡＭが２０００
番地〜３ＦＦＦ番地、Ｅ2 ＰＲＯＭ＃１が４０００番地
〜５ＦＦＦ番地、Ｅ2 ＰＲＯＭ＃２が６０００番地〜７
ＦＦＦ番地、及びＲＯＭが８０００番地〜ＦＦＦＦ番地
に割り当てられている。即ち、図５に示す例の場合に
は、ＲＯＭが８０００番地〜ＦＦＦＦ番地のアドレス空
間に割り当てられ、したがって３２ｋバイトのプログラ
ム容量を有している。したがって各種の機能を実現する
ためのプログラムが追加された場合でも、この３２ｋバ
イトの容量の中に納める必要がある。
【０００３】
【発明が解決しようとする課題】しかし、近年各種の装
置が多機能化され、こうした機能の大半はソフトウェア
により実現されることからプログラムサイズが年々大き
くなり、安価な８ビットＣＰＵ等で対処することが困難
となっている。
置が多機能化され、こうした機能の大半はソフトウェア
により実現されることからプログラムサイズが年々大き
くなり、安価な８ビットＣＰＵ等で対処することが困難
となっている。
【０００４】
【課題を解決するための手段】このような課題を解決す
るために本発明は、アドレスバスに並列に複数の固定メ
モリ（ＲＯＭ）を接続し、この複数の固定メモリへそれ
ぞれ異なる複数の第１のプログラムを格納すると共にＣ
ＰＵへのリセット信号及び割り込み信号により起動され
る第２のプログラムを複数の固定メモリに共通に格納
し、上記リセット信号により第２のプログラムが起動さ
れたときに第３のプログラムを可変メモリ（ＲＡＭ）へ
転送し、この転送された第３のプログラムをリセット信
号または割り込み信号の到来により起動して複数の固定
メモリのうちいずれか１つを選択するようにしたもので
ある。
るために本発明は、アドレスバスに並列に複数の固定メ
モリ（ＲＯＭ）を接続し、この複数の固定メモリへそれ
ぞれ異なる複数の第１のプログラムを格納すると共にＣ
ＰＵへのリセット信号及び割り込み信号により起動され
る第２のプログラムを複数の固定メモリに共通に格納
し、上記リセット信号により第２のプログラムが起動さ
れたときに第３のプログラムを可変メモリ（ＲＡＭ）へ
転送し、この転送された第３のプログラムをリセット信
号または割り込み信号の到来により起動して複数の固定
メモリのうちいずれか１つを選択するようにしたもので
ある。
【０００５】
【作用】したがって、アドレスバスに共通に接続された
複数の固定メモリを容易に切り替えることが可能にな
る。この結果、プログラムサイズが大きくなりＣＰＵの
アクセス空間を超えるような場合でも、これの分割を行
って上記複数の固定メモリへ格納することが可能とな
り、容易にメモリの増設が行える。
複数の固定メモリを容易に切り替えることが可能にな
る。この結果、プログラムサイズが大きくなりＣＰＵの
アクセス空間を超えるような場合でも、これの分割を行
って上記複数の固定メモリへ格納することが可能とな
り、容易にメモリの増設が行える。
【０００６】
【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明に係るメモリバンク切替方式を適用し
た装置の一実施例を示すブロック図であり、この装置は
公衆電話機である。同図において、１は局線、２は局線
１へ到来する着信信号を検出する着信検出回路、３は着
信信号により鳴動するブザー、４は局線１から到来する
課金信号を受信する課金信号受信回路、５は局線１から
到来するＤＴＭＦ信号を受信するＤＴＭＦ信号受信回
路、６はダイオードブリッジ、７はオフフック時に局線
１から供給される局電源を公衆電話機の各部へ与える電
源回路である。また、８は通話回路、９は送受器、１０
はダイヤル信号等を発生する信号発生器、１１はダイヤ
ルキー等のキーボード、１２は表示器、１３，１４は入
出力回路、１５はバス、１６は硬貨選別部、１７はフッ
クスイッチ、１８はオフフックによるフックスイッチの
オンにより起動しＧＳリレーを駆動するスタート回路、
１９は各種の制御を行う８ビットのＣＰＵ、２０はプロ
グラムが格納されるＲＯＭ、２１はＲＡＭ、２２，２３
は電気的書き込み消去が可能であり各種の機能データを
格納するＥ2 ＰＲＯＭである。
る。図１は本発明に係るメモリバンク切替方式を適用し
た装置の一実施例を示すブロック図であり、この装置は
公衆電話機である。同図において、１は局線、２は局線
１へ到来する着信信号を検出する着信検出回路、３は着
信信号により鳴動するブザー、４は局線１から到来する
課金信号を受信する課金信号受信回路、５は局線１から
到来するＤＴＭＦ信号を受信するＤＴＭＦ信号受信回
路、６はダイオードブリッジ、７はオフフック時に局線
１から供給される局電源を公衆電話機の各部へ与える電
源回路である。また、８は通話回路、９は送受器、１０
はダイヤル信号等を発生する信号発生器、１１はダイヤ
ルキー等のキーボード、１２は表示器、１３，１４は入
出力回路、１５はバス、１６は硬貨選別部、１７はフッ
クスイッチ、１８はオフフックによるフックスイッチの
オンにより起動しＧＳリレーを駆動するスタート回路、
１９は各種の制御を行う８ビットのＣＰＵ、２０はプロ
グラムが格納されるＲＯＭ、２１はＲＡＭ、２２，２３
は電気的書き込み消去が可能であり各種の機能データを
格納するＥ2 ＰＲＯＭである。
【０００７】このような公衆電話機のＣＰＵ１９は、ア
ドレスバス及びデータバス等のバス１５を介してＲＯＭ
２０，ＲＡＭ２１，Ｅ2 ＰＲＯＭ２２，２３をアクセス
できるようになっていると共に、入出力回路（Ｉ／Ｏ）
１４を介して各部の制御が行えるようになっている。
ドレスバス及びデータバス等のバス１５を介してＲＯＭ
２０，ＲＡＭ２１，Ｅ2 ＰＲＯＭ２２，２３をアクセス
できるようになっていると共に、入出力回路（Ｉ／Ｏ）
１４を介して各部の制御が行えるようになっている。
【０００８】図２は、上記ＣＰＵ１９のメモリマップで
ある。ここで、０〜１ＦＦＦ番地にはＩ／Ｏ領域、２０
００〜３ＦＦＦ番地がＲＡＭ２１領域、４０００〜５Ｆ
ＦＦ番地がＥ2 ＰＲＯＭ２２領域、６０００〜７ＦＦＦ
番地がＥ2 ＰＲＯＭ２３領域、８０００〜ＦＦＦＦ番地
がＲＯＭ２０領域となっている。なお、ＲＯＭ２０は６
４ｋバイトの容量を有するものであり、前半の３２ｋバ
イト領域（以下、バンク＃１）と後半の３２ｋバイト領
域（以下、バンク＃２）とが切り替えられて使用されて
いる。これらバンク＃１，＃２のＲＯＭには異なるプロ
グラムが格納できることから、本来は３２ｋバイト容量
のＲＯＭしかアクセスできなかったものが６４ｋバイト
容量のＲＯＭをアクセスできるようになり、メモリ容量
の拡張が可能になる。
ある。ここで、０〜１ＦＦＦ番地にはＩ／Ｏ領域、２０
００〜３ＦＦＦ番地がＲＡＭ２１領域、４０００〜５Ｆ
ＦＦ番地がＥ2 ＰＲＯＭ２２領域、６０００〜７ＦＦＦ
番地がＥ2 ＰＲＯＭ２３領域、８０００〜ＦＦＦＦ番地
がＲＯＭ２０領域となっている。なお、ＲＯＭ２０は６
４ｋバイトの容量を有するものであり、前半の３２ｋバ
イト領域（以下、バンク＃１）と後半の３２ｋバイト領
域（以下、バンク＃２）とが切り替えられて使用されて
いる。これらバンク＃１，＃２のＲＯＭには異なるプロ
グラムが格納できることから、本来は３２ｋバイト容量
のＲＯＭしかアクセスできなかったものが６４ｋバイト
容量のＲＯＭをアクセスできるようになり、メモリ容量
の拡張が可能になる。
【０００９】図３は、ＣＰＵ１９とＲＯＭ２０との具体
的な接続構成を示す図である。ＣＰＵ１９は８ビットで
あるから、６４ｋバイトのメモリ空間がアクセス可能な
ようにアドレスバスはＡ0 〜Ａ15の１６本を有すると共
に、ＲＯＭ２０も６４ｋバイトの容量を有しているため
同数のアドレス入力端子を有している。ここで、３２ｋ
のメモリ容量を有するバンク＃１，＃２をアクセスでき
るようにするためアドレスバスＡ0 〜Ａ15のうちＡ0 〜
Ａ14の１５本を割り当てる。そしてＣＰＵ１９からの残
りのアドレスバスＡ15をＲＯＭ２０のチップセレクト端
子ＣＳに接続してＲＯＭ２０をアクセスする場合には常
時選択し、また、ＣＰＵ１９のポートＰ20とＲＯＭ２０
のアドレス入力端子Ａ15とを接続して、ポートＰ20の出
力が「Ｌ」であればバンク＃１を選択すると共に「Ｈ」
であればバンク＃２を選択できるようにする。
的な接続構成を示す図である。ＣＰＵ１９は８ビットで
あるから、６４ｋバイトのメモリ空間がアクセス可能な
ようにアドレスバスはＡ0 〜Ａ15の１６本を有すると共
に、ＲＯＭ２０も６４ｋバイトの容量を有しているため
同数のアドレス入力端子を有している。ここで、３２ｋ
のメモリ容量を有するバンク＃１，＃２をアクセスでき
るようにするためアドレスバスＡ0 〜Ａ15のうちＡ0 〜
Ａ14の１５本を割り当てる。そしてＣＰＵ１９からの残
りのアドレスバスＡ15をＲＯＭ２０のチップセレクト端
子ＣＳに接続してＲＯＭ２０をアクセスする場合には常
時選択し、また、ＣＰＵ１９のポートＰ20とＲＯＭ２０
のアドレス入力端子Ａ15とを接続して、ポートＰ20の出
力が「Ｌ」であればバンク＃１を選択すると共に「Ｈ」
であればバンク＃２を選択できるようにする。
【００１０】このような接続構成において、例えばＲＯ
Ｍ２０のバンク＃１に格納されているプログラムの実行
中にポートＰ20への出力命令を実行してバンク＃２を選
択すると、バンクが＃２側へ切り替えられるが、上記出
力命令の直後の命令がバンク＃２から正常にフェッチで
きず、したがってＣＰＵの暴走を招く恐れがある。この
ため、本発明は、ＲＯＭ２０のバンク切り替えの処理を
ＲＯＭ２０内に格納されているプログラムの実行によっ
ては行わずに、このバンク切り替えプログラムをＲＡＭ
２１内へ配置するようにしてこれを実行するようにした
ものである。
Ｍ２０のバンク＃１に格納されているプログラムの実行
中にポートＰ20への出力命令を実行してバンク＃２を選
択すると、バンクが＃２側へ切り替えられるが、上記出
力命令の直後の命令がバンク＃２から正常にフェッチで
きず、したがってＣＰＵの暴走を招く恐れがある。この
ため、本発明は、ＲＯＭ２０のバンク切り替えの処理を
ＲＯＭ２０内に格納されているプログラムの実行によっ
ては行わずに、このバンク切り替えプログラムをＲＡＭ
２１内へ配置するようにしてこれを実行するようにした
ものである。
【００１１】ここで、ＲＯＭ２０の各バンク＃１，＃２
の中には、それぞれ異なる複数のアプリケーションタス
ク（アプリケーションプログラム；第１のプログラム）
が独立して格納されていると共に、ＲＡＭ２１内には上
記したようなバンク切替プログラム（第３のプログラ
ム）が転送されて格納されている。そして、ＣＰＵ１９
に対してリセット信号や各種の割り込み信号を与える
と、ＣＰＵ１９はこのバンク切替プログラムを実行す
る。即ち、リセット信号や割り込み信号の到来により、
上記複数のアプリケーションタスクプログラムの中から
優先順位に応じた１つのタスクプログラム選択し、この
タスクプログラムの配置されたバンクを選択すると共に
当該のタスクプログラムを実行する。
の中には、それぞれ異なる複数のアプリケーションタス
ク（アプリケーションプログラム；第１のプログラム）
が独立して格納されていると共に、ＲＡＭ２１内には上
記したようなバンク切替プログラム（第３のプログラ
ム）が転送されて格納されている。そして、ＣＰＵ１９
に対してリセット信号や各種の割り込み信号を与える
と、ＣＰＵ１９はこのバンク切替プログラムを実行す
る。即ち、リセット信号や割り込み信号の到来により、
上記複数のアプリケーションタスクプログラムの中から
優先順位に応じた１つのタスクプログラム選択し、この
タスクプログラムの配置されたバンクを選択すると共に
当該のタスクプログラムを実行する。
【００１２】以下、ＲＯＭのバンク切替を行うＣＰＵ１
９の動作を図４のフローチャートに基づいて説明する。
まず、装置に電源が投入されリセットが解除されると、
スタックポインタのセット（ステップ１００）、ＲＡＭ
２１のクリア（ステップ１０１）、各出力ポート及び入
力ポートの初期化（ステップ１０２）を行い、かつこの
間に割り込み信号が入っても再度リセットの解除直後か
らプログラムが実行できるように、割り込みベクタへリ
セットアドレスを設定したうえ（ステップ１０３）、Ｒ
ＯＭ２０に格納されているバンク切替プログラム（後述
の処理ステップ１０６〜ステップ１１１に相当）をＲＡ
Ｍ２１へ転送する（ステップ１０４）と共に、割り込み
番号（ＩＮＴＮＯ）として「４」を設定して（ステップ
１０５）、ＲＡＭ２１へ転送されたバンク切替プログラ
ムの先頭番地（ステップ１０６）へジャンプする。
９の動作を図４のフローチャートに基づいて説明する。
まず、装置に電源が投入されリセットが解除されると、
スタックポインタのセット（ステップ１００）、ＲＡＭ
２１のクリア（ステップ１０１）、各出力ポート及び入
力ポートの初期化（ステップ１０２）を行い、かつこの
間に割り込み信号が入っても再度リセットの解除直後か
らプログラムが実行できるように、割り込みベクタへリ
セットアドレスを設定したうえ（ステップ１０３）、Ｒ
ＯＭ２０に格納されているバンク切替プログラム（後述
の処理ステップ１０６〜ステップ１１１に相当）をＲＡ
Ｍ２１へ転送する（ステップ１０４）と共に、割り込み
番号（ＩＮＴＮＯ）として「４」を設定して（ステップ
１０５）、ＲＡＭ２１へ転送されたバンク切替プログラ
ムの先頭番地（ステップ１０６）へジャンプする。
【００１３】そして以下の処理ステップ１０６〜１１１
は、ＲＡＭ２１上へ転送されたプログラムの実行により
処理される。即ち、ステップ１０６ではポートＰ20に
「Ｌ」を出力してバンク＃１を選択すると共に、割り込
み番号から割り込み処理アドレスを得て（ステップ１０
７）、さらに得られたアドレスのサブルーチンを実行す
る（ステップ１０８）。即ち、ステップ１０８では入力
された割り込み番号に基づく割り込み処理を行い、各ア
プリケーションタスクの中から次にどのプログラムを起
動させるか否かを決定する。ここでは、ステップ１０５
において既に割り込み番号に「４」がセットされ、リセ
ット解除後に起動されたことを示しているから、この場
合は例えばこれの後に継続して処理されるようなアプリ
ケーションタスクが選択され、さらにこのアプリケーシ
ョンタスクの属するバンク番号をタスクコントロールブ
ロック（ＴＣＢ）から得て（ステップ１０９）、指定さ
れたバンクに切り替え（ステップ１１０）、続いて割り
込み処理からの復帰命令を実行した（ステップ１１１）
後、上記で選択されたアプリケーションタスクをＲＯＭ
２０内の指定されたバンクから読み出して実行する。
は、ＲＡＭ２１上へ転送されたプログラムの実行により
処理される。即ち、ステップ１０６ではポートＰ20に
「Ｌ」を出力してバンク＃１を選択すると共に、割り込
み番号から割り込み処理アドレスを得て（ステップ１０
７）、さらに得られたアドレスのサブルーチンを実行す
る（ステップ１０８）。即ち、ステップ１０８では入力
された割り込み番号に基づく割り込み処理を行い、各ア
プリケーションタスクの中から次にどのプログラムを起
動させるか否かを決定する。ここでは、ステップ１０５
において既に割り込み番号に「４」がセットされ、リセ
ット解除後に起動されたことを示しているから、この場
合は例えばこれの後に継続して処理されるようなアプリ
ケーションタスクが選択され、さらにこのアプリケーシ
ョンタスクの属するバンク番号をタスクコントロールブ
ロック（ＴＣＢ）から得て（ステップ１０９）、指定さ
れたバンクに切り替え（ステップ１１０）、続いて割り
込み処理からの復帰命令を実行した（ステップ１１１）
後、上記で選択されたアプリケーションタスクをＲＯＭ
２０内の指定されたバンクから読み出して実行する。
【００１４】こうして、選択されたアプリケーションタ
スクの実行中に、タイマ割り込み，ソフトウェア割り込
み及びＳＣＩ割り込み等の割り込みがあり、それぞれの
割り込みベクタアドレスが発生すると、このアドレスに
相当するＲＯＭ２０のアドレスからプログラムデータが
読み出されて実行される。即ち、それぞれタイマ割り込
み，ソフトウェア割り込み，ＳＣＩ割り込みに応じて、
割り込み番号としてそれぞれ「１」，「２」，「３」を
設定する（ステップ１２０，１３０，１４０）と共に、
ＲＡＭ２１へ転送中のバンク切替プログラムの先頭番地
（ステップ１０６）へジャンプする。その後のステップ
１０６の処理は、上記と同様に、バンク＃１へ切り替え
ると共に、ステップ１０７，１０８では各割り込み番号
で示される割り込み要因により、次にどのアプリケーシ
ョンタスクを実行させるかどうかを優先順位に応じて選
択し、ステップ１０９において該当のタスクコントロー
ルブロックからバンク番号を得、さらにステップ１１０
で指定バンクに切り替えたのち、割り込み処理から復帰
して選択された上記アプリケーションタスクを実行す
る。
スクの実行中に、タイマ割り込み，ソフトウェア割り込
み及びＳＣＩ割り込み等の割り込みがあり、それぞれの
割り込みベクタアドレスが発生すると、このアドレスに
相当するＲＯＭ２０のアドレスからプログラムデータが
読み出されて実行される。即ち、それぞれタイマ割り込
み，ソフトウェア割り込み，ＳＣＩ割り込みに応じて、
割り込み番号としてそれぞれ「１」，「２」，「３」を
設定する（ステップ１２０，１３０，１４０）と共に、
ＲＡＭ２１へ転送中のバンク切替プログラムの先頭番地
（ステップ１０６）へジャンプする。その後のステップ
１０６の処理は、上記と同様に、バンク＃１へ切り替え
ると共に、ステップ１０７，１０８では各割り込み番号
で示される割り込み要因により、次にどのアプリケーシ
ョンタスクを実行させるかどうかを優先順位に応じて選
択し、ステップ１０９において該当のタスクコントロー
ルブロックからバンク番号を得、さらにステップ１１０
で指定バンクに切り替えたのち、割り込み処理から復帰
して選択された上記アプリケーションタスクを実行す
る。
【００１５】このように、「アプリケーションタスク
の実行→割り込み→実行するアプリケーションタス
クの選択→バンク切替→アプリケーションタスクの
実行」というサイクルで各プログラムが順次実行され
る。なお、上記したように、のアプリケーションタス
クの選択及びのバンク切替がＲＡＭ２１上の転送プロ
グラムにより行われる他は、全てＲＯＭ２０内に格納さ
れたプログラムの実行により処理される。また、アプリ
ケーションタスクの実行中にどの時点で割り込みが発生
してもバンク切替処理へ移行できるように、処理ステッ
プ１００〜１０５及び処理ステップ１２０，１３０，１
４０で示す各プログラム（第２のプログラム）は、双方
のバンク＃１，＃２に格納されている。このプログラム
は約１５０バイト程度の容量であり、６４ｋバイトの容
量に対し殆ど無視できる容量である。したがって、この
バンク切替方式によりＣＰＵ１９のＲＯＭアクセス空間
が３２ｋバイトから６４ｋバイトに拡張される。なお、
本実施例では、６４ｋバイトの容量のＲＯＭを２つのバ
ンク＃１，＃２に分割した例を示したが、３個以上のＲ
ＯＭを同一アドレス上に配置するようにしてそれぞれバ
ンク切替することもできる。
の実行→割り込み→実行するアプリケーションタス
クの選択→バンク切替→アプリケーションタスクの
実行」というサイクルで各プログラムが順次実行され
る。なお、上記したように、のアプリケーションタス
クの選択及びのバンク切替がＲＡＭ２１上の転送プロ
グラムにより行われる他は、全てＲＯＭ２０内に格納さ
れたプログラムの実行により処理される。また、アプリ
ケーションタスクの実行中にどの時点で割り込みが発生
してもバンク切替処理へ移行できるように、処理ステッ
プ１００〜１０５及び処理ステップ１２０，１３０，１
４０で示す各プログラム（第２のプログラム）は、双方
のバンク＃１，＃２に格納されている。このプログラム
は約１５０バイト程度の容量であり、６４ｋバイトの容
量に対し殆ど無視できる容量である。したがって、この
バンク切替方式によりＣＰＵ１９のＲＯＭアクセス空間
が３２ｋバイトから６４ｋバイトに拡張される。なお、
本実施例では、６４ｋバイトの容量のＲＯＭを２つのバ
ンク＃１，＃２に分割した例を示したが、３個以上のＲ
ＯＭを同一アドレス上に配置するようにしてそれぞれバ
ンク切替することもできる。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
アドレスバスに共通に接続された複数の固定メモリを容
易に切り替えることが可能になる。したがって、プログ
ラムサイズが大きくなりＣＰＵのアクセス空間を超える
ような場合でも、これの分割を行って上記複数の固定メ
モリへ格納することが可能となり、メモリ容量を容易に
増加できる。
アドレスバスに共通に接続された複数の固定メモリを容
易に切り替えることが可能になる。したがって、プログ
ラムサイズが大きくなりＣＰＵのアクセス空間を超える
ような場合でも、これの分割を行って上記複数の固定メ
モリへ格納することが可能となり、メモリ容量を容易に
増加できる。
【図１】本発明に係るメモリバンク切替方式を適用した
装置の一実施例を示すブロック図である。
装置の一実施例を示すブロック図である。
【図２】上記装置内のＣＰＵのメモリマップである。
【図３】上記ＣＰＵとＲＯＭとの接続構成を示す図であ
る。
る。
【図４】上記ＣＰＵの動作を示すフローチャートであ
る。
る。
【図５】従来の装置に用いられるＣＰＵのメモリマップ
である。
である。
１９ ＣＰＵ ２０ ＲＯＭ ２１ ＲＡＭ ２２，２３ Ｅ2 ＰＲＯＭ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 メモリバンク切替方式
Claims (1)
- 【請求項１】 ＣＰＵ、及びこのＣＰＵとアドレスバス
及びデータバスを介して接続される固定メモリ及び可変
メモリを備え、前記固定メモリに格納された第１のプロ
グラムの実行により各種の機能動作を実現する装置にお
いて、 前記アドレスバスに並列に複数の前記固定メモリを接続
し、この複数の固定メモリへそれぞれ異なる複数の前記
第１のプログラムを格納すると共に前記ＣＰＵへのリセ
ット信号及び割り込み信号により起動される第２のプロ
グラムを前記複数の固定メモリに共通に格納し、前記リ
セット信号により前記第２のプログラムが起動されたと
きに第３のプログラムを前記可変メモリへ転送し、前記
可変メモリに転送された第３のプログラムを前記リセッ
ト信号または前記割り込み信号により起動して前記複数
の固定メモリのうちいずれか１つを選択するようにした
ことを特徴とするメモリバンク切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3574992A JPH05216754A (ja) | 1992-01-28 | 1992-01-28 | メモリバンク切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3574992A JPH05216754A (ja) | 1992-01-28 | 1992-01-28 | メモリバンク切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05216754A true JPH05216754A (ja) | 1993-08-27 |
Family
ID=12450475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3574992A Pending JPH05216754A (ja) | 1992-01-28 | 1992-01-28 | メモリバンク切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05216754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483726B1 (ko) * | 1996-03-26 | 2005-08-09 | 로베르트 보쉬 게엠베하 | 제어시스템의작동방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414647A (en) * | 1987-07-08 | 1989-01-18 | Fujitsu Ltd | Memory switching device |
-
1992
- 1992-01-28 JP JP3574992A patent/JPH05216754A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414647A (en) * | 1987-07-08 | 1989-01-18 | Fujitsu Ltd | Memory switching device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483726B1 (ko) * | 1996-03-26 | 2005-08-09 | 로베르트 보쉬 게엠베하 | 제어시스템의작동방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1324835C (en) | Modular crossbar interconnection network for data transaction between system units in a multi-processor system | |
| EP0127440A2 (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
| US6412081B1 (en) | System and method for providing a trap and patch function to low power, cost conscious, and space constrained applications | |
| JPH05216754A (ja) | メモリバンク切替方式 | |
| JPS6358536A (ja) | マイクロコンピユ−タシステム | |
| JPS62151940A (ja) | レジスタ退避／復帰方式 | |
| JPH05314281A (ja) | Ａ／ｄ変換器を内蔵したマイクロコンピュータ | |
| JP3202351B2 (ja) | タスク切替処理方法 | |
| JPH03260858A (ja) | 情報処理システムの処理装置 | |
| JPH05165758A (ja) | 入出力装置のアドレス設定方式 | |
| JPH0119680B2 (ja) | ||
| JPH06282664A (ja) | ワンチップマイクロコンピュータ | |
| JPH0325648A (ja) | 端末装置 | |
| JPH0610401Y2 (ja) | プログラムタイマ− | |
| JP2814849B2 (ja) | 通信制御装置 | |
| JPH09311845A (ja) | Ｄｓｐ信号処理装置及び信号処理方法 | |
| JPH0235548A (ja) | 電子計算機 | |
| JPS642971B2 (ja) | ||
| JPH01267751A (ja) | プログラム遷移方式 | |
| JPH10248267A (ja) | インバータ定数の設定記憶装置 | |
| JPH0778083A (ja) | ファジー推論ボード | |
| JPH02100153A (ja) | メモリマップ切換制御方式 | |
| JPH06175919A (ja) | アドレス指定装置 | |
| JPS6148746B2 (ja) | ||
| JPH04104599A (ja) | ボタン電話装置 |