JPH02100153A - メモリマップ切換制御方式 - Google Patents
メモリマップ切換制御方式Info
- Publication number
- JPH02100153A JPH02100153A JP25204488A JP25204488A JPH02100153A JP H02100153 A JPH02100153 A JP H02100153A JP 25204488 A JP25204488 A JP 25204488A JP 25204488 A JP25204488 A JP 25204488A JP H02100153 A JPH02100153 A JP H02100153A
- Authority
- JP
- Japan
- Prior art keywords
- switching control
- memory map
- memory
- map switching
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリマツプに関し、特に情報処理システム内
のメモリマツプ切換制御方式に関する。
のメモリマツプ切換制御方式に関する。
［従来の技術］
従来の情報処理システムでは、システム立上げ時にプロ
セッサがある特定番地をアクセスに行く為、その特定番
地にブートローダ−又はファームウェアを格納するＲＯ
Ｍ領域が必要であった。
セッサがある特定番地をアクセスに行く為、その特定番
地にブートローダ−又はファームウェアを格納するＲＯ
Ｍ領域が必要であった。
上述した従来の情報処理システムでは、システム立上げ
時にプロセッサがある特定番地をアクセスに行く為、そ
の特定番地にブートローダ−又はファームウェアを格納
するＲＯＭ領域が必要であった為、ＲＯＭ内のプログラ
ムに変更があった時、そのＲＯＭが載っているパッケー
ジの改造が必要であった。
時にプロセッサがある特定番地をアクセスに行く為、そ
の特定番地にブートローダ−又はファームウェアを格納
するＲＯＭ領域が必要であった為、ＲＯＭ内のプログラ
ムに変更があった時、そのＲＯＭが載っているパッケー
ジの改造が必要であった。
本発明によるメモリマツプ切換制御方式は、プロセッサ
と、該プロセッサのアドレス信号線に接続されたアドレ
スデコーダと、該アドレスデコーダの出力によってアク
セスされる内部メモリとを有する情報処理システムに於
いて、前記情報処理システムに必要な設定情報が記憶さ
れたメモリカードを前記アドレスデコーダの出力に接続
し、前記情報処理システムの立上げ時に発生するリセッ
ト信号を受けると、メモリマツプ切換制御信号を前記ア
ドレスデコーダへ送出するメモリマツプ切換制御回路を
有し２、前記アドレスデコーダは、前記メモリマツプ切
換制御信号を受けると、前記内部メモリではなく前記メ
モリカードをアクセスすることを特徴とする。
と、該プロセッサのアドレス信号線に接続されたアドレ
スデコーダと、該アドレスデコーダの出力によってアク
セスされる内部メモリとを有する情報処理システムに於
いて、前記情報処理システムに必要な設定情報が記憶さ
れたメモリカードを前記アドレスデコーダの出力に接続
し、前記情報処理システムの立上げ時に発生するリセッ
ト信号を受けると、メモリマツプ切換制御信号を前記ア
ドレスデコーダへ送出するメモリマツプ切換制御回路を
有し２、前記アドレスデコーダは、前記メモリマツプ切
換制御信号を受けると、前記内部メモリではなく前記メ
モリカードをアクセスすることを特徴とする。
本発明によるメモリマツプ切換制御方式は、メモリマツ
プ切換制御信号に応答してアクセスされるファームウェ
アダウンロード用のメモリカードを使用する事により、
システム立上げ時に情報処理システム内にＲＯＭ領域を
必要としない為、全ＲＡ Ｍ空間のメモリマツプが構成
でき、ファームウェアなどのプログラムが変更になって
も、情報処理システム内のパッケージの改造が必要なく
なる。
プ切換制御信号に応答してアクセスされるファームウェ
アダウンロード用のメモリカードを使用する事により、
システム立上げ時に情報処理システム内にＲＯＭ領域を
必要としない為、全ＲＡ Ｍ空間のメモリマツプが構成
でき、ファームウェアなどのプログラムが変更になって
も、情報処理システム内のパッケージの改造が必要なく
なる。
次に本発明について図面を２照して説明する。
第１図は本発明のシステム構成を示すブロック図である
。
。
情報処理システムは立上げ時に、パワーオンでリセット
信号６がプロセッサ１とメモリマツプ切換制御回路２に
入力されると、プロセッサ１はアドレスｏｏｏｏｏｏ番
地をアドレス信号線７に出力し、メモリマツプ切換制御
回路２はメモリマツプ切換制御信号８を出力する。アド
レス００００００番地とメモリマツプ切換制御信号８を
人力したアドレスデコード回路３は、通常、第２図（１
）に示すＲＡ Ｍ４のファームウェア領域を示すＲＡＭ
チップセレクト信号１０を出力する。しかし、メモリマ
ツプ切換制御信号８が人力されている為、アドレスデコ
ード回路３は、第２図（２）に示すメモリカード領域を
示すメモリカードチップセレクト信号９を出力する。
信号６がプロセッサ１とメモリマツプ切換制御回路２に
入力されると、プロセッサ１はアドレスｏｏｏｏｏｏ番
地をアドレス信号線７に出力し、メモリマツプ切換制御
回路２はメモリマツプ切換制御信号８を出力する。アド
レス００００００番地とメモリマツプ切換制御信号８を
人力したアドレスデコード回路３は、通常、第２図（１
）に示すＲＡ Ｍ４のファームウェア領域を示すＲＡＭ
チップセレクト信号１０を出力する。しかし、メモリマ
ツプ切換制御信号８が人力されている為、アドレスデコ
ード回路３は、第２図（２）に示すメモリカード領域を
示すメモリカードチップセレクト信号９を出力する。
その後、メモリカード５から情報処理システムに必要な
初期設定情報をロードした後、第２図（１）に示す通常
のメモリマツプに戻す為、メモリマツプ切換制御回路２
にメモリマツプ切換停止信号１１を入力すると、それ以
降のプロセッサ１からのアドレス情報は、アドレスデコ
ード回路３によって、第２図（１）に示す通常のメモリ
マツプをアクセスするようになる。
初期設定情報をロードした後、第２図（１）に示す通常
のメモリマツプに戻す為、メモリマツプ切換制御回路２
にメモリマツプ切換停止信号１１を入力すると、それ以
降のプロセッサ１からのアドレス情報は、アドレスデコ
ード回路３によって、第２図（１）に示す通常のメモリ
マツプをアクセスするようになる。
以上説明したように本発明は、情報処理システム内にメ
モリマツプ切換制御信号に応答してアクセスされるファ
ームウェアダウンロード用のメモリカードを使用する事
により、システム立上げ時、システム内にＲＯＭ領域を
必要としない為、全ＲＡＭ空間のシステムが構成でき、
ファームウェアなどのプログラムが変更になっても、パ
ッケージの改造がいらないという効果がある。
モリマツプ切換制御信号に応答してアクセスされるファ
ームウェアダウンロード用のメモリカードを使用する事
により、システム立上げ時、システム内にＲＯＭ領域を
必要としない為、全ＲＡＭ空間のシステムが構成でき、
ファームウェアなどのプログラムが変更になっても、パ
ッケージの改造がいらないという効果がある。
図、第２図はシステムのメモリマツプを示す図である。
１・・・プロセッサ、２・・・メモリマツプ切換制御回
路、３・・・アドレスデコード回路、４・・・ＲＡＭ、
５・・・メモリカード、６・・・リセット信号、７・・
・アドレス信号線、８・・・メモリマツプ切換制御信号
、９・・・メモリカードチップセレクト信号、１０・・
・ＲＡＭチップセレクト信号、１１・・・メモリマツプ
切換停止信号。
路、３・・・アドレスデコード回路、４・・・ＲＡＭ、
５・・・メモリカード、６・・・リセット信号、７・・
・アドレス信号線、８・・・メモリマツプ切換制御信号
、９・・・メモリカードチップセレクト信号、１０・・
・ＲＡＭチップセレクト信号、１１・・・メモリマツプ
切換停止信号。
Claims (1)
- １、プロセッサと、該プロセッサのアドレス信号線に接
続されたアドレスデコーダと、該アドレスデコーダの出
力によってアクセスされる内部メモリとを有する情報処
理システムに於いて、前記情報処理システムに必要な設
定情報が記憶されたメモリカードを前記アドレスデコー
ダの出力に接続し、前記情報処理システムの立上げ時に
発生するリセット信号を受けると、メモリマップ切換制
御信号を前記アドレスデコーダへ送出するメモリマップ
切換制御回路を有し、前記アドレスデコーダは、前記メ
モリマップ切換制御信号を受けると、前記内部メモリで
はなく前記メモリカードをアクセスすることを特徴とす
るメモリマップ切換制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25204488A JPH02100153A (ja) | 1988-10-07 | 1988-10-07 | メモリマップ切換制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25204488A JPH02100153A (ja) | 1988-10-07 | 1988-10-07 | メモリマップ切換制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100153A true JPH02100153A (ja) | 1990-04-12 |
Family
ID=17231795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25204488A Pending JPH02100153A (ja) | 1988-10-07 | 1988-10-07 | メモリマップ切換制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100153A (ja) |
-
1988
- 1988-10-07 JP JP25204488A patent/JPH02100153A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672534A (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
| JPH02235156A (ja) | 情報処理装置 | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| US6564177B1 (en) | Electronic device | |
| US6981109B2 (en) | Digital signal processor system having programmable random access memory that executes processing during downloading of a program | |
| JP2001109629A (ja) | Ｃｐｕのブート制御装置及びブート制御方法 | |
| JPH02100153A (ja) | メモリマップ切換制御方式 | |
| US5619714A (en) | Microcomputer having an instruction decoder with a fixed area and a rewritable area | |
| JPH1131068A (ja) | リセットベクタ切替え方法ならびに同方法を用いた情報処理装置 | |
| JPH0333926A (ja) | ワンチップマイクロコンピュータ | |
| KR900007296B1 (ko) | 차재용 마이크로콤퓨터 응용 제어장치 | |
| JPH0765586A (ja) | Ｅｅｐｒｏｍアクセス方式 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH02199535A (ja) | マイクロプログラム制御装置 | |
| JPH05342094A (ja) | コンピュータ装置 | |
| KR20010071797A (ko) | 전용 포인터 메모리를 이용한 객체 지향 프로세싱 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPS5839343A (ja) | 複数システムの初動装置 | |
| JPH01166152A (ja) | プログラム格納制御システム | |
| JPS63120340A (ja) | デ−タ処理装置 | |
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| JP2001060127A (ja) | コンピュータシステム | |
| JPH02115947A (ja) | 情報処理装置 | |
| JPH0289296A (ja) | 不揮発性メモリ回路 | |
| JPH01205257A (ja) | 集積回路 |