JPS6358536A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS6358536A JPS6358536A JP20124186A JP20124186A JPS6358536A JP S6358536 A JPS6358536 A JP S6358536A JP 20124186 A JP20124186 A JP 20124186A JP 20124186 A JP20124186 A JP 20124186A JP S6358536 A JPS6358536 A JP S6358536A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- memory
- switch
- stored
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 102000001690 Factor VIII Human genes 0.000 description 1
- 108010054218 Factor VIII Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータシステムに関し、特に複
数のオペレーティングシステム（以下、Ｏ３と記す）を
持ち、その中の一つを選択して実行させることのできる
マイクロコンピュータシステムに関するものである。
数のオペレーティングシステム（以下、Ｏ３と記す）を
持ち、その中の一つを選択して実行させることのできる
マイクロコンピュータシステムに関するものである。
比較的規模が小さく、従ってフロッピーディスク等の外
部記憶装置を使用しないマイクロコンピュータシステム
においては、Ｏ８はリードオンリーメモリ（以下、ＲＯ
Ｍと記す）に格納されている。このＯ８は、中央処理装
置（以下、ｃｐｕと記す）をリセットしたとき、起動さ
れ、処理を実行する。
部記憶装置を使用しないマイクロコンピュータシステム
においては、Ｏ８はリードオンリーメモリ（以下、ＲＯ
Ｍと記す）に格納されている。このＯ８は、中央処理装
置（以下、ｃｐｕと記す）をリセットしたとき、起動さ
れ、処理を実行する。
このＯ８を利用者の要求に応じるため処理内容の異なる
Ｏ３に変える場合には、Ｏ８が格納されているＲＯＭの
交換、あるいはマイクロコンピュータシステム全体の交
換が必要となる。
Ｏ３に変える場合には、Ｏ８が格納されているＲＯＭの
交換、あるいはマイクロコンピュータシステム全体の交
換が必要となる。
特殊なマイクロコンピュータシステムでは、電池バック
アップにより不揮発性にしたメモリに、処理を選択分岐
させるための情報を持たせ、これを書き換えることによ
っである程度機能の異なる処理の実行を可能としている
ものもある。
アップにより不揮発性にしたメモリに、処理を選択分岐
させるための情報を持たせ、これを書き換えることによ
っである程度機能の異なる処理の実行を可能としている
ものもある。
上述した従来のマイクロコンピュータシステムにおいて
は、Ｏ８が格納されているＲＯＭは多くの場合プリント
配線基板上にはんだ付けで取り付けられているため、そ
の交換は容易ではなく、実際上はとんど不可能である。
は、Ｏ８が格納されているＲＯＭは多くの場合プリント
配線基板上にはんだ付けで取り付けられているため、そ
の交換は容易ではなく、実際上はとんど不可能である。
従って、従来のマイクロコンピュータシステムは汎用性
がなく、特殊な例を除いて、基本的に一つのマイクロコ
ンピュータシステムにつき処理の限定された一つのＯ８
しか提供できない。そのため利用者の多種多様の要求に
敏速に答えるためにはマイクロコンピュータシステム全
体を交換することが必要となるが、このようなシステム
全体の交換は非常に不経済である。
がなく、特殊な例を除いて、基本的に一つのマイクロコ
ンピュータシステムにつき処理の限定された一つのＯ８
しか提供できない。そのため利用者の多種多様の要求に
敏速に答えるためにはマイクロコンピュータシステム全
体を交換することが必要となるが、このようなシステム
全体の交換は非常に不経済である。
本発明の目的は、このような欠点を除去し、処理内容の
異なる複数のＯＳを容易に選択して実行させることがで
き、しかも低コストで実現できるマイクロコンピュータ
システムを提供することにある。
異なる複数のＯＳを容易に選択して実行させることがで
き、しかも低コストで実現できるマイクロコンピュータ
システムを提供することにある。
本発明のマイクロコンピュータシステムは、共通部およ
び機能の異なる複数の付加部からなるオペレーティング
システムと、 このオペレーティングシステムの共通部を格納するリー
ドオンリーメモリと、 複数のオペレーティングシステムの付加部をそれぞれ格
納するリードオンリーメモリ群と、オペレーティングシ
ステムの共通部とオペレーティングシステムの付加部と
を格納し、オペレーティングシステムの処理を実行する
ための処理用メモリと、 前記複数のオペレーティングシステムの付加部から一つ
の付加部を選択するためのスイッチと、オペレーティン
グシステムの共通部と前記スイッチが選択したオペレー
ティングシステムの付加部とを前記リードオンリーメモ
リとリードオンリーメモリ群から読み出し、前記処理用
メモリに格納する手段と、 前記処理用メモリに格納されたオペレーティングシステ
ムを実行させる手段とを有することを特徴とする。
び機能の異なる複数の付加部からなるオペレーティング
システムと、 このオペレーティングシステムの共通部を格納するリー
ドオンリーメモリと、 複数のオペレーティングシステムの付加部をそれぞれ格
納するリードオンリーメモリ群と、オペレーティングシ
ステムの共通部とオペレーティングシステムの付加部と
を格納し、オペレーティングシステムの処理を実行する
ための処理用メモリと、 前記複数のオペレーティングシステムの付加部から一つ
の付加部を選択するためのスイッチと、オペレーティン
グシステムの共通部と前記スイッチが選択したオペレー
ティングシステムの付加部とを前記リードオンリーメモ
リとリードオンリーメモリ群から読み出し、前記処理用
メモリに格納する手段と、 前記処理用メモリに格納されたオペレーティングシステ
ムを実行させる手段とを有することを特徴とする。
次に本発明の一実施例について図面を参照して説明する
。第１図は本発明にもとづく一実施例のマイクロコンピ
ュータシステムの部分回路ブロック図であり、ＣＰＵ周
辺を示している。
。第１図は本発明にもとづく一実施例のマイクロコンピ
ュータシステムの部分回路ブロック図であり、ＣＰＵ周
辺を示している。
このマイクロコンピュータシステムは次の（イ）〜（ト
）で示す構成要素を有している。
）で示す構成要素を有している。
（イ）処理の実行を制御するＣＰＵ１０２゜（ロ）、Ｏ
８の起動要因を発生させるためのリセットスイッチ１０
１゜ （ハ）Ｏ３前処理プログラムおよびＯ８共通部が格納さ
れているＲＯＭ１０３゜ （ニ）機能の異なるＯＳ付加部（ａ）、 （ｂ）。
８の起動要因を発生させるためのリセットスイッチ１０
１゜ （ハ）Ｏ３前処理プログラムおよびＯ８共通部が格納さ
れているＲＯＭ１０３゜ （ニ）機能の異なるＯＳ付加部（ａ）、 （ｂ）。
（ｃ）をＲＯＭ単位に格納するためのＲＯＭ １０４
ａ ｒ ｂ ＋ ｃからなるＲＯＭ群１０４゜（ホ）Ｏ
３付加部（ａ）、 （ｂ）、 （ｃ）を選択するた
めのスイッチ１０５′。
ａ ｒ ｂ ＋ ｃからなるＲＯＭ群１０４゜（ホ）Ｏ
３付加部（ａ）、 （ｂ）、 （ｃ）を選択するた
めのスイッチ１０５′。
（へ）転送され格納されたＯＳ共通部およびＯ８付加部
を実行するための処理用メモリ１０６゜ （ト）ＣＰＵ１０２と各メモリあるいはスイッチ１０５
との間のデータ転送に用いるバス１０７゜次に、本実施
例の動作を説明する。
を実行するための処理用メモリ１０６゜ （ト）ＣＰＵ１０２と各メモリあるいはスイッチ１０５
との間のデータ転送に用いるバス１０７゜次に、本実施
例の動作を説明する。
利用者がリセットスイッチ１０１をオンにしてＣＰＵ１
０２に対しＯ８の実行を指示すると、ＣＰＵ１０２はま
ずＲＯＭ１０３に格納されているｏｓ前処理プログラム
を実行する。このプログラムは、第２図のフローチャー
トに示すように、リセットスイッチ１０１オンの後、最
初の処理として、まずＲＯＭ１０３に格納されているＯ
Ｓ共通部を処理用メモリ１０６に転送する（ステップ２
０１ ）。ｏｓ共通部は第３図の処理用メモリ１０６の
メモリマツプに示されているように格納される。次にＯ
８前処理プログラムはＯ８付加部（ａ）、 （ｂ）、
（ｃ）を選択するため、スイッチ１０５がどの位置にあ
るかをチェックする。本例ではｂの位置に設定されてい
るので、ＲＯＭ群１０４の中のＲＯＭ１０４ｂに格納さ
れているＯ８付加部ｃｂ）を処理用メモリ１０６に転送
し、第３図のように先に格納されているＯ８共通部に影
響を及ぼすことなく格納する（ステップ２０２）。これ
によってＯ８の処理用メモリ１０６への格納は完了し、
次ぎにＯ８の特定番地より処理を開始させ（ステップ２
０３）、所定の処理を実行させる。
０２に対しＯ８の実行を指示すると、ＣＰＵ１０２はま
ずＲＯＭ１０３に格納されているｏｓ前処理プログラム
を実行する。このプログラムは、第２図のフローチャー
トに示すように、リセットスイッチ１０１オンの後、最
初の処理として、まずＲＯＭ１０３に格納されているＯ
Ｓ共通部を処理用メモリ１０６に転送する（ステップ２
０１ ）。ｏｓ共通部は第３図の処理用メモリ１０６の
メモリマツプに示されているように格納される。次にＯ
８前処理プログラムはＯ８付加部（ａ）、 （ｂ）、
（ｃ）を選択するため、スイッチ１０５がどの位置にあ
るかをチェックする。本例ではｂの位置に設定されてい
るので、ＲＯＭ群１０４の中のＲＯＭ１０４ｂに格納さ
れているＯ８付加部ｃｂ）を処理用メモリ１０６に転送
し、第３図のように先に格納されているＯ８共通部に影
響を及ぼすことなく格納する（ステップ２０２）。これ
によってＯ８の処理用メモリ１０６への格納は完了し、
次ぎにＯ８の特定番地より処理を開始させ（ステップ２
０３）、所定の処理を実行させる。
スイッチ１０５がａあるいはＣに設定されている場合に
は、Ｏ８前処理プログラムはＯ８付加部（ａ）あるいは
（Ｃ）をそれぞれ選択し、処理用メモリ１０６に転送し
て実行させる。
は、Ｏ８前処理プログラムはＯ８付加部（ａ）あるいは
（Ｃ）をそれぞれ選択し、処理用メモリ１０６に転送し
て実行させる。
以上説明したように本発明のマイクロコンピュータシス
テムにおいては、機能の異なる複数のＯ８付加部がＲＯ
Ｍに格納されており、スイッチの切換えによって必要と
するＯ８を節単に選択し実行させることができる。従っ
て、目的に応じた何種類かのＯ８付加部のＲＯＭを組み
込んでおくことによって、利用者の種々のニーズに対し
、低コストでしかもすばやく答えることができる。また
、Ｏ８付加部のＲＯＭおよびスイッチの増設が行える構
造としておくことにより、新しいニーズにもハードウェ
アの許す限り容易に対応することができる。
テムにおいては、機能の異なる複数のＯ８付加部がＲＯ
Ｍに格納されており、スイッチの切換えによって必要と
するＯ８を節単に選択し実行させることができる。従っ
て、目的に応じた何種類かのＯ８付加部のＲＯＭを組み
込んでおくことによって、利用者の種々のニーズに対し
、低コストでしかもすばやく答えることができる。また
、Ｏ８付加部のＲＯＭおよびスイッチの増設が行える構
造としておくことにより、新しいニーズにもハードウェ
アの許す限り容易に対応することができる。
第１図は本発明にもとずく一実施例のマイクロコンピュ
ータシステムの部分回路ブロック図、第２図は第１図の
マイクロコンピュータシステムのＯ８前処理プログラム
のフローチャート、第３図は第１図のマイクロコンピュ
ータシステムの処理用メモリのメモリマツプである。 １０１ ・・・リセットスイッチ １０２ ・・・ＣＰＵ １０３．１０４ａ、１０４ｂ、１０４ｃ ・・・Ｒ０Ｍ
１０４ ・・・ＲＯＭ群 １０５ ・・・スイッチ １０６ ・・・処理用メモリ
ータシステムの部分回路ブロック図、第２図は第１図の
マイクロコンピュータシステムのＯ８前処理プログラム
のフローチャート、第３図は第１図のマイクロコンピュ
ータシステムの処理用メモリのメモリマツプである。 １０１ ・・・リセットスイッチ １０２ ・・・ＣＰＵ １０３．１０４ａ、１０４ｂ、１０４ｃ ・・・Ｒ０Ｍ
１０４ ・・・ＲＯＭ群 １０５ ・・・スイッチ １０６ ・・・処理用メモリ
Claims (1)
- （１）共通部および機能の異なる複数の付加部からなる
オペレーティングシステムと、 このオペレーティングシステムの共通部を格納するリー
ドオンリーメモリと、 複数のオペレーティングシステムの付加部をそれぞれ格
納するリードオンリーメモリ群と、オペレーティングシ
ステムの共通部とオペレーティングシステムの付加部と
を格納し、オペレーティングシステムの処理を実行する
ための処理用メモリと、 前記複数のオペレーティングシステムの付加部から一つ
の付加部を選択するためのスイッチと、オペレーティン
グシステムの共通部と前記スイッチが選択したオペレー
ティングシステムの付加部とを前記リードオンリーメモ
リとリードオンリーメモリ群から読み出し、前記処理用
メモリに格納する手段と、 前記処理用メモリに格納されたオペレーティングシステ
ムを実行させる手段とを有するマイクロコンピュータシ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20124186A JPS6358536A (ja) | 1986-08-29 | 1986-08-29 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20124186A JPS6358536A (ja) | 1986-08-29 | 1986-08-29 | マイクロコンピユ−タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6358536A true JPS6358536A (ja) | 1988-03-14 |
Family
ID=16437677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20124186A Pending JPS6358536A (ja) | 1986-08-29 | 1986-08-29 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6358536A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448495A2 (en) * | 1990-03-22 | 1991-09-25 | International Business Machines Corporation | Flexible computer initialization |
| EP0464988A2 (en) * | 1990-06-25 | 1992-01-08 | International Business Machines Corporation | Personal Computer system |
| JPH0460840A (ja) * | 1990-06-29 | 1992-02-26 | Nec Home Electron Ltd | 情報処理装置の起動方式 |
| JPH0486894A (ja) * | 1990-07-31 | 1992-03-19 | Sanyo Electric Co Ltd | 多画面表示装置 |
| EP0477388A1 (en) * | 1990-04-17 | 1992-04-01 | Seiko Epson Corporation | Device for producing image |
| US5261104A (en) * | 1990-03-22 | 1993-11-09 | International Business Machines | Flexible computer initialization |
| EP0686348A1 (en) | 1994-05-30 | 1995-12-13 | Amano Pharmaceutical Co., Ltd. | Bread quality-improving composition and bread producing process using the same |
| WO2007108043A1 (ja) * | 2006-03-15 | 2007-09-27 | Fujitsu Limited | Ｒｏｍ格納データ生成方法およびｒｏｍ格納データ生成プログラム |
-
1986
- 1986-08-29 JP JP20124186A patent/JPS6358536A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448495A2 (en) * | 1990-03-22 | 1991-09-25 | International Business Machines Corporation | Flexible computer initialization |
| US5261104A (en) * | 1990-03-22 | 1993-11-09 | International Business Machines | Flexible computer initialization |
| EP0477388A1 (en) * | 1990-04-17 | 1992-04-01 | Seiko Epson Corporation | Device for producing image |
| EP0464988A2 (en) * | 1990-06-25 | 1992-01-08 | International Business Machines Corporation | Personal Computer system |
| JPH0460840A (ja) * | 1990-06-29 | 1992-02-26 | Nec Home Electron Ltd | 情報処理装置の起動方式 |
| JPH0486894A (ja) * | 1990-07-31 | 1992-03-19 | Sanyo Electric Co Ltd | 多画面表示装置 |
| EP0686348A1 (en) | 1994-05-30 | 1995-12-13 | Amano Pharmaceutical Co., Ltd. | Bread quality-improving composition and bread producing process using the same |
| WO2007108043A1 (ja) * | 2006-03-15 | 2007-09-27 | Fujitsu Limited | Ｒｏｍ格納データ生成方法およびｒｏｍ格納データ生成プログラム |
| JP5141551B2 (ja) * | 2006-03-15 | 2013-02-13 | 富士通株式会社 | Ｒｏｍ格納データ生成方法およびｒｏｍ格納データ生成プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6358536A (ja) | マイクロコンピユ−タシステム | |
| JP2513462B2 (ja) | マイクロ・コンピユ−タ | |
| JP4522799B2 (ja) | 半導体回路装置及び暴走検出方法 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH02253440A (ja) | 時分割マルチタスク実行装置 | |
| JPH11306040A (ja) | エミュレータのトレース装置 | |
| JPS6346855B2 (ja) | ||
| JPS5914063A (ja) | マイクロコンピユ−タのスタ−トアツプ方式 | |
| JPS61101865A (ja) | マルチマイクロプロセツサシステム | |
| JPS635781B2 (ja) | ||
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPS59206924A (ja) | 入出力制御装置 | |
| JPH04302316A (ja) | メモリ管理装置 | |
| JPS6227413B2 (ja) | ||
| JPS63168762A (ja) | マルチプロセツサ起動装置 | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JPH04128961A (ja) | マルチプロセッサ制御方式 | |
| JPS6036615B2 (ja) | メモリ制御方式 | |
| JPH0293839A (ja) | デュアルモードアドレスデコーダ | |
| JPH02125333A (ja) | プログラムメモリ | |
| JPS61270182A (ja) | プリンタ | |
| JPH03189726A (ja) | データ処理装置 | |
| JPH11134196A (ja) | プログラム起動装置及び方法 | |
| JPH048818B2 (ja) | ||
| JPH02252024A (ja) | マイクロプログラムロード方式 |