JPH0460840A - 情報処理装置の起動方式 - Google Patents
情報処理装置の起動方式Info
- Publication number
- JPH0460840A JPH0460840A JP17180490A JP17180490A JPH0460840A JP H0460840 A JPH0460840 A JP H0460840A JP 17180490 A JP17180490 A JP 17180490A JP 17180490 A JP17180490 A JP 17180490A JP H0460840 A JPH0460840 A JP H0460840A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- basic software
- switch
- ipl
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003213 activating effect Effects 0.000 title 1
- 230000006870 function Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 abstract description 5
- 230000004913 activation Effects 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 101100381534 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BEM2 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、基本ソフトウェアがＲＯＭの形態で供給され
る情報処理装置において、後日基本ソフトウェアの修正
あるいは機能追加を可能とする起動方式に関する。
る情報処理装置において、後日基本ソフトウェアの修正
あるいは機能追加を可能とする起動方式に関する。
従来の技術
従来、この種の装置は、電源投入後、定められたメモリ
空間に配置されたＲＯＭに格納される基本ソフトウェア
を、ＲＡＭ上の定められたアドレス領域に転送し、実行
するという処理のみであった。
空間に配置されたＲＯＭに格納される基本ソフトウェア
を、ＲＡＭ上の定められたアドレス領域に転送し、実行
するという処理のみであった。
発明が解決しようとする課題
上述した従来の方式は、基本ソフトウェアの修正あるい
は機能強化の手段を有していないため、あえてやろうと
すると、ＲＯＭの交換か起動後に補助記憶等からユーテ
ィリティプログラムを実行させるしかなかった。
は機能強化の手段を有していないため、あえてやろうと
すると、ＲＯＭの交換か起動後に補助記憶等からユーテ
ィリティプログラムを実行させるしかなかった。
この場合、前者は装置を一旦解体する必要があり、また
後者も別のプログラムを毎回実行させる必要があり極め
て煩わしという問題があった。
後者も別のプログラムを毎回実行させる必要があり極め
て煩わしという問題があった。
課題を解決するための手段
本発明の方式は、ＩＰＬ部と、複数セットの基本ソフト
ウェアを格納したＲＯＭ （あるいはＲＯＭ実装手段）
と、上記ＩＰＬ部からソフトウェア的にスイッチ状態を
読み込み可能とされるスイッチとを備え、このスイッチ
の状態に応じて上記ＲＯＭに対し、格納した上記複数セ
ットの基本ソフトウェアから、ロードする基本ソフトウ
ェアを選択する機能を上記ＩＰＬ部に持たせた構成とし
ている。
ウェアを格納したＲＯＭ （あるいはＲＯＭ実装手段）
と、上記ＩＰＬ部からソフトウェア的にスイッチ状態を
読み込み可能とされるスイッチとを備え、このスイッチ
の状態に応じて上記ＲＯＭに対し、格納した上記複数セ
ットの基本ソフトウェアから、ロードする基本ソフトウ
ェアを選択する機能を上記ＩＰＬ部に持たせた構成とし
ている。
また本発明の方式は、ＩＰＬ部と、基本ソトウエアを格
納した第１のＲＯＭと、この第１のＲｏＭに書き込まれ
た基本ソフトウェアを修正あるいは機能追加すためのパ
ッチプログラムを格納した第２のＲＯＭ （あるいは第
２のＲＯＭ実装手段）と、上記ＩＰＬ部からソフトウェ
ア的にスイッチ状態を読み込み可能とされるスイッチと
を備え、このスイッチの状態に応じて上記Ｉ １） Ｌ
部に、上記第１のＲＯＭに書き込まれた基本ソフトウェ
アをＲＡＭ上に転送した直後に、上記第２のＲＯＭ内に
格納されたパッチプログラムを実行するか否かの選択手
段を持たせることにより、上記ＲＡＭ上の基本ソフトウ
ェアを書き換え可能にした構成としている。
納した第１のＲＯＭと、この第１のＲｏＭに書き込まれ
た基本ソフトウェアを修正あるいは機能追加すためのパ
ッチプログラムを格納した第２のＲＯＭ （あるいは第
２のＲＯＭ実装手段）と、上記ＩＰＬ部からソフトウェ
ア的にスイッチ状態を読み込み可能とされるスイッチと
を備え、このスイッチの状態に応じて上記Ｉ １） Ｌ
部に、上記第１のＲＯＭに書き込まれた基本ソフトウェ
アをＲＡＭ上に転送した直後に、上記第２のＲＯＭ内に
格納されたパッチプログラムを実行するか否かの選択手
段を持たせることにより、上記ＲＡＭ上の基本ソフトウ
ェアを書き換え可能にした構成としている。
作用
本発明の方式は、ＩＰＬ部と複数のＲＯＭあるいはＲＯ
Ｍ実装手段と、スイッチ状態をＩＰＬ部よりソフトウェ
ア的に読み込み可能なスイッチとを備えることにより、
スイッチの状態に応じてＩＰＬ部に、複数のＲＯＭのど
れを選択しＲＡＭ上へ転送するか、あるいは転送後ある
ＲＯＭ内のプログラムを実行することでＲＡＭ上のソフ
トウェアを修正するかの決定する機能を持たせている。
Ｍ実装手段と、スイッチ状態をＩＰＬ部よりソフトウェ
ア的に読み込み可能なスイッチとを備えることにより、
スイッチの状態に応じてＩＰＬ部に、複数のＲＯＭのど
れを選択しＲＡＭ上へ転送するか、あるいは転送後ある
ＲＯＭ内のプログラムを実行することでＲＡＭ上のソフ
トウェアを修正するかの決定する機能を持たせている。
実施例
次に本発明について、一実施例図面に従って以下に説明
する。
する。
第１図は本発明の一実施例のメモリマツピング図であり
、１０はＲＯＭ領域、２０はＩＰＬ、２１は第ｌＲＯＭ
、２２は第２ＲＯＭ、３０はＲＡＭ領域、４０は基本ソ
フト常駐領域、５０はリセット直後の実行開始アドレス
、６０はシステム起動直後の実行開始アドレスである。
、１０はＲＯＭ領域、２０はＩＰＬ、２１は第ｌＲＯＭ
、２２は第２ＲＯＭ、３０はＲＡＭ領域、４０は基本ソ
フト常駐領域、５０はリセット直後の実行開始アドレス
、６０はシステム起動直後の実行開始アドレスである。
電源投入直後、ＩＰＬ２０と第ｌＲＯＭ２１と第２ＲＯ
Ｍ２２からなるＲＯＭ領域１０は読み出し専用に、また
基本ソフト常駐領域４０を含めＲＡＭ領域３０は書き込
み専用となり、ＣＰＵはリセット直後の実行開始アドレ
ス５０から即ちＩＰＬ２０の先頭から実行する。ここで
、第ｌＲＯＭ２１には基本ソフトウェア、第２ＲＯＭ２
２には修正あるいは機能強化された基本ソフトウェアが
格納され、工ＰＬ２０に制御が移った後にスイッチ（図
中に明記していない）の状態を読み、その値により第ｌ
ＲＯＭ２１か第２ＲＯＭ２２どちらかの内容をＲＡＭ領
域３０の基本ソフト常駐領域４０へ転送する。ＩＰＬ２
０は転送後、ＲＯＭ領域１０を禁止しＲＡＭ領域３０を
読み出し・書き込み可能とした後に、システム起動直後
の実行開始アドレス６０ヘジヤンプする。
Ｍ２２からなるＲＯＭ領域１０は読み出し専用に、また
基本ソフト常駐領域４０を含めＲＡＭ領域３０は書き込
み専用となり、ＣＰＵはリセット直後の実行開始アドレ
ス５０から即ちＩＰＬ２０の先頭から実行する。ここで
、第ｌＲＯＭ２１には基本ソフトウェア、第２ＲＯＭ２
２には修正あるいは機能強化された基本ソフトウェアが
格納され、工ＰＬ２０に制御が移った後にスイッチ（図
中に明記していない）の状態を読み、その値により第ｌ
ＲＯＭ２１か第２ＲＯＭ２２どちらかの内容をＲＡＭ領
域３０の基本ソフト常駐領域４０へ転送する。ＩＰＬ２
０は転送後、ＲＯＭ領域１０を禁止しＲＡＭ領域３０を
読み出し・書き込み可能とした後に、システム起動直後
の実行開始アドレス６０ヘジヤンプする。
ここで一般にはＲＡＭ領域３０のうち、基本ソフト常駐
領域４０のみは読み出し専用とする場合が多い。本例で
は、第ｌＲＯＭ２１と第２ＲＯＭ２２の２種類のＲＯＭ
を使用しているが、第３以降のＲＯＭを使用し、Ｎ種類
のＲＯＭを実装し、そのうち１個あるいはＭ個（Ｍ≦Ｎ
）をＲＡＭ領域に転送するように多値のスイッチを用い
て実現することも可能である。
領域４０のみは読み出し専用とする場合が多い。本例で
は、第ｌＲＯＭ２１と第２ＲＯＭ２２の２種類のＲＯＭ
を使用しているが、第３以降のＲＯＭを使用し、Ｎ種類
のＲＯＭを実装し、そのうち１個あるいはＭ個（Ｍ≦Ｎ
）をＲＡＭ領域に転送するように多値のスイッチを用い
て実現することも可能である。
また、別の例として、第１図中の第２ＲＯＭ２２には、
基本ソフト常駐領域３０へ転送された第ｌＲＯＭ２１の
内容を修正あるいは機能強化するためのパッチプログラ
ムが格納されているものとすれば、ＩＰＬ２０はスイッ
チの状態に応じ、第ｌＲＯＭ２１の内容を基本ソフト常
駐領域４ｏへ転送した後に、第２ＲＯＭ２２内のパッチ
プログラムを実行させることで、基本ソフト常駐領域４
０内の基本ソフトウェアを修正あるいは機能強化するこ
とができる。
基本ソフト常駐領域３０へ転送された第ｌＲＯＭ２１の
内容を修正あるいは機能強化するためのパッチプログラ
ムが格納されているものとすれば、ＩＰＬ２０はスイッ
チの状態に応じ、第ｌＲＯＭ２１の内容を基本ソフト常
駐領域４ｏへ転送した後に、第２ＲＯＭ２２内のパッチ
プログラムを実行させることで、基本ソフト常駐領域４
０内の基本ソフトウェアを修正あるいは機能強化するこ
とができる。
そしてまた、多値のスイッチとその値に応じた動作をＩ
ＰＬ２０に設定することで、上述の２例を組合せること
もできる。
ＰＬ２０に設定することで、上述の２例を組合せること
もできる。
さらに本発明に使用されるスイッチは、入力ポートを介
して接続されたハードウェアスイッチであっても、また
ＲＯＭ内の定められたアドレスに書き込まれたデータで
あってもかまわない。
して接続されたハードウェアスイッチであっても、また
ＲＯＭ内の定められたアドレスに書き込まれたデータで
あってもかまわない。
発明の詳細
な説明したように、複数セットのＲＯＭ実装手段とスイ
ッチと、このスイッチの状態に応じて動作が決定される
ＩＰＬを備えることにより、第ｌＲＯＭ内のソフトウェ
アの不具合の修正および不足する機能の強化が容易に行
なえる。
ッチと、このスイッチの状態に応じて動作が決定される
ＩＰＬを備えることにより、第ｌＲＯＭ内のソフトウェ
アの不具合の修正および不足する機能の強化が容易に行
なえる。
特に第２以降のＲＯＭを外部より装着可能な拡張実装と
することで、簡単にソフトウェアの不具合修正および機
能強化が行なえるという効果がある。
することで、簡単にソフトウェアの不具合修正および機
能強化が行なえるという効果がある。
第１図は、本発明の一実施例のメモリマツピング図であ
る。 １０・・・ＲＯＭ領域、２０・・・ＩＰＬ、２１・・・
第ｌＲＯＭ、２２・・・第２ＲＯＭ、３０・・・ＲＡＭ
領域、４０・・・基本ソフト常駐領域、５０・・・リセ
ット直後の実行開始アドレス、６０・・・システム起動
直後の実行開始アドレス。 特許出願人 日本電気ホームエ１１り）■二クス株式会
社第 図
る。 １０・・・ＲＯＭ領域、２０・・・ＩＰＬ、２１・・・
第ｌＲＯＭ、２２・・・第２ＲＯＭ、３０・・・ＲＡＭ
領域、４０・・・基本ソフト常駐領域、５０・・・リセ
ット直後の実行開始アドレス、６０・・・システム起動
直後の実行開始アドレス。 特許出願人 日本電気ホームエ１１り）■二クス株式会
社第 図
Claims (2)
- （１）ＩＰＬ部と、複数セットの基本ソフトウェアを格
納したＲＯＭ（あるいはＲＯＭ実装手段）と、前記ＩＰ
Ｌ部からソフトウェア的にスイッチ状態を読み込み可能
とされるスイッチとを備え、このスイッチの状態に応じ
て前記ＲＯＭに対し、格納した前記複数セットの基本ソ
フトウェアから、ロードする基本ソフトウェアを選択す
る機能を前記ＩＰＬ部に持たせたことを特徴とする情報
処理装置の起動方式。 - （２）ＩＰＬ部と、基本ソトウエアを格納した第１のＲ
ＯＭと、この第１のＲＯＭに書き込まれた基本ソフトウ
ェアを修正あるいは機能追加すためのパッチプログラム
を格納した第２のＲＯＭ（あるいは第２のＲＯＭ実装手
段）と、前記ＩＰＬ部からソフトウェア的にスイッチ状
態を読み込み可能とされるスイッチとを備え、 このスイッチの状態に応じて前記ＩＰＬ部に、前記第１
のＲＯＭに書き込まれた基本ソフトウェアをＲＡＭ上に
転送した直後に、前記第２のＲＯＭ内に格納されたパッ
チプログラムを実行するか否かの選択手段を持たせるこ
とにより、前記ＲＡＭ上の基本ソフトウェアを書き換え
可能にしたことを特徴とする情報処理装置の起動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17180490A JPH0460840A (ja) | 1990-06-29 | 1990-06-29 | 情報処理装置の起動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17180490A JPH0460840A (ja) | 1990-06-29 | 1990-06-29 | 情報処理装置の起動方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0460840A true JPH0460840A (ja) | 1992-02-26 |
Family
ID=15930030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17180490A Pending JPH0460840A (ja) | 1990-06-29 | 1990-06-29 | 情報処理装置の起動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0460840A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319707A (ja) * | 1994-05-30 | 1995-12-08 | Nec Commun Syst Ltd | Ｉｐｌファイル指定方式 |
| JPH08202559A (ja) * | 1995-01-30 | 1996-08-09 | Nec Corp | 世代ファイル管理方式 |
| US5680556A (en) * | 1993-11-12 | 1997-10-21 | International Business Machines Corporation | Computer system and method of operation thereof wherein a BIOS ROM can be selectively locatable on diffeent buses |
| JP2010044574A (ja) * | 2008-08-12 | 2010-02-25 | Sony Ericsson Mobilecommunications Japan Inc | 携帯端末、携帯端末制御方法、及び携帯端末制御プログラム |
| JP5458574B2 (ja) * | 2006-06-27 | 2014-04-02 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105642A (ja) * | 1984-10-29 | 1986-05-23 | Sony Corp | マイクロコンピユ−タ装置 |
| JPS62256037A (ja) * | 1986-04-30 | 1987-11-07 | Pioneer Electronic Corp | 情報処理システム |
| JPS6358536A (ja) * | 1986-08-29 | 1988-03-14 | Nec Corp | マイクロコンピユ−タシステム |
-
1990
- 1990-06-29 JP JP17180490A patent/JPH0460840A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105642A (ja) * | 1984-10-29 | 1986-05-23 | Sony Corp | マイクロコンピユ−タ装置 |
| JPS62256037A (ja) * | 1986-04-30 | 1987-11-07 | Pioneer Electronic Corp | 情報処理システム |
| JPS6358536A (ja) * | 1986-08-29 | 1988-03-14 | Nec Corp | マイクロコンピユ−タシステム |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5680556A (en) * | 1993-11-12 | 1997-10-21 | International Business Machines Corporation | Computer system and method of operation thereof wherein a BIOS ROM can be selectively locatable on diffeent buses |
| JPH07319707A (ja) * | 1994-05-30 | 1995-12-08 | Nec Commun Syst Ltd | Ｉｐｌファイル指定方式 |
| JPH08202559A (ja) * | 1995-01-30 | 1996-08-09 | Nec Corp | 世代ファイル管理方式 |
| JP5458574B2 (ja) * | 2006-06-27 | 2014-04-02 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末 |
| JP2010044574A (ja) * | 2008-08-12 | 2010-02-25 | Sony Ericsson Mobilecommunications Japan Inc | 携帯端末、携帯端末制御方法、及び携帯端末制御プログラム |
| US8826263B2 (en) | 2008-08-12 | 2014-09-02 | Sony Corporation | Portable terminal, portable terminal control method, and portable terminal control program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2883784B2 (ja) | マイクロコンピュータ | |
| JP2875842B2 (ja) | プログラマブルコントローラ | |
| JPH0460840A (ja) | 情報処理装置の起動方式 | |
| JP2001265620A (ja) | Ｒｏｍのプログラムデバッグ方式 | |
| JPS6252635A (ja) | デ−タ変換方式 | |
| JPH022448A (ja) | 端末エミュレータ | |
| JPH0328906A (ja) | プログラマブルコントローラの入出力転送方法 | |
| JPH04326148A (ja) | 制御装置 | |
| JPH0883188A (ja) | マルチタスク処理を行う計算機 | |
| JPS63311436A (ja) | プログラムパッチ方式 | |
| JP4037941B2 (ja) | 制御装置 | |
| JPH1040094A (ja) | ファームウエアのプログラム制御装置 | |
| JP3413860B2 (ja) | デバッグ方式 | |
| JPH03160524A (ja) | 情報処理装置 | |
| JPH0268624A (ja) | プログラム修正回路 | |
| JPH05224711A (ja) | プログラマブルコントローラの制御方法 | |
| JPH02146625A (ja) | レジスタ個数の拡張方式 | |
| JPH08272757A (ja) | マルチプロセッサシステム及びプログラム起動方法 | |
| JP2000242524A (ja) | プロセッサのソフトウエアシミュレータ | |
| JPH01243124A (ja) | シミュレーション方式 | |
| JPH0619705B2 (ja) | 電子計算機システム | |
| JP2000035882A (ja) | 関数呼び出しの手順を動的に変更する方法 | |
| JPH02110739A (ja) | マルチタスク用中央処理装置 | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPH0353321A (ja) | 情報処理装置 |