JPH03160524A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH03160524A JPH03160524A JP29986989A JP29986989A JPH03160524A JP H03160524 A JPH03160524 A JP H03160524A JP 29986989 A JP29986989 A JP 29986989A JP 29986989 A JP29986989 A JP 29986989A JP H03160524 A JPH03160524 A JP H03160524A
- Authority
- JP
- Japan
- Prior art keywords
- information
- program
- correcting
- storage means
- storing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims abstract description 15
- 230000004048 modification Effects 0.000 claims description 15
- 238000012986 modification Methods 0.000 claims description 13
- 230000010365 information processing Effects 0.000 claims description 5
- 230000015654 memory Effects 0.000 abstract description 12
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、書き換え不可能なメモリに記憶された情報を
読出し処理する情報処理装置に関する。
読出し処理する情報処理装置に関する。
従来、一般に演算処理装置、たとえば中央演算処理装置
（ｃｐｕ）やマイクロコンピュータは、第５図に示すよ
うに内蔵のリードオンリメモリ（ＲＯＭ） ２に実行す
べき処理プログラムおよびこの処理プログラムを実行さ
せるためのシステムプログラムを記憶している。電源遮
断時に上記プログラムが消失しないように、プログラム
を格納するメモリとしては、不揮発性のメモリの中で最
も廉価なＲＯＭが用いられることが多い。
（ｃｐｕ）やマイクロコンピュータは、第５図に示すよ
うに内蔵のリードオンリメモリ（ＲＯＭ） ２に実行す
べき処理プログラムおよびこの処理プログラムを実行さ
せるためのシステムプログラムを記憶している。電源遮
断時に上記プログラムが消失しないように、プログラム
を格納するメモリとしては、不揮発性のメモリの中で最
も廉価なＲＯＭが用いられることが多い。
しかしながら、ＲＯＭは、一度書き込み（情報の記憶）
を行うと、以後、記憶内容を変更することができないと
いう不具合があった。
を行うと、以後、記憶内容を変更することができないと
いう不具合があった。
このため、ＲＯＭに記憶された処理プログラムに誤りが
発見された場合や、処理内容を変更したい場合はＲＯＭ
全体を交換せざるを得なかった。
発見された場合や、処理内容を変更したい場合はＲＯＭ
全体を交換せざるを得なかった。
また小型の電子機器では上記ＲＯＭの交換は不可能であ
る場合もある。
る場合もある。
そこで、本発明の目的は、上述の点に鑑みて、書き換え
不可能なメモリを交換することなく、情報の修正処理を
自動的に実行することが可能な演算処理装置を堤供する
ことにある。
不可能なメモリを交換することなく、情報の修正処理を
自動的に実行することが可能な演算処理装置を堤供する
ことにある。
（課題を解決するための手段）
このような目的を達成するために、本発明は、書き換え
不可能な第１の記憶手段に記憶された情報を用いて処理
を行なう情報処理装置において、前記第１の記憶手段に
記憶された情報を修正するための修正情報を当該修正情
報の優先度に関わる情報と共に記憶する第２の記憶手段
と、前記第１の記憶手段から所望の情報の読み出しを指
示する指示手段と、該指示手段の指示を受けて、前記第
２の記憶手段に記憶された修正情報の優先度に関わる情
報に従って、当該所望の情報および当該所望の情報に対
する単数または複数の修正情報の中から最優先の情報を
判定する判定手段と、該判定手段の判定結果に従って情
報を読み出す読み出し手段とを具えたことを特徴とする
。
不可能な第１の記憶手段に記憶された情報を用いて処理
を行なう情報処理装置において、前記第１の記憶手段に
記憶された情報を修正するための修正情報を当該修正情
報の優先度に関わる情報と共に記憶する第２の記憶手段
と、前記第１の記憶手段から所望の情報の読み出しを指
示する指示手段と、該指示手段の指示を受けて、前記第
２の記憶手段に記憶された修正情報の優先度に関わる情
報に従って、当該所望の情報および当該所望の情報に対
する単数または複数の修正情報の中から最優先の情報を
判定する判定手段と、該判定手段の判定結果に従って情
報を読み出す読み出し手段とを具えたことを特徴とする
。
本発明は、記憶手段から情報を読出そうとする時に、当
該情報およびそれに対する単数または複数の修正情報の
中から最優先とすべき情報を判定手段により検出し、読
み出し手段により読み出す。このため、記憶手段が書き
換え不可能であっても、実質的にその記憶内容を更新．
修正したものの使用が可能となる。
該情報およびそれに対する単数または複数の修正情報の
中から最優先とすべき情報を判定手段により検出し、読
み出し手段により読み出す。このため、記憶手段が書き
換え不可能であっても、実質的にその記憶内容を更新．
修正したものの使用が可能となる。
以下、図面を参照して本発明実施例を詳細に説明する。
第１図は本発明実施例の基本構成を示す。
第１図において、一点鎖線ブロック１００は書き換え不
可能な記憶手段１０１に記憶された１以上の情報を選択
的に読み出して処理に用いる情報処理装置を示す． １０２は前記記憶手段の修正対象の情報を修正すべき修
正情報とその属性情報を記憶する修正情報記憶手段であ
る。
可能な記憶手段１０１に記憶された１以上の情報を選択
的に読み出して処理に用いる情報処理装置を示す． １０２は前記記憶手段の修正対象の情報を修正すべき修
正情報とその属性情報を記憶する修正情報記憶手段であ
る。
１０３は前記記憶手段から読出そうとする情報に対する
修正情報の有無，および最優先の情報を、前記修正情報
記憶手段の属性情報に基き判定する判定手段である。
修正情報の有無，および最優先の情報を、前記修正情報
記憶手段の属性情報に基き判定する判定手段である。
１０４は該判定手段の判定結果に従って、前記修正情報
または、前記記憶手段から読出そうとした情報を選択す
る情報選択手段である。
または、前記記憶手段から読出そうとした情報を選択す
る情報選択手段である。
第２図は本発明実施例の回路構成の一例を示す。
第２図において、演算処理装置２０はＣＰｔｌ２＋，Ｒ
ＯＭ２２，入出力インタフェース（１／Ｏ）２３．ラン
ダムアクセスメモリ（ＲＡＭ） ２４から構成されてお
り、上記構成各部は共通バスに接続されている。
ＯＭ２２，入出力インタフェース（１／Ｏ）２３．ラン
ダムアクセスメモリ（ＲＡＭ） ２４から構成されてお
り、上記構成各部は共通バスに接続されている。
ＣＰＵ２１は次の処理を行う。
（１） ＲＯＭ２２に格納されたシステムプログラムに
基き、第３図示の修正プログラムを実行し、後述の一般
プログラムの中の特定情報、たとえばデータ，プログラ
ム命令等の修正処理を行う。
基き、第３図示の修正プログラムを実行し、後述の一般
プログラムの中の特定情報、たとえばデータ，プログラ
ム命令等の修正処理を行う。
このとき、外部記憶装置２５に記憶された修正データを
用いる。
用いる。
（２）修正された一般プログラムを実行する。このとき
、外部記憶装置２５に記憶された一般データを用いる。
、外部記憶装置２５に記憶された一般データを用いる。
ＲＯＭ２２にはシステムプログラム，ユーザ用の演算処
理プログラム（一般プログラム），修正プログラムが予
め書き込まれている。なお、システムプログラムは高級
言語で記載された一般プログラムをＣＰｔ！２１が実行
可能な機械語に変換するためのプログラムである。
理プログラム（一般プログラム），修正プログラムが予
め書き込まれている。なお、システムプログラムは高級
言語で記載された一般プログラムをＣＰｔ！２１が実行
可能な機械語に変換するためのプログラムである。
ＲＡＭ２４には実行対象の一般プログラムを格納するプ
ログラム領域，演算処理の入出力結果を記憶しておくワ
ーク領域が設けられている。
ログラム領域，演算処理の入出力結果を記憶しておくワ
ーク領域が設けられている。
外部記憶装置２５は接続ケーブル２６によりＩ／Ｏ２３
と脱着可能であり、ＲＯＭ２２の一般プログラムの中の
データに対して修正すべきデータおよびその有無を示す
属性情報ならびに、この一般プログラムの中で用いる各
種データを予め記憶している。
と脱着可能であり、ＲＯＭ２２の一般プログラムの中の
データに対して修正すべきデータおよびその有無を示す
属性情報ならびに、この一般プログラムの中で用いる各
種データを予め記憶している。
本実施例ではＲＯＭ２２が記憶手段として動作する。外
部記憶装置２５が修正情報記憶手段として動作し、ＣＰ
ｌｌ２１が判定手段．情報選択手段として動作する。
部記憶装置２５が修正情報記憶手段として動作し、ＣＰ
ｌｌ２１が判定手段．情報選択手段として動作する。
このような回路における動作を第３図の制御手順を参照
しながら説明する。
しながら説明する。
木例では第４図に示す一般プログラムの中の処理Ｃ内の
データを修正する例を示す。
データを修正する例を示す。
第２図において、電源の投入時、もしくは起動の指示を
受けた時、第３図の修正プログラムがＲＯＭ２２から読
出される。
受けた時、第３図の修正プログラムがＲＯＭ２２から読
出される。
ｃｐυ２１は、外部記憶装置２５からＩ／０２３を介し
て属性情報を読出し、ＲＯＭ２２内の一般プログラムに
対して修正があるか否かと、修正情報が複数ある場合は
、最新の情報を属性情報に基き判別する（第３図のステ
ップ５１０−５２０）。ここで最新の情報を得るために
は、例えば、バージョンＮｏ．，更新日などを属性情報
に用いればよい。
て属性情報を読出し、ＲＯＭ２２内の一般プログラムに
対して修正があるか否かと、修正情報が複数ある場合は
、最新の情報を属性情報に基き判別する（第３図のステ
ップ５１０−５２０）。ここで最新の情報を得るために
は、例えば、バージョンＮｏ．，更新日などを属性情報
に用いればよい。
修正が有る場合には、外部記憶装置２５から最新の修正
情報を読出す．続いて読出した修正情報をＲＡＭ２４の
ワーク領域に格納する（第３図のステップ５３０冫。
情報を読出す．続いて読出した修正情報をＲＡＭ２４の
ワーク領域に格納する（第３図のステップ５３０冫。
修正が無い場合は、ステップ５３０の処理を行なわず、
ステップＳ４０の処理へと進む．続いて、ＣＰＬｌ２１
はＲＯＭ２２の一般プログラムの先頭ステップのプログ
ラム命令を読出し、ＲＡＭ２４のプログラム領域Ｃ格納
する（第３図のステップ５４０→Ｓ５０→５７０）， 以下、順次、次のステップのプログラム命令と上記プロ
グラム領域に転送記憶する（第３図のステップ５７０→
ＳａＯ→５４０） ， 修正情報に示されるアドレスにより修正対象の処理Ｃの
データを含むプログラム命令を読み出したことをＣＰＵ
２１が検出すると（ステップ５５Ｇ）、このプログラム
命令内のデータをＲＡＭ２４のワーク領域の修正データ
と交換した後に、交換後のプログラム命令をＲＡＭ２４
のプログラム領域に格納する。
ステップＳ４０の処理へと進む．続いて、ＣＰＬｌ２１
はＲＯＭ２２の一般プログラムの先頭ステップのプログ
ラム命令を読出し、ＲＡＭ２４のプログラム領域Ｃ格納
する（第３図のステップ５４０→Ｓ５０→５７０）， 以下、順次、次のステップのプログラム命令と上記プロ
グラム領域に転送記憶する（第３図のステップ５７０→
ＳａＯ→５４０） ， 修正情報に示されるアドレスにより修正対象の処理Ｃの
データを含むプログラム命令を読み出したことをＣＰＵ
２１が検出すると（ステップ５５Ｇ）、このプログラム
命令内のデータをＲＡＭ２４のワーク領域の修正データ
と交換した後に、交換後のプログラム命令をＲＡＭ２４
のプログラム領域に格納する。
以下、上述の手順を繰り返し実行してＲＯＭ２２からｒ
ｌＡＭ２４へ全てのプログラム命令を転送する。プログ
ラム命令の転送の終了に応じて従来と同様の手順で、Ｃ
ＰＩＩ２１は、ＲＡＭ２４のプログラム領域からプログ
ラム命令を読出し、実行する。
ｌＡＭ２４へ全てのプログラム命令を転送する。プログ
ラム命令の転送の終了に応じて従来と同様の手順で、Ｃ
ＰＩＩ２１は、ＲＡＭ２４のプログラム領域からプログ
ラム命令を読出し、実行する。
本実施例では、ＣＰＵが複数のプログラムを選択的に実
行するときは実行対象のプログラムをＲ八Ｍに転送（一
般的に、立ち上げ又はローディングと呼ばれる）するこ
とに着目し、ＲＡＭに転送記憶する際に修正対象のデー
タを修正することにより書き換え不可能なメモリのデー
タに対しても修正を施こす。また、たとえばＦＲＯＭカ
ード，フロッピーディスク，ハードディスク， ＩＣカ
ード等を記憶媒体として用いる外部記憶装置には一般デ
ータの他にＣＰＵが実行すべきプログラムを格納するこ
とも多いので、本実施例の修正処理機能を利用して、自
動的に外部記憶装置内のデータやプログラム命令を外部
記憶′装置内に記憶された修正データと交換することも
可能となる。
行するときは実行対象のプログラムをＲ八Ｍに転送（一
般的に、立ち上げ又はローディングと呼ばれる）するこ
とに着目し、ＲＡＭに転送記憶する際に修正対象のデー
タを修正することにより書き換え不可能なメモリのデー
タに対しても修正を施こす。また、たとえばＦＲＯＭカ
ード，フロッピーディスク，ハードディスク， ＩＣカ
ード等を記憶媒体として用いる外部記憶装置には一般デ
ータの他にＣＰＵが実行すべきプログラムを格納するこ
とも多いので、本実施例の修正処理機能を利用して、自
動的に外部記憶装置内のデータやプログラム命令を外部
記憶′装置内に記憶された修正データと交換することも
可能となる。
この場合、ユーザは、修正情報のみを外部記憶装置に記
憶させればよいので、従来のＲＯＭ内のデータに対する
修正処理のように、記憶内容を表示させた後、情報の修
正処理を手人力で行う必要もなくなる。
憶させればよいので、従来のＲＯＭ内のデータに対する
修正処理のように、記憶内容を表示させた後、情報の修
正処理を手人力で行う必要もなくなる。
また、本実施例では、ローディング時にデータを修正す
る例を示したが、インタプリタ方式と呼ばれ、高級言語
で記載されたプログラム命令やデータを機械語に翻訳し
てから演算実行を行うＣＰｕでは、機械語への翻訳時に
データの修正を行ってもよい。
る例を示したが、インタプリタ方式と呼ばれ、高級言語
で記載されたプログラム命令やデータを機械語に翻訳し
てから演算実行を行うＣＰｕでは、機械語への翻訳時に
データの修正を行ってもよい。
さらに、修正情報を記憶しておくメモリを装置内に別途
設け、このメモリに不揮発性でかっ、書き換え可能メモ
リたとえばＥＥＰＲＯＭを用いれば、修正情報を保存す
ることも可能となる。この場合、プログラム保存用のＲ
ＯＭとして、ＥＥＰｌｌＯＭを用いる場合に比べて、製
造コストを廉価とすることができる。
設け、このメモリに不揮発性でかっ、書き換え可能メモ
リたとえばＥＥＰＲＯＭを用いれば、修正情報を保存す
ることも可能となる。この場合、プログラム保存用のＲ
ＯＭとして、ＥＥＰｌｌＯＭを用いる場合に比べて、製
造コストを廉価とすることができる。
（発明の効果）
以上、説明したように、本発明によれば、書き換え不可
能な記憶手段に対する記憶情報の修正が可能となるので
、演算処理装置を用いる各種電子機器の製造後の設計変
更．記憶情報の誤りの訂正等が可能となり、修正を繰り
返して、複数の修正情報が存在する場合にも、最新・最
良の情報が利用可能となる。
能な記憶手段に対する記憶情報の修正が可能となるので
、演算処理装置を用いる各種電子機器の製造後の設計変
更．記憶情報の誤りの訂正等が可能となり、修正を繰り
返して、複数の修正情報が存在する場合にも、最新・最
良の情報が利用可能となる。
第１図は本発明実施例の基本構成を示すブロック図、
第２図は本発明実施例の具体的な回路構成を示すブロッ
ク図、 第３図は第２図の（；ＰＵ２１が実行する制御手順を示
すフローチャート、 第４図は本発明実施例に用いられる一般プログラムの処
理内容の一例を示す説明図、 第５図は従来例の回路構成を示すブロック図である。 ２１・・・ＣＰｕ ２２・・・ＲＯＭ ２３・・・Ｉ／０ ２４・・・ＲＡＭ 本発日ｌｌｌＩ実７Ｉｉ２伊１の回路講法奈示すブロッ
ク図第２図 アドレス 処理内存 本発聞実施例の一般１０４′ラムのーｆｌｉｔ示Ｔ説朗
図第４図
ク図、 第３図は第２図の（；ＰＵ２１が実行する制御手順を示
すフローチャート、 第４図は本発明実施例に用いられる一般プログラムの処
理内容の一例を示す説明図、 第５図は従来例の回路構成を示すブロック図である。 ２１・・・ＣＰｕ ２２・・・ＲＯＭ ２３・・・Ｉ／０ ２４・・・ＲＡＭ 本発日ｌｌｌＩ実７Ｉｉ２伊１の回路講法奈示すブロッ
ク図第２図 アドレス 処理内存 本発聞実施例の一般１０４′ラムのーｆｌｉｔ示Ｔ説朗
図第４図
Claims (1)
- 【特許請求の範囲】 １）書き換え不可能な第１の記憶手段に記憶された情報
を用いて処理を行なう情報処理装置において、 前記第１の記憶手段に記憶された情報を修正するための
修正情報を当該修正情報の優先度に関わる情報と共に記
憶する第２の記憶手段と、 前記第１の記憶手段から所望の情報の読み出しを指示す
る指示手段と、 該指示手段の指示を受けて、前記第２の記憶手段に記憶
された修正情報の優先度に関わる情報に従って、当該所
望の情報および当該所望の情報に対する単数または複数
の修正情報の中から最優先の情報を判定する判定手段と
、 該判定手段の判定結果に従って情報を読み出す読み出し
手段とを具えたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29986989A JPH03160524A (ja) | 1989-11-20 | 1989-11-20 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29986989A JPH03160524A (ja) | 1989-11-20 | 1989-11-20 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03160524A true JPH03160524A (ja) | 1991-07-10 |
Family
ID=17877942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29986989A Pending JPH03160524A (ja) | 1989-11-20 | 1989-11-20 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03160524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0619781A (ja) * | 1991-07-30 | 1994-01-28 | Tokyo Electric Co Ltd | データ処理装置 |
| WO2001052057A1 (en) * | 2000-01-12 | 2001-07-19 | Fujitsu Limited | Information processor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59735A (ja) * | 1982-06-28 | 1984-01-05 | Fujitsu Ltd | プログラム保守処理方式 |
| JPH01255930A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | パッチ適用方式 |
-
1989
- 1989-11-20 JP JP29986989A patent/JPH03160524A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59735A (ja) * | 1982-06-28 | 1984-01-05 | Fujitsu Ltd | プログラム保守処理方式 |
| JPH01255930A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | パッチ適用方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0619781A (ja) * | 1991-07-30 | 1994-01-28 | Tokyo Electric Co Ltd | データ処理装置 |
| WO2001052057A1 (en) * | 2000-01-12 | 2001-07-19 | Fujitsu Limited | Information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2875842B2 (ja) | プログラマブルコントローラ | |
| JPH03160524A (ja) | 情報処理装置 | |
| EP1403768A2 (en) | Processor system, processor and arithmetic processing method | |
| JP4278580B2 (ja) | プログラム変更方法、プログラマブルコントローラおよびプログラム編集装置。 | |
| JP2582294B2 (ja) | モジュール間結合実行制御方式 | |
| JPH03103924A (ja) | データ処理装置 | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JPH07296124A (ja) | Ｉｃカード応用装置 | |
| JPH0695710A (ja) | プログラマブルコントローラのシーケンスプログラムの変更方法 | |
| JPS6126154A (ja) | リ−ドオンリメモリの等価的内容追加修正装置 | |
| JPH0268624A (ja) | プログラム修正回路 | |
| JPH0719120B2 (ja) | プログラマブルコントローラ | |
| JPS5846442A (ja) | プログラマブル・コントロ−ラ | |
| JPS6238746B2 (ja) | ||
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPS58195268A (ja) | 電子レジスタ | |
| JP2002055837A (ja) | データ処理システム及びその製造方法 | |
| JPS6325372B2 (ja) | ||
| JPH1027153A (ja) | バス転送装置 | |
| JPH04332003A (ja) | プログラマブルコントローラ | |
| JPH04181437A (ja) | プログラマブルコントローラのプログラミング装置 | |
| JPH0232403A (ja) | プログラマブルコントローラ | |
| JPH04215148A (ja) | プログラマブルコントローラ | |
| JPH02155026A (ja) | 文字出力装置 | |
| JPH02211530A (ja) | プログラム修正方式 |