JP2582294B2 - モジュール間結合実行制御方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサにより複数のモジュールを所定
の順序で実行するモジュール間結合実行制御方式に関す
るものである。

処理機能等に対応してプログラムを分割し、それぞれ
をモジュールとして開発することにより、開発期間の短
縮を図ることができる。又修正する場合もモジュール単
位で行うことが可能となるから、修正処理が容易となる
ものである。このようなモジュール構成のプログラムに
於いては、各モジュールを単独のプログラムのイメージ
で作成可能とし、且つ各モジュール間で実行権を円滑に
移行して処理を実行できるようにすることが要望されて
いる。

〔従来の技術〕

大型のプログラムは、前述のように、複数のモジュー
ルにより構成する場合が一般的である。又データ通信制
御装置に於けるモジュール構成のプログラムに於いて
は、例えば、第７図に示すように、複数のモジュールA,
B,C,Dを直列的に順次実行する構成が用いられ、全モジ
ュールA,B,C,Dを、例えば100ms以内で実行することにな
る。このようなプログラムに於いて、例えば、モジュー
ルＢ内でスイッチがオフ（OFF）からオン（ON）に変化
した場合のみ、次のシーケンスに進むように構成したい
場合、点線で示すフローとする場合が一般的であるが、
スイッチがオフ（OFF）を継続する限り、次のシーケン
スに移行しないから、モジュールＣにも移行することが
できないことになる。

そこで、フラグＦを用いてスイッチがオフ（OFF）継
続して状態変化がないことを表示しておいて、次のシー
ケンスに進める方式が知られている。又各モジュールA,
B,C,Dに於ける各種状態毎にその状態を表示する状態レ
ジスタを設けて、インディックスジャンプ方式によりモ
ジュール内の条件分岐を行う方式も知られている。

〔発明が解決しようとする課題〕

各モジュールA,B,C,Dをそれぞれ独立のものとして作
成できることが望ましいものであるが、前述のように、
状態レジスタを設けた場合、その設定が複雑となる欠点
があり、モジュール作成上の問題点となっている。又既
設計の単独のプログラムを、モジュールとして新たに組
み込むことを考えた場合に、モジュール間の結合が困難
であり、若し、それを実現しようとすると、大幅な修正
を必要とするものである。

本発明は、比較的簡単な処理を追加するだけで各モジ
ュール間を円滑に結合し、各モジュールを単独イメージ
で作成可能とすることを目的とするものである。

〔課題を解決するための手段〕

本発明のモジュール間結合実行制御方式は、スタック
データを保存することにより、複数サブルーチンを含む
場合でも、円滑なモジュール間の結合を行わせることが
できるものであり、第１図を参照して説明する。

複数のモジュール１（A,B,・・・Ｎ）からなるプログ
ラム２を格納した記憶部３と、スタックポインタ４と、
スタック５と、演算処理部６とを備えたプログラム・シ
ステムに於いて、スタック５の内容のスタックデータを
保存するスタックデータ保存記憶部７と、スタックデー
タの保存領域を指定するスタックデータ保存領域指定レ
ジスタ８と、スタックポインタ４の内容を保存するスタ
ックポインタ保存レジスタ９とを設ける。又各モジュー
ル１毎に、スタックデータの復元処理と退避処理とを含
む結合処理ステップを設ける。

そして、各モジュール１の実行開始に際して、結合処
理ステップの復元処理により、スタックポインタ４の内
容をスタックポインタ保存レジスタ９に保存し、スタッ
クデータ保存領域指定レジスタ８の内容によって指定さ
れるスタックデータ保存記憶部７の領域のスタックデー
タをスタック５にプッシュする。又各モジュール１の実
行終了に際して、結合処理ステップの退避処理により、
スタック５の内容のスタックデータを、スタックデータ
保存領域指定レジスタ８の内容により指定されたスタッ
クデータ保存記憶部７の領域にロードする。

〔作用〕

或るモジュールから次のモジュールに移行する時に、
或るモジュールの実行終了に際して、結合処理ステップ
の退避処理により、スタックデータをスタックデータ保
存記憶部７にロードする。その場合の領域指定を、スタ
ックデータ保存領域指定レジスタ８の内容により行うも
のである。

又次のモジュールの実行開始に際しては、前回の実行
終了に於ける退避処理によって、スタックデータ保存記
憶部７に保存したスタックデータを、結合処理ステップ
の復元処理によりスタック５にプッシュする。それによ
って、フラグ等を用いることなく、前回終了したステッ
プに対応したステップから実行されることになる。

従って、モジュール対応のスタックデータを退避，復
元することにより、モジュール間の結合を円滑に行わせ
ることが可能となる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説
明する。

第１図は本発明の実施例のブロック図であり、前述の
ように、複数モジュール１（A,B,・・・Ｎ）構成のプロ
グラム２を格納したリードオンリメモリやランダムアク
セスメモリ等の記憶部３と、スタックポインタ４と、こ
のスタックポインタ４により領域が指定されるスタック
５と、プログラムに従った比較処理や加算，減算等の処
理を実行する演算処理部６と、スタック５の内容のスタ
ックデータを退避させて保存するスタックデータ保存記
憶部７と、このスタックデータの保存領域を指定するス
タックデータ保存領域指定レジスタ８と、スタックポイ
ンタ４の内容を保存するスタックポインタ保存レジスタ
９等により、プロセッサ・システムが構成されている。
なお、入出力制御部等は図示を省略している。

スタックデータ保存記憶部７は、プロセッサ・システ
ムの内部メモリや外部メモリ上に形成することが可能で
あり、モジュール１（A,B,・・・Ｎ）対応にスタックデ
ータを保存するものである。又スタックデータ保存領域
指定レジスタ８は、スタックデータ保存記憶部７のモジ
ュール１対応のスタックデータの保存領域をそれぞれ指
定できるものである。又スタックポインタ保存レジスタ
９は、モジュール１対応のスタックポインタを保存でき
るものである。

又モジュール１間を結合する為の結合処理ステップが
プログラム２に設けられている。この結合処理ステップ
は、復元処理と退避処理とからなるものである。この退
避処理により、スタック５のスタックデータをスタック
データ保存記憶部７にロードし、その場合の領域はスタ
ックデータ保存領域指定レジスタ８により指定される。
又復元処理により、スタックデータ保存記憶部７に保存
されたスタックデータがスタック５にプッシュされる。
その場合のスタックデータ保存記憶部７の領域はスタッ
クデータ保存領域指定レジスタ８により指定される。

第２図は本発明の実施例の要部フローチャートであ
り、モジュールA,B,・・・Ｎを順次実行するプログラム
に於いて、各モジュールA,B,・・・Ｎは、それぞれ実行
開始に際して復元処理PRG1を行い、スタックデータ保存
記憶部７に退避保存させたスタックデータをスタック５
に復元し、それに基づいてモジュールA,B,・・・Ｎのメ
イン部が実行される。又実行終了に際して退避処理PRG2
を行い、スタックデータをスタックデータ保存記憶部７
に退避保存させる。

第３図はモジュールＡの説明図であり、複数のサブル
ーチンL01,L02を含む場合を示す。即ち、モジュールＡ
の実行開始に際して復元処理PRG1を行い、サブルーチン
L01,L02を実行した後、退避処理PRG2を行って次のモジ
ュールＢへ移行し、次にモジュールＡに戻った時に、保
存されたスタックデータを復元することにより、メイン
ルーチンに戻ることができるものである。

第４図は復元処理のフローチャートを示し、スタック
ポインタSPの内容をスタックポインタ保存レジスタＲに
保存し（１）、スタックデータ保存領域指定レジスタＸ
の内容により指定されたスタックデータ保存記憶部７の
領域のスタックデータを、スタック５にプッシュする
（２）。そして、スタックデータ保存領域指定レジスタ
Ｘの内容とスタックデータ保存記憶部７の先頭アドレス
ADRとが等しいか否か判定する（３）。等しくない場合
は、スタックデータ保存領域指定レジスタＸの内容から
１を減算し（４）、ステップ（２）に移行する。そし
て、スタックデータ保存領域指定レジスタＸの内容と、
スタック保存記憶部７の先頭アドレスADRとが等しくな
ると、所定のスタックデータがスタック５にプッシュさ
れたことになる。

又第５図は退避処理のフローチャートを示し、スタッ
ク５からポップした内容を、スタックデータ保存領域指
定レジスタＸの内容により指定された領域にロードし
（５）、スタックポインタSPの内容とスタックポインタ
保存レジスタＲの内容とが等しいか否か判定し（６）、
等しくない場合は、スタックデータ保存領域指定レジス
タＸの内容に１を加算し（７）、ステップ（５）に移行
する。そして、スタックポインタSPの内容とスタックポ
インタ保存レジスタＲの内容とが等しくなると、スタッ
ク５からスタックデータ保存記憶部７にスタックデータ
がロードされたことになる。

第６図はスタックデータの説明図であり、スタックポ
インタSP、スタックポインタ保存レジスタＲ、スタック
５、スタックデータ保存領域指定レジスタＸ、スタック
データ保存記憶部７、スタックデータ保存領域先頭アド
レスADR1をそれぞれ示している。又，，，〜
はそれぞれ第３図のステップ，，，〜に対応
したものである。

第３図に於いて、モジュールＡの実行開始に際して前
述のように復元処理PRG1が実行され、スタックデータが
復元される。そして、リターン命令が実行されて、サブ
ルーチンとしての退避処理PRG2がコール（CALL PRG2）
されると、スタック５には次のステップのアドレス
“A04"がセーブされる。そして、退避処理PRG2が実行さ
れてスタック５の内容がスタックデータ保存記憶部７に
ロードされ、その処理終了により次のモジュールＢに
処理が移行されることになる。

モジュールＢを含む他のモジュールの処理が終了して
モジュールＡに戻ると、再び復元処理PRG1が実行されて
スタックデータが復元され、又リターン命令により、復
元されたスタックデータに基づいてステップ（アドレ
ス“A04"）から処理が開始される。その場合に、例え
ば、第６図のに示す状態となる。スタックポインタSP
は、それまでのネスティングの深さ等に対応してスタッ
クされたアドレス及びデータの最後のポイントを示して
いる。

ステップからの処理が進行して、サブルーチンコー
ル（CALL L01）によりサブルーチンL01に処理が移
行する。その時、サブルーチンコールの次のアドレス
“A01"がスタック５にセーブされ、スタックポインタSP
はそのアドレス“A01"がセーブされた位置を示すものと
なる。即ち、第６図のに示すように、スタックポイン
タSPはアドレス“A01"がセーブされた位置を示してい
る。

又このサブルーチンL01の中のサブルーチンコール（C
ALL L02）によりサブルーチンL02に処理が移行す
る。その時、サブルーチンコールの次のアドレス“A0
2"がスタック５にセーブされる。即ち、スタックポイン
タSPが指示していた領域の次の領域にセーブされ、スタ
ックポインタSPはその領域を指示するように更新され
る。即ち、第６図のに示す状態となる。

又このサブルーチンL02の中のサブルーチンコールと
しての退避処理PRG2がコール（CALL PRG2）されて、
退避処理PRG2が実行される。その時、サブルーチンコ
ールの次のアドレス“A03"がスタック５にセーブさ
れ、スタックポインタSPはその領域を指示するように更
新される。即ち、第６図のに示す状態となる。

そして、退避処理PRG2の実行によりスタック５の内容
のスタックデータがスタックデータ保存記憶部７に退避
される。その時、スタックポインタSPとスタックポイン
タ保存レジスタＲとの内容が等しくなるまで、１スタッ
クデータをスタックデータ保存記憶部７にロードする毎
に、スタックデータ保存領域指定レジスタＸの内容を＋
１する。従って、この退避処理PRG2により第６図のに
示す状態となり、そして、モジュールＢに移行する。

再びモジュールＡに戻って復元処理PRG1を実行する
ものであるが、その直前に於いては、第６図のに示す
ように、スタック５の内容はそれまで実行していたモジ
ュールに対応した内容を示し、例えば、スタックポイン
タSPは“M3"の位置を示し、又スタックポインタ保存レ
ジスタＲは“M1"の位置を示し、又スタックデータ保存
記憶部７には退避されたスタックデータ（“A01"〜“A0
3"）が保存され、スタックデータ保存領域指定レジスタ
Ｘにより最後の退避スタックデータの位置が指示されて
いる。

復元処理PRG1によりスタックデータの復元処理が行
われると、スタックデータがスタック５にプッシュさ
れる。この場合、必要なスタックデータが総てスタック
５にプッシュされるように、１スタックデータをスタッ
ク５にプッシュする毎にスタックデータ保存領域指定レ
ジスタＸの内容を−１し、このスタックデータ保存領域
指定レジスタＸの内容と、スタックデータ保存記憶部７
の先頭アドレスADR（モジュール対応の先頭アドレスで
第６図ではモジュールＡの先頭アドレスADR1を示す）と
が等しくなるまで繰り返すものである。それにより、第
６図のに示すように、スタックポインタSPにより“A0
3"の位置を示し、スタックポインタ保存レジスタＲは前
のモジュールに於けるスタックポインタSPの内容（に
示す“M3"の位置）を保存することになる。

従って、リターン命令によりスタックポインタSPで指
示されるアドレス“A03"の処理に移行し、サブルーチ
ンL02が実行され、第６図のの状態となる。即ち、ス
タックポインタSPによりアドレス“A02"の位置が指示さ
れている。

サブルーチンL02のリターン命令が実行されると、ス
タックポインタSPにより指示されているアドレス“A02"
のサブルーチンL01の処理に移行する。その時、第６
図ので示す状態となる。そして、処理が進行してリタ
ーン命令が実行されると、スタックポインタSPにより指
示されているアドレス“A01"の処理に移行する。その
時、第６図ので示す状態となる。

そして、モジュールＡ内の処理が実行され、最初のス
テップ或いは他のステップに於ける退避処理PRG2コー
ルにより、退避処理PRG2が実行されて、次のモジュール
Ｂへ移行することになる。

前述のような復元処理PRG1と退避処理PRG2とからなる
結合処理ステップにより、モジュールA,B,・・・Ｎ間を
結合して、順次円滑に実行することができる。又前述の
実施例にのみ限定されるものではなく、例えば、スタッ
クポインタとスタックポインタ保存レジスタとの内容の
比較、又はスタックデータ保存領域指定レジスタとスタ
ックデータ保存領域先頭アドレスとの比較等の手段によ
って、スタックデータの転送終了を判定する以外に、他
の手段によって所定のスタックデータの転送終了を判定
することも可能である。又本発明は、各モジュールA,B,
・・・Ｎが順次実行される場合のみでなく、条件分岐等
により或るモジュールを飛び越して処理が移行する場合
も含むものである。

〔発明の効果〕

以上説明したように、本発明は、プログラム２を複数
のモジュール１により構成し、又プロセッサ・システム
に、スタックデータ保存記憶部７とスタックデータ保存
領域指定レジスタ８と、スタックポインタ保存レジスタ
９とを設け、且つ各モジュール１毎にスタックデータの
復元処理と退避処理とを含む結合処理ステップを設け、
各モジュール１の実行開始に際しては、結合処理ステッ
プの復元処理により、スタックデータ保存記憶部７から
スタックデータをスタック５にプッシュし、又各モジュ
ール１の実行終了に際しては、結合処理ステップの退避
処理により、スタック５からスタックデータ保存記憶部
７にスタックデータをロードするものであり、従来のよ
うなフラグを用いることなく各モジュール１間を結合し
て実行することが可能となる。従って、各モジュール１
を独立イメージのプログラムとして作成することも可能
となり、又他のプログラムをモジュールとして組み込む
ことも容易となる利点がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は本発明
の実施例の要部フローチャート、第３図は本発明の実施
例のモジュールＡの説明図、第４図は本発明の実施例の
復元処理のフローチャート、第５図は本発明の実施例の
退避処理のフローチャート、第６図は本発明の実施例の
スタックデータの説明図、第７図は従来例の説明図であ
る。 １はモジュール（A,B,・・・Ｎ）、２はプログラム、３
は記憶部、４はスタックポインタ（SP）、５はスタッ
ク、６は演算処理部、７はスタックデータ保存記憶部、
８はスタックデータ保存領域指定レジスタ（Ｘ）、９は
スタックポインタ保存レジスタ（Ｒ）である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数モジュール（１）構成のプログラム
   （２）を格納した記憶部（３）と、スタックポインタ
   （４）と、スタック（５）と、演算処理部（６）とを備
   えたプロセッサ・システムに於いて、 前記スタック（５）の内容のスタックデータを保存する
   スタックデータ保存記憶部（７）と、前記スタックデー
   タの保存領域を指定するスタックデータ保存領域指定レ
   ジスタ（８）と、前記スタックポインタ（４）の内容を
   保存するスタックポインタ保存レジスタ（９）とを設け
   ると共に、複数の前記モジュール（１）毎に、前記スタ
   ックデータの復元処理及び退避処理を含む結合処理ステ
   ップを設け、 前記各モジュール（１）の実行開始に際して、前記結合
   処理ステップの前記復元処理により、前記スタックポイ
   ンタ（４）の内容を前記スタックポインタ保存レジスタ
   （９）に保存し、前記スタックデータ保存領域指定レジ
   スタ（８）の内容によって指定される前記スタックデー
   タ保存記憶部（７）の領域のスタックデータを前記スタ
   ック（５）にプッシュし、 前記各モジュール（１）の実行終了に際して、前記結合
   処理ステップの前記退避処理により、前記スタック
   （５）の内容のスタックデータを、前記スタックデータ
   保存領域指定レジスタ（８）の内容により指定された前
   記スタックデータ保存記憶部（７）の領域にロードする ことを特徴とするモジュール間結合実行制御方式。