JPH04302316A - メモリ管理装置 - Google Patents
メモリ管理装置Info
- Publication number
- JPH04302316A JPH04302316A JP3066761A JP6676191A JPH04302316A JP H04302316 A JPH04302316 A JP H04302316A JP 3066761 A JP3066761 A JP 3066761A JP 6676191 A JP6676191 A JP 6676191A JP H04302316 A JPH04302316 A JP H04302316A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- application program
- power
- memories
- application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 103
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、コンピュータシステ
ムのメモリ管理装置に関し、特にメモリに供給する電源
の省力化を図ったメモリ管理装置に関する。
ムのメモリ管理装置に関し、特にメモリに供給する電源
の省力化を図ったメモリ管理装置に関する。
【0002】
【従来の技術】一般に、コンピュータ上でアプリケーシ
ョンプログラムを稼働させる場合は、このアプリケーシ
ョンプログラムをコンピュータシステムの実装メモリ上
にロードしなければならない。
ョンプログラムを稼働させる場合は、このアプリケーシ
ョンプログラムをコンピュータシステムの実装メモリ上
にロードしなければならない。
【0003】そこで、従来のコンピュータシステムは稼
働可能なアプリケーションプログラムに対応してその実
装メモリの容量、すなわちサイズが決定されて、そして
この実装メモリのすべてに電源が供給されていた。
働可能なアプリケーションプログラムに対応してその実
装メモリの容量、すなわちサイズが決定されて、そして
この実装メモリのすべてに電源が供給されていた。
【0004】すなわち、複数のアプリケーションプログ
ラムを稼働可能なコンピュータシステムにおいては、こ
れら複数のアプリケーションプログラムの内最大のメモ
リサイズを要求するアプリケーションプログラムに対応
してその実装メモリのサイズを決定し、すべてのアプリ
ケーションプログラムの稼働に対応することができるよ
うにすべての実装メモリに電源を供給するように構成さ
れていた。
ラムを稼働可能なコンピュータシステムにおいては、こ
れら複数のアプリケーションプログラムの内最大のメモ
リサイズを要求するアプリケーションプログラムに対応
してその実装メモリのサイズを決定し、すべてのアプリ
ケーションプログラムの稼働に対応することができるよ
うにすべての実装メモリに電源を供給するように構成さ
れていた。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
コンピュータシステムにおいては、稼働するアプリケー
ションプログラムが要求するメモリサイズの大小に関係
なくすべての実装メモリに電源を供給する構成をとって
いるため、稼働可能なアプリケーションプログラムの内
比較的大きなメモリサイズを要求するアプリケーション
プログラムの稼働に際しては問題がないが、比較的小さ
なメモリサイズしか要求しないアプリケーションプログ
ラムの稼働に際しては実際に使用されない実装メモリの
部分にも電源が供給されることになり、これにより不必
要な消費電力量が増大し、発熱も大きくなるという問題
があった。
コンピュータシステムにおいては、稼働するアプリケー
ションプログラムが要求するメモリサイズの大小に関係
なくすべての実装メモリに電源を供給する構成をとって
いるため、稼働可能なアプリケーションプログラムの内
比較的大きなメモリサイズを要求するアプリケーション
プログラムの稼働に際しては問題がないが、比較的小さ
なメモリサイズしか要求しないアプリケーションプログ
ラムの稼働に際しては実際に使用されない実装メモリの
部分にも電源が供給されることになり、これにより不必
要な消費電力量が増大し、発熱も大きくなるという問題
があった。
【0006】そこで、この発明は、このような従来の問
題点に着目してなされたもので、不必要な消費電力量の
増大を防止し、発熱も小さくすることのできるメモリ管
理装置を提供することを目的とする。
題点に着目してなされたもので、不必要な消費電力量の
増大を防止し、発熱も小さくすることのできるメモリ管
理装置を提供することを目的とする。
【0007】
【課題を解決するための手段】この発明では、上記目的
を達成するため、実装メモリを有するコンピュータシス
テムのメモリ管理装置において、前記コンピュータシス
テムで所望のアプリケーションプログラムを稼働するに
際して、このアプリケーションプログラムを稼働するに
必要なメモリサイズを調べ、前記実装メモリの内このメ
モリサイズを含む最小の部分に対してのみ選択的に電源
を供給するようにしたことを特徴とする。
を達成するため、実装メモリを有するコンピュータシス
テムのメモリ管理装置において、前記コンピュータシス
テムで所望のアプリケーションプログラムを稼働するに
際して、このアプリケーションプログラムを稼働するに
必要なメモリサイズを調べ、前記実装メモリの内このメ
モリサイズを含む最小の部分に対してのみ選択的に電源
を供給するようにしたことを特徴とする。
【0008】
【作用】コンピュータシステムで所望のアプリケーショ
ンプログラムを稼働するに際して、このアプリケーショ
ンプログラムを稼働するに必要なメモリサイズを調べ、
実装メモリの内このメモリサイズを含む最小の部分に対
してのみ選択的に電源を供給する。これにより実装メモ
リの未使用となる部分には電源が供給されないので不必
要な消費電力量の増大が防止され、発熱も小さくするこ
とができる。
ンプログラムを稼働するに際して、このアプリケーショ
ンプログラムを稼働するに必要なメモリサイズを調べ、
実装メモリの内このメモリサイズを含む最小の部分に対
してのみ選択的に電源を供給する。これにより実装メモ
リの未使用となる部分には電源が供給されないので不必
要な消費電力量の増大が防止され、発熱も小さくするこ
とができる。
【0009】
【実施例】以下、この発明を図面に基づいて説明する。
【0010】図1は、この発明のメモリ管理装置を適用
したコンピュータシステムを機能ブロック図で示したも
のである。この実施例のコンピュータシステムは制御部
10および複数の実装メモリM1〜Mnを有して構成さ
れる。制御部10は、例えば中央演算処理装置(CPU
)から構成され、その機能としてメモリ管理部11およ
びアプリケーション実行部12を有している。
したコンピュータシステムを機能ブロック図で示したも
のである。この実施例のコンピュータシステムは制御部
10および複数の実装メモリM1〜Mnを有して構成さ
れる。制御部10は、例えば中央演算処理装置(CPU
)から構成され、その機能としてメモリ管理部11およ
びアプリケーション実行部12を有している。
【0011】アプリケーション実行部12は、所定のア
プリケーションの稼働に際して、実装メモリM1〜Mn
にこのアプリケーションの稼働に必要なアプリケーショ
ンプログラムをロードし、この実装メモリM1〜Mnに
ロードされたアプリケーションプログラムにしたがって
このアプリケーションを稼働する。
プリケーションの稼働に際して、実装メモリM1〜Mn
にこのアプリケーションの稼働に必要なアプリケーショ
ンプログラムをロードし、この実装メモリM1〜Mnに
ロードされたアプリケーションプログラムにしたがって
このアプリケーションを稼働する。
【0012】また、メモリ管理部11は、このアプリケ
ーションの稼働に際して、このアプリケーションの稼働
に必要なアプリケーションプログラムに必要なメモリサ
イズを調べ、実装メモリM1〜Mnに対して電源オン/
オフ信号を供給し、これら実装メモリM1〜Mnの内、
このメモリサイズに対応する数のメモリに対してのみ電
源を供給するように制御する。
ーションの稼働に際して、このアプリケーションの稼働
に必要なアプリケーションプログラムに必要なメモリサ
イズを調べ、実装メモリM1〜Mnに対して電源オン/
オフ信号を供給し、これら実装メモリM1〜Mnの内、
このメモリサイズに対応する数のメモリに対してのみ電
源を供給するように制御する。
【0013】このような構成によると、稼働するアプリ
ケーションの実行に必要な最低限のメモリに対してのみ
電源が供給されることになり、消費電力量を最小限に押
さえることができるとともに、発熱も小さくすることが
できる。
ケーションの実行に必要な最低限のメモリに対してのみ
電源が供給されることになり、消費電力量を最小限に押
さえることができるとともに、発熱も小さくすることが
できる。
【0014】図2は、この実施例の具体的構成を示すブ
ロック図である。
ロック図である。
【0015】図2において、メモリM1〜Mnは、例え
ばそれぞれ1kバイトのメモリであり、各メモリM1〜
Mnはデータバス14、アドレスバス15を介して中央
処理装置(CPU)100に接続され、データバス14
およびアドレスバス15は外部記憶装置20に接続され
ている。
ばそれぞれ1kバイトのメモリであり、各メモリM1〜
Mnはデータバス14、アドレスバス15を介して中央
処理装置(CPU)100に接続され、データバス14
およびアドレスバス15は外部記憶装置20に接続され
ている。
【0016】また、メモリM1〜Mnは、それぞれ電源
スイッチS1〜Snを介して電源ライン13に接続され
ている。
スイッチS1〜Snを介して電源ライン13に接続され
ている。
【0017】外部記憶装置20には各種アプリケーショ
ンプログラムが記憶されており、所望のアプリケーショ
ンを稼働する際には外部記憶装置20からこのアプリケ
ーションに対応するアプリケーションプログラムをメモ
リM1〜Mn上にロードしてこのアプリケーションプロ
グラムを実行する。
ンプログラムが記憶されており、所望のアプリケーショ
ンを稼働する際には外部記憶装置20からこのアプリケ
ーションに対応するアプリケーションプログラムをメモ
リM1〜Mn上にロードしてこのアプリケーションプロ
グラムを実行する。
【0018】また、CPU100は、電源スイッチS1
〜Snに対して制御信号を送ることにより、メモリM1
〜Mnに供給する電源を選択的にオン/オフして、メモ
リM1〜Mnの内の使用可能なメモリ、すなわち有効な
メモリを選択切替できるようになっている。ここで、電
源スイッチS1〜Snにはそれぞれアドレスが設定され
ており、CPU100はこのアドレスを指定することに
より電源スイッチS1〜Snのオン/オフを選択的に制
御する。
〜Snに対して制御信号を送ることにより、メモリM1
〜Mnに供給する電源を選択的にオン/オフして、メモ
リM1〜Mnの内の使用可能なメモリ、すなわち有効な
メモリを選択切替できるようになっている。ここで、電
源スイッチS1〜Snにはそれぞれアドレスが設定され
ており、CPU100はこのアドレスを指定することに
より電源スイッチS1〜Snのオン/オフを選択的に制
御する。
【0019】ところで、この実施例においては、アプリ
ケーションの稼働に際して、メモリM1〜Mnに対する
電源供給を選択的に制御するように構成されている。
ケーションの稼働に際して、メモリM1〜Mnに対する
電源供給を選択的に制御するように構成されている。
【0020】以下、この動作を図3に示したフローチャ
ートを参照して説明する。
ートを参照して説明する。
【0021】CPU100は所望のアプリケーションの
稼働に際して、まず、このアプリケーションに対応する
アプリケーションプログラムの実行に必要なメモリサイ
ズを調べる(ステップ101)。
稼働に際して、まず、このアプリケーションに対応する
アプリケーションプログラムの実行に必要なメモリサイ
ズを調べる(ステップ101)。
【0022】次に、現在のメモリM1〜Mnの有効なメ
モリサイズ、すなわち現在電源が供給され、動作可能と
なっているメモリのメモリサイズと上記メモリサイズと
を比較する(ステップ102)。
モリサイズ、すなわち現在電源が供給され、動作可能と
なっているメモリのメモリサイズと上記メモリサイズと
を比較する(ステップ102)。
【0023】ここで、現在のメモリM1〜Mnの有効な
メモリサイズがこのアプリケーションプログラムの実行
に必要なメモリサイズに対して過不足ないとすると、そ
のまま外部記憶装置20に格納されたこのアプリケーシ
ョンプログラムをメモリM1〜Mn上にロードし(ステ
ップ103)、このアプリケーションを実行する(ステ
ップ104)。
メモリサイズがこのアプリケーションプログラムの実行
に必要なメモリサイズに対して過不足ないとすると、そ
のまま外部記憶装置20に格納されたこのアプリケーシ
ョンプログラムをメモリM1〜Mn上にロードし(ステ
ップ103)、このアプリケーションを実行する(ステ
ップ104)。
【0024】しかし、現在のメモリM1〜Mnの有効な
メモリサイズがこのアプリケーションプログラムの実行
に必要なメモリサイズより大きい、すなわちメモリ容量
が余る場合は、この不良なメモリの電源をカットする(
ステップ105)。すなわち、CPU100は不要とな
るメモリに対応する電源スイッチのアドレスを指定して
、この電源スイッチにオフを指令するする制御信号を送
出し、この不要なメモリへの電源の供給を断にする。 そして、外部記憶装置20に格納されたこのアプリケー
ションプログラムをメモリM1〜Mn上にロードし(ス
テップ103)、このアプリケーションを実行する(ス
テップ104)。
メモリサイズがこのアプリケーションプログラムの実行
に必要なメモリサイズより大きい、すなわちメモリ容量
が余る場合は、この不良なメモリの電源をカットする(
ステップ105)。すなわち、CPU100は不要とな
るメモリに対応する電源スイッチのアドレスを指定して
、この電源スイッチにオフを指令するする制御信号を送
出し、この不要なメモリへの電源の供給を断にする。 そして、外部記憶装置20に格納されたこのアプリケー
ションプログラムをメモリM1〜Mn上にロードし(ス
テップ103)、このアプリケーションを実行する(ス
テップ104)。
【0025】また、現在のメモリM1〜Mnの有効なメ
モリサイズがこのアプリケーションプログラムの実行に
必要なメモリサイズより小さい、すなわちメモリ容量が
足りない場合は、不足サイズ分に対応するメモリに電源
を供給する(ステップ106)。すなわち、CPU10
0は不足サイズ分に対応するメモリに対応する電源スイ
ッチのアドレスを指定して、この電源スイッチにオンを
指令する制御信号を送出し、この不足サイズ分に対応す
るメモリに電源を供給する。そして、この新たに電源を
供給したメモリの初期化を実行し(ステップ107)、
その後、外部記憶装置20に格納されたこのアプリケー
ションプログラムをメモリM1〜Mn上にロードし(ス
テップ103)、このアプリケーションを実行する(ス
テップ104)。
モリサイズがこのアプリケーションプログラムの実行に
必要なメモリサイズより小さい、すなわちメモリ容量が
足りない場合は、不足サイズ分に対応するメモリに電源
を供給する(ステップ106)。すなわち、CPU10
0は不足サイズ分に対応するメモリに対応する電源スイ
ッチのアドレスを指定して、この電源スイッチにオンを
指令する制御信号を送出し、この不足サイズ分に対応す
るメモリに電源を供給する。そして、この新たに電源を
供給したメモリの初期化を実行し(ステップ107)、
その後、外部記憶装置20に格納されたこのアプリケー
ションプログラムをメモリM1〜Mn上にロードし(ス
テップ103)、このアプリケーションを実行する(ス
テップ104)。
【0026】ここで、一例として、この実施例のメモリ
の1kバイト当たりの消費電力を1W/時間とし、20
kバイトを必要とするアプリケーションプログラムA、
4kバイトを必要とするアプリケーションプログラムB
、15kバイトを必要とするアプリケーションプログラ
ムCをそれぞれ1時間、3時間、2時間ずつ順次実行す
る場合について考える。
の1kバイト当たりの消費電力を1W/時間とし、20
kバイトを必要とするアプリケーションプログラムA、
4kバイトを必要とするアプリケーションプログラムB
、15kバイトを必要とするアプリケーションプログラ
ムCをそれぞれ1時間、3時間、2時間ずつ順次実行す
る場合について考える。
【0027】この場合、まず、メモリM1〜Mnの内2
0個のメモリに電源を供給して、この電源を供給してい
る20個のメモリにアプリケーションプログラムAをロ
ードして、1時間、このアプリケーションプログラムA
を実行する。
0個のメモリに電源を供給して、この電源を供給してい
る20個のメモリにアプリケーションプログラムAをロ
ードして、1時間、このアプリケーションプログラムA
を実行する。
【0028】次に、電源を供給しているメモリの内、余
る16個のメモリの電源をストップし、ここで電源を供
給している4個のメモリにアプリケーションプログラム
Bをロードして、3時間このアプリケーションプログラ
ムBを実行する。
る16個のメモリの電源をストップし、ここで電源を供
給している4個のメモリにアプリケーションプログラム
Bをロードして、3時間このアプリケーションプログラ
ムBを実行する。
【0029】次に、不足する11個のメモリに新たに電
源を供給し、このメモリの初期化を行い、ここで電源を
供給している15個のメモリにアプリケーションプログ
ラムCをロードして、2時間このアプリケーションプロ
グラムBを実行する。
源を供給し、このメモリの初期化を行い、ここで電源を
供給している15個のメモリにアプリケーションプログ
ラムCをロードして、2時間このアプリケーションプロ
グラムBを実行する。
【0030】この場合のこの実施例による全消費電力は
{20(kバイト)×1(時間)+4(kバイト)×3
(時間)+15(kバイト)×2(時間)}×1(W/
時間)=82W となる。
{20(kバイト)×1(時間)+4(kバイト)×3
(時間)+15(kバイト)×2(時間)}×1(W/
時間)=82W となる。
【0031】しかし、従来の装置によると、稼働するア
プリケーションプログラムに関係なく全てのメモリに電
源を供給する構成をとっているのでの、全消費電力は3
0(kバイト)×6(時間)×1(W/時間)=180
W となり、この実施例によると、従来の装置と比較して電
力使用量を55%低下させることができる。
プリケーションプログラムに関係なく全てのメモリに電
源を供給する構成をとっているのでの、全消費電力は3
0(kバイト)×6(時間)×1(W/時間)=180
W となり、この実施例によると、従来の装置と比較して電
力使用量を55%低下させることができる。
【0032】
【発明の効果】以上説明したようにこの発明によれば、
コンピュータシステムで所望のアプリケーションプログ
ラムを稼働するに際して、このアプリケーションプログ
ラムを稼働するに必要なメモリサイズを調べ、実装メモ
リの内このメモリサイズを含む最小の部分に対してのみ
選択的に電源を供給するように構成したので、消費電力
を最小限に押さえることができ、また発熱も小さくする
ことができるという効果を奏する。
コンピュータシステムで所望のアプリケーションプログ
ラムを稼働するに際して、このアプリケーションプログ
ラムを稼働するに必要なメモリサイズを調べ、実装メモ
リの内このメモリサイズを含む最小の部分に対してのみ
選択的に電源を供給するように構成したので、消費電力
を最小限に押さえることができ、また発熱も小さくする
ことができるという効果を奏する。
【図1】この発明のメモリ管理装置を適用して構成した
コンピュータシステムの機能ブロック図。
コンピュータシステムの機能ブロック図。
【図2】この発明のメモリ管理装置を適用して構成した
コンピュータシステムの一実施例を示すブロック図。
コンピュータシステムの一実施例を示すブロック図。
【図3】図2に示した実施例の動作を説明するフローチ
ャート。
ャート。
10 制御部
11 メモリ管理部
12 アプリケーション実行部
13 電源ライン
14 データバス
15 アドレスバス
20 外部記憶装置
100 中央演算処理装置(CPU)M1〜Mn
メモリ S1〜Sn 電源スイッチ
メモリ S1〜Sn 電源スイッチ
Claims (1)
- 【請求項1】実装メモリを有するコンピュータシステム
のメモリ管理装置において、前記コンピュータシステム
で所望のアプリケーションプログラムを稼働するに際し
て、このアプリケーションプログラムを稼働するに必要
なメモリサイズを調べ、前記実装メモリの内このメモリ
サイズを含む最小の部分に対してのみ選択的に電源を供
給するようにしたことを特徴とするメモリ管理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3066761A JPH04302316A (ja) | 1991-03-29 | 1991-03-29 | メモリ管理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3066761A JPH04302316A (ja) | 1991-03-29 | 1991-03-29 | メモリ管理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04302316A true JPH04302316A (ja) | 1992-10-26 |
Family
ID=13325191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3066761A Pending JPH04302316A (ja) | 1991-03-29 | 1991-03-29 | メモリ管理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04302316A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263368A (ja) * | 1995-03-28 | 1996-10-11 | Nec Shizuoka Ltd | 情報処理装置 |
JP2002196979A (ja) * | 2000-12-27 | 2002-07-12 | Kenwood Corp | 携帯端末装置 |
KR20140143441A (ko) | 2012-06-15 | 2014-12-16 | 가부시키가이샤 히다치 하이테크놀로지즈 | 하전 입자선 장치 |
-
1991
- 1991-03-29 JP JP3066761A patent/JPH04302316A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263368A (ja) * | 1995-03-28 | 1996-10-11 | Nec Shizuoka Ltd | 情報処理装置 |
JP2002196979A (ja) * | 2000-12-27 | 2002-07-12 | Kenwood Corp | 携帯端末装置 |
KR20140143441A (ko) | 2012-06-15 | 2014-12-16 | 가부시키가이샤 히다치 하이테크놀로지즈 | 하전 입자선 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4164786A (en) | Apparatus for expanding memory size and direct memory addressing capabilities of digital computer means | |
US20030105927A1 (en) | Method for use of stack | |
US20020095609A1 (en) | Multiprocessor apparatus | |
KR20010099880A (ko) | 자동 cpu 속도 제어를 위한 장치 및 방법 | |
JP2006221641A (ja) | コンピュータの冷却システムの制御 | |
CN102105870B (zh) | 具有外部存储器存取控制的处理系统 | |
JP3970609B2 (ja) | プロセッサシステム | |
US11604635B2 (en) | Online program updating method | |
US6564177B1 (en) | Electronic device | |
JPH04302316A (ja) | メモリ管理装置 | |
US6418540B1 (en) | State transfer with throw-away thread | |
JPS6358536A (ja) | マイクロコンピユ−タシステム | |
US6795911B1 (en) | Computing device having instructions which access either a permanently fixed default memory bank or a memory bank specified by an immediately preceding bank selection instruction | |
JPH0554009A (ja) | プログラムロード方式 | |
JP2001022480A (ja) | 情報処理装置 | |
JPH02297237A (ja) | 電子計算機システムの自動再起動装置 | |
JP3009236B2 (ja) | デバイスの活性保守方式 | |
JP2003044356A (ja) | メモリマッピング方式 | |
JP2001125659A (ja) | 情報処理装置 | |
JP2003296131A (ja) | ファームウェア書き換え装置 | |
JPH06266685A (ja) | 分散形制御システム | |
JPH04259989A (ja) | 電源制御方式 | |
JP2000029673A (ja) | プログラム制御システム | |
JPH0836532A (ja) | 低消費電力端末装置 | |
JPH04172534A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990402 |