JPH06175919A - アドレス指定装置 - Google Patents

アドレス指定装置

Info

Publication number
JPH06175919A
JPH06175919A JP35094292A JP35094292A JPH06175919A JP H06175919 A JPH06175919 A JP H06175919A JP 35094292 A JP35094292 A JP 35094292A JP 35094292 A JP35094292 A JP 35094292A JP H06175919 A JPH06175919 A JP H06175919A
Authority
JP
Japan
Prior art keywords
address
data
memory
bit
initial configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35094292A
Other languages
English (en)
Inventor
Satoshi Kato
智 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP35094292A priority Critical patent/JPH06175919A/ja
Publication of JPH06175919A publication Critical patent/JPH06175919A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 本発明は、アドレス指定装置に関し、コンピ
ュータシステムにおけるイニシャルコンフィグレーショ
ンデータの変更を簡単にするアドレス指定装置を提供す
ることを目的とする。 【構成】 プロセッサ11からアドレスバス16を介し
て出力されるアドレスデータが、イニシャルコンフィグ
レーションデータが格納された特定アドレスの時は、デ
コーダ14からセレクタ15に切換信号が出力され、セ
レクタ15では、ディップスイッチ13からアドレスバ
ス18を介して入力されたアドレスデータが選択され、
ディップスイッチ13から入力された第11ビット目〜
第8ビット目のアドレス指定データが、アドレスバス1
9を介してメモリ12に転送され、ディップスイッチ1
3により設定されたビットデータに基づいて、メモリ1
2内の特定アドレスに格納されたイニシャルコンフィグ
レーションデータの先頭アドレスがアドレスバス19に
転送されることになる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アドレス指定装置に係
り、例えば、コンピュータシステム内に格納される起動
プログラム等のアドレス指定に好適なアドレス指定装置
に関する。
【0002】
【従来の技術】従来のコンピュータシステムでは、例え
ば、図2に示すように、各種演算処理を実行するプロセ
ッサ1と各種演算処理プログラムを格納するメモリ2と
の間が、データバス3及びアドレスバス4により接続さ
れており、プロセッサ1は、メモリ2から必要に応じて
各種演算処理プログラムを読み出して実行することによ
り、メモリ2にセットされる各種アプリケーションプロ
グラムの処理環境をユーザーに提供している。
【0003】このようなコンピュータシステムでは、シ
ステムの起動時に、プロセッサ1が、最初に読み出すイ
ニシャルコンフィグレーションデータは、メモリ2内の
固定されたアドレスに格納されている。これは、主にプ
ロセッサ1自身がイニシャルコンフィグレーションデー
タを格納すべきメモリ2のアドレスを固定する仕様とな
っていることに起因する。このイニシャルコンフィグレ
ーションデータを変更する必要が生じた場合には、メモ
リ2の格納アドレスからイニシャルコンフィグレーショ
ンデータを読み出し、その記述内容を書き換えて、再度
同一アドレスに書き込むという手順で行われる。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のコンピュータシステムにあっては、イニシャ
ルコンフィグレーションデータを変更する場合には、メ
モリ2の格納アドレスからイニシャルコンフィグレーシ
ョンデータを読み出し、その記述内容を書き換えて、再
度同一アドレスに書き込むという手順が必要であったた
め、イニシャルコンフィグレーションデータの変更に関
して著しく処理効率が低下するという問題点があった。
【0005】また、多くのプロセッサは、イニシャルコ
ンフィグレーションデータを変更することで、様々な使
用環境を構築することが可能な仕様になっているにもか
かわらず、イニシャルコンフィグレーションデータを変
更する手順が、上記のように複雑であったため、ユーザ
ーにとってイニシャルコンフィグレーションデータの変
更は困難になっており、プロセッサの持つ多様な仕様環
境を相殺するという問題点もあった。
【0006】本発明の課題は、コンピュータシステムに
おけるイニシャルコンフィグレーションデータの変更を
簡単にするアドレス指定装置を提供することである。
【0007】
【課題を解決するための手段】本発明の手段は次の通り
である。
【0008】所定数のビットデータを指定するビット指
定手段と、前記ビット指定手段により指定されるビット
データを所定のメモリに対応するアドレス指定に変換す
るデータ変換手段と、前記データ変換手段により変換さ
れたアドレス指定が、前記メモリの特定データが格納さ
れた特定アドレスか否かを判別する判別手段と、前記判
別手段により特定アドレスが指定されたと判別された
時、前記データ変換手段により変換されたアドレス指定
により該特定アドレスにアクセスするアクセス手段と、
を具備したことを特徴としている。
【0009】また、この場合、請求項2に記載する発明
のように、前記特定アドレスには、システムが起動する
際に必要な起動プログラムを格納するようにしても良い
し、請求項3に記載する発明のように、前記ビット指定
手段は、前記起動データが格納される特定アドレス領域
を指定するビットデータを指定し、該ビットデータの指
定を変更することにより該起動プログラムを変更するよ
うにしても良い。
【0010】
【作用】本発明の手段の作用は次の通りである。
【0011】請求項1記載の発明によれば、ビット指定
手段により指定されるビットデータが、データ変換手段
により所定のメモリに対応するアドレス指定に変換され
ると、判別手段により該アドレス指定が前記メモリの特
定データが格納された特定アドレスか否かが判別され、
特定アドレスが指定されたと判別された時、アクセス手
段により前記データ変換手段により変換されたアドレス
指定により該特定アドレスにアクセスされる。
【0012】また、この場合、請求項2記載の発明で
は、前記特定アドレスには、システムが起動する際に必
要な起動プログラムが格納され、請求項3記載の発明で
は、前記ビット指定手段により、前記起動データが格納
される特定アドレス領域を指定するビットデータが指定
され、該ビットデータの指定を変更することにより該起
動プログラムが変更される。
【0013】したがって、従来のイニシャルコンフィグ
レーションデータの記述を書き換える等の複雑な手順を
不要にして、ディップスイッチ等によりビットデータの
指定を変更するだけでメモリ内の特定アドレス領域に格
納された複数の起動プログラムを変更することができ
る。その結果、システム環境を設定する自由度を向上さ
せ、プロセッサの持つ能力を最大限に引出すことが容易
になり、起動環境を設定する手間を削減することがで
き、コストパフォーマンスの優れたコンピュータシステ
ムを提供することができる。
【0014】
【実施例】以下、図1を参照して実施例を説明する。
【0015】図1は、本発明のアドレス指定装置の一実
施例を示す図である。
【0016】まず、構成を説明する。図1は、アドレス
指定10のブロック構成図である。この図において、ア
ドレス指定装置10は、プロセッサ11、メモリ12、
ディップスイッチ13、デコーダ14及びセレクタ15
により構成され、各部はアドレスバス16を介して接続
されるとともに、CPU11とメモリ12は、アドレス
バス16とデータバス17を介して接続されている。
【0017】プロセッサ11は、CPU(Central Proc
essing Unit)等から構成され、図外のキー入力部等から
入力指示される処理内容に応じてメモリ12に格納され
ている各種演算処理プログラムが格納された指定アドレ
スをアドレスバス16に出力し、この指定アドレスによ
りメモリ12にアクセスし、データバス17を介して、
その指定アドレスから各種演算処理プログラムを読み出
して実行し、各種データの読み書きを実行する。また、
プロセッサ11は、システムの起動に際してディップス
イッチ13により指定されるビットデータによりセレク
タ15を介してアクセスされるメモリ12の特定アドレ
スからイニシャルコンフィグレーションデータ(起動プ
ログラム)を読み出して各種システム環境の設定を実行
する。
【0018】メモリ12は、ROM(Read Only Memor
y)等から構成され、図1に示すように、複数のイニシャ
ルコンフィグレーションデータを格納するようにメモリ
領域が設定されており、本実施例では、例えば、イニシ
ャルコンフィグレーションデータとしてアドレス$1D
000400〜$1D0004FFまでの100バイト
のデータをシステム起動時にメモリ12内の特定アドレ
スから読み出すようにメモリ領域が分割設定されてい
る。
【0019】具体的には、図1に示すように、16個分
のイニシャルコンフィグレーションデータを格納するよ
うにメモリ領域が分割されており、各メモリ領域の先頭
アドレスを、16進数の値(1D000000、1D0
00100、1D000200〜1D001000)で
示している。
【0020】ディップスイッチ13は、所定ビット数の
データを指定するように、そのビット数分のディップス
イッチにより構成され、本実施例では、アドレスバス1
6により指定されるアドレスビット数(第31ビット目
〜第0ビット目)のうち4ビット分(第11ビット目〜
第8ビット目)を指定するように構成されており、その
4ビット分のビットデータをアドレスバス18を介して
セレクタ15に出力する。
【0021】デコーダ14は、アドレスバス16にプロ
セッサ11から出力されるアドレスデータが、メモリ1
2内に設定されたイニシャルコンフィグレーションデー
タを格納するメモリ領域の先頭アドレスか否かを判別
し、その判別結果に応じて制御線20を介してセレクタ
15に切換信号を送出し、セレクタ15にアドレスバス
16bを介してプロセッサ11から入力されるアドレス
データとアドレスバス18を介してディップスイッチ1
3から入力されるアドレスデータのうちの一方を選択さ
せて、その選択後のアドレスデータをアドレスバス19
を介してメモリ12に出力させる。
【0022】セレクタ15は、デコーダ14から制御線
20を介して入力される切換信号により、アドレスバス
16bを介してプロセッサ11から入力されるアドレス
データとアドレスバス18を介してディップスイッチ1
3から入力されるアドレスデータのうちの一方を選択し
て、その選択後のアドレスデータをアドレスバス19を
介してメモリ12に出力する。
【0023】なお、図1において、アドレスバス16か
ら分岐するアドレスバス16aは、第31ビット目〜第
12ビット目のアドレスデータを転送し、アドレスバス
16bは、第11ビット目〜第8ビット目のアドレスデ
ータを転送するように構成されている。
【0024】次に、本実施例の動作を説明する。
【0025】まず、プロセッサ11からメモリ12にア
クセスするアドレスデータがアドレスバス16に出力さ
れると、デコーダ14では、このアドレスデータが、上
記イニシャルコンフィグレーションデータが格納された
特定アドレス($1D000400〜$1D0004F
F)か否かが判別される。特定アドレスでないと判別さ
れた場合は、デコーダ14からセレクタ15には、切換
信号が出力されず、セレクタ15では、プロセッサ11
からアドレスバス16bを介してセレクタ15に入力さ
れた第8ビット目〜第11ビット目のアドレス指定デー
タが、アドレスバス19を介してメモリ12に転送され
る。
【0026】また、プロセッサ11からアドレスバス1
6を介して出力されるアドレスデータが、イニシャルコ
ンフィグレーションデータが格納された特定アドレス
($1D000400〜$1D0004FF)の時は、
デコーダ14からセレクタ15に切換信号が出力され、
セレクタ15では、ディップスイッチ13からアドレス
バス18を介して入力されたアドレスデータが選択さ
れ、ディップスイッチ13から入力された第11ビット
目〜第8ビット目のアドレス指定データが、アドレスバ
ス19を介してメモリ12に転送される。すなわち、デ
ィップスイッチ13により設定されたビットデータに基
づいて、メモリ12内の特定アドレスに格納されたイニ
シャルコンフィグレーションデータの先頭アドレスがア
ドレスバス19に転送されることになる。
【0027】本実施例では、アドレス第8ビット目〜第
11ビット目は、1“D000?00”という16進数
のアドレス指定値の“?”に当る部分であり、例えば、
ディップスイッチ13によって指定されたビットデータ
の値が、“5”の場合は、$1D000400〜$1D
0004FFというアドレスが、$1D000500〜
$1D0005FFというアドレスに置き換えられ、こ
のアドレス領域のイニシャルコンフィグレーションデー
タが、プロセッサ11によって読み出されて、システム
環境設定が実行される。
【0028】したがって、ディップスイッチ13により
ビットデータの指定を変更するだけでメモリ12に格納
されたイニシャルコンフィグレーションデータを変更す
ることができ、従来のようにイニシャルコンフィグレー
ションデータをメモリ12から読み出して記述内容を書
き換えるという煩雑な作業をすることなく簡単にシステ
ム環境を変更することができる。
【0029】その結果、システム環境を設定する自由度
を向上させ、プロセッサの持つ能力を最大限に引出すこ
とが容易になり、起動環境を設定する手間を削減するこ
とができ、コストパフォーマンスの優れたコンピュータ
システムを提供することができる。
【0030】
【発明の効果】本発明によれば、従来のイニシャルコン
フィグレーションデータの記述を書き換える等の複雑な
手順を不要にして、ディップスイッチ等によりビットデ
ータの指定を変更するだけでメモリ内の特定アドレス領
域に格納された複数の起動プログラムを変更することが
できる。その結果、システム環境を設定する自由度を向
上させ、プロセッサの持つ能力を最大限に引出すことが
容易になり、起動環境を設定する手間を削減することが
でき、コストパフォーマンスの優れたコンピュータシス
テムを提供することができる。
【図面の簡単な説明】
【図1】本発明のアドレス指定装置のブロック構成図。
【図2】従来のコンピュータシステムのブロック構成
図。
【符号の説明】
10 アドレス指定装置 11 プロセッサ 12 メモリ 13 ディップスイッチ 14 デコーダ 15 セレクタ 16、18、19 アドレスバス 17 データバス 20 制御線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 所定数のビットデータを指定するビット
    指定手段と、 前記ビット指定手段により指定されるビットデータを所
    定のメモリに対応するアドレス指定に変換するデータ変
    換手段と、 前記データ変換手段により変換されたアドレス指定が、
    前記メモリの特定データが格納された特定アドレスか否
    かを判別する判別手段と、 前記判別手段により特定アドレスが指定されたと判別さ
    れた時、前記データ変換手段により変換されたアドレス
    指定により該特定アドレスにアクセスするアクセス手段
    と、 を具備したことを特徴とするアドレス指定装置。
  2. 【請求項2】 前記メモリの特定アドレスには、システ
    ムが起動する際に必要な起動プログラムを格納すること
    を特徴とする請求項1記載のアドレス指定装置。
  3. 【請求項3】 前記ビット指定手段は、前記起動プログ
    ラムが格納される特定アドレス領域を指定するビットデ
    ータを指定し、該ビットデータの指定を変更することに
    より該起動プログラムを変更することを特徴とする請求
    項1あるいは2記載のアドレス指定装置。
JP35094292A 1992-12-04 1992-12-04 アドレス指定装置 Pending JPH06175919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35094292A JPH06175919A (ja) 1992-12-04 1992-12-04 アドレス指定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35094292A JPH06175919A (ja) 1992-12-04 1992-12-04 アドレス指定装置

Publications (1)

Publication Number Publication Date
JPH06175919A true JPH06175919A (ja) 1994-06-24

Family

ID=18413964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35094292A Pending JPH06175919A (ja) 1992-12-04 1992-12-04 アドレス指定装置

Country Status (1)

Country Link
JP (1) JPH06175919A (ja)

Similar Documents

Publication Publication Date Title
JP2590267B2 (ja) 仮想計算機における表示制御方式
JPH0326414B2 (ja)
JPH03168828A (ja) 情報処理装置
US5127096A (en) Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes
JPH10171665A (ja) ジャンプコード・ジェネレータ、割り込みプログラム選択装置、割り込みプログラム選択方式、及び計算機
WO1986006521A1 (en) Address expanding system
JPH06175919A (ja) アドレス指定装置
JP2826309B2 (ja) 情報処理装置
JP2522063B2 (ja) シングルチップマイクロコンピュ―タ
KR920003845B1 (ko) 개인용 컴퓨터의 사용자를 위한 rom의 영역 확장 시스템
JP2533245Y2 (ja) データ処理装置
JPS6112579B2 (ja)
JPH06231072A (ja) マイクロコンピュータ
JPS60225253A (ja) 情報処理装置
JP2847729B2 (ja) 情報処理装置
KR930009061B1 (ko) 메모리 억세스 장치
JPH08249022A (ja) マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ
JPS60214040A (ja) デ−タ処理装置
JPH02100154A (ja) 仮想記憶のアドレス変換装置
JPH07152630A (ja) ディジタルシグナルプロセッサ
JPS63223934A (ja) マイクロプロセツサの記憶装置
JPH05151157A (ja) マイクロコンピユータ
JPS60214039A (ja) デ−タ処理装置
JPH03211641A (ja) メモリ装置のアドレス指定方法
JPH11232099A (ja) マイクロプロセッサ