DE10255541B4

DE10255541B4 - Speicheranordnung für eine Mikrorechnerschaltung

Info

Publication number: DE10255541B4
Application number: DE10255541.9A
Authority: DE
Inventors: Dipl.-Ing. Grießl Steffen
Original assignee: ABB AG Germany
Current assignee: ABB AG Germany
Priority date: 2002-11-28
Filing date: 2002-11-28
Publication date: 2015-05-21
Anticipated expiration: 2022-11-29
Also published as: DE10255541A1

Abstract

Speicheranordnung für eine Mikrorechnerschaltung mit einem und für einen Mikrocontroller, der eine explizite, hardwaremäßig integrierte Trennung zwischen einem Datenspeicherbereich und dem Programmspeicherbereich aufweist, wobei der Datenspeicherbereich und der Programmspeicherbereich identische Adreßbereiche überstreichen und ausschließlich über eigene Steuersignale differenziert ansprechbar sind, und der neben Datenanschlüssen, Adreßanschlüssen und Steuersignalanschlüssen mit Ein-/Ausgabeanschlüssen ausgestattet ist, dadurch gekennzeichnet, – dass eine erste, eine zweite, eine dritte und eine vierte Speichereinrichtung (12, 13, 14, 15) vorgesehen sind, – dass die erste und die zweite Speichereinrichtung (12, 13) als elektrisch programmierbarer Festwertspeicher ausgebildet sind und ausführbare Instruktionen aufweisen, – dass die dritte Speichereinrichtung (14) aus einem statischen Schreib-Lese-Speicher (141) und einem nichtflüchtigen Schreib-Lese-Speicher (142) aufgebaut ist, wobei der nichtflüchtige Schreib-Lese-Speicher (142) zumindest teilweise ausführbare Instruktionen aufweist, – dass die vierte Speichereinrichtung (15) als statischer Schreib-Lese-Speicher ausgebildet ist, – dass die Mikrorechnerschaltung (1) eine Kommunikationsschnittstelle (1120) zum Datenaustausch mit einer zentralen Einrichtung (2) über ein Netzwerk (20) aufweist, über das Datenpakete zur Umprogrammierung einer der elektrisch programmierbaren Festwertspeicher (12, 13) erhalten werden, – dass ein Registersatz (105) mit einer Mehrzahl von Registerzellen vorgesehen ist, die betriebsartabhängig einstellbar sind, – dass eine Verknüpfungslogik (106) vorgesehen ist, mit der in Abhängigkeit von den Einstellungen des Registersatzes (105) und Steuersignalen (1190) des Mikrocontrollers (11) Speichersteuersignale (1201, 1301, 1401, 1501) erzeugt werden und – dass in Abhängigkeit von den Einstellungen des Registersatzes (105) dem Programmspeicherbereich und dem Datenspeicherbereich jeweils eine der Speichereinrichtungen (12, 13, 14, 15) zugeordnet ist, wobei jeder zugeordneten Speichereinrichtung (12, 13, 14, 15) speichertypabhängige Speichersteuersignale (1201, 1301, 1401, 1501) zugeführt werden. zugeordneten Speichereinrichtung (12, 13, 14, 15) speichertypabhängige Speichersteuersignale (1201, 1301, 1401, 1501) zuführbar sind.

Description

Die Erfindung betrifft eine Speicheranordnung für eine Mikrorechnerschaltung, wobei der die Mikrorechnerschaltung bestimmende Mikrocontroller eine sogenannte Harvard-Architektur aufweist, bei der eine explizite, hardwaremäßig integrierte Trennung zwischen einem Schreib-Lese-Speicher, im folgenden als RAM bezeichnet, und dem Programmspeicher vorgegeben ist und bei dem Datenspeicher und Programmspeicher identische Adressbereiche überstreichen und ausschließlich über eigene Steuersignale differenziert ansprechbar sind.
Derartige Mikrocontroller sind beispielsweise als INTEL 8051 beziehungsweise INTEL 8032 bekannt und werden üblicherweise zu Steuerungszwecken verwendet. Einzelheiten zur Harvard-Architektur sind in dem Buch „Mikrocontroller-Praxis”, 3. verbesserte Auflage 1998, Friedr. Vieweg & Sohn Verlagsgesellschaft mbH, Braunschweig/Wiesbaden, insbesondere ab Seite 53 beschrieben.
Bei einem derartigen Mikrocontroller existiert jede Adresse im Adreßraum zweimal, einmal im Datenspeicherbereich und ein zweites mal im Programmspeicherbereich. Dabei ist die Funktion des Mikrocontroller bezüglich des Speicherzugriffs ausschließlich darauf beschränkt, Code aus Speicherzellen des im Programmspeicherbereich vorhandenen Speichers auszuführen. Eine Ausführung von im Datenspeicherbereich abgelegtem Code ist ausgeschlossen. Eine weitere Einschränkung dieser Mikrocontroller besteht darin, daß ausschließlich für den Datenspeicherbereich Schreibsignale generiert werden. Infolge dessen ist ein Beschreiben von Speicherzellen im Programmspeicherbereich ausgeschlossen.
Zur Aktualisierung der Systemsoftware in Einrichtungen, deren Steuerung mit derartigen Mikrocontrollern aufgebaut ist, ist es trivial, das in der Einrichtung befindliche EPROM physisch gegen einen die aktuelle Systemsoftware beinhaltenden EPROM auszutauschen. Dazu ist die Einrichtung erforderlichenfalls soweit zu zerlegen, daß das EPROM zugänglich ist. Insbesondere in komplexen Anlagen mit einer Vielzahl derartiger Einrichtungen ist die Aktualisierung der Systemsoftware sehr aufwendig und zeitintensiv. Darüber hinaus ist dafür zumindest ein Teil der Anlage spannungsfrei zu schalten, wobei ein durch die Anlage zu steuernder Prozeß zumindest teilweise zu unterbrechen ist.
Aus der DE 195 25 100 ist ein Verfahren zur On-Board-Programmierung eines elektrisch programmierbaren Festwertspeichers bekannt, bei dem in einem ersten Schritt in einer ersten Betriebsart ”Normalbetrieb” ladbare Codesequenzen aus einer beliebigen Quelle in den Datenspeicher geschrieben werden, in einem zweiten Schritt bei der Ausführung von Instruktionen aus dem Programmspeicher in eine zweite Betriebsart ”Programmiermodus” gewechselt wird, in der temporär die Steuersignale für den Datenspeicher und für den Programmspeicher unter Anpassung an den Speichertyp vertauscht werden, wodurch der elektrisch programmierbare Festwertspeicher zum Datenspeicher und der Schreib-Lese-Speicher zum Programmspeicher wird, in einem dritten Schritt der elektrisch programmierbare Festwertspeicher zumindest selektiv gelöscht wird, in einem vierten Schritt die ladbaren Codesequenzen aus dem Schreib-Lese-Speicher in den gelöschten Bereich des elektrisch programmierbaren Festwertspeichers kopiert werden und in einem fünften Schritt aus der zweiten in die erste Betriebsart zurückgewechselt wird, indem die Steuersignale für den Datenspeicher und für den Programmspeicher rückvertauscht werden.
Dieses Verfahren hat jedoch den Nachteil, daß bei auftretenden Störungen, wie einem Ausfall der Versorgungsspannung nach dem zumindest selektiven Löschen des elektrisch programmierbaren Festwertspeichers, kein oder ein ungültiges Betriebssystem zur Verfügung steht, so daß die weiteren Schritte zur Neuprogrammierung des elektrisch programmierbaren Festwertspeichers nicht mehr zur Ausführung kommen können. In diesen Fällen ist die Mikrorechnerschaltung nicht mehr funktionsfähig. Folglich ist die Einrichtung mit dem Mikrocontroller auszubauen, zu zerlegen und das in der Einrichtung befindliche EPROM physisch gegen einen die aktuelle Systemsoftware beinhaltenden EPROM auszutauschen.
Aus der DE4443326A1 ist eine Speicheranordnung einer Speichervorrichtung mit einem Mikroprozessor bekannt, bei dem ein erster linearer adressierbarer Speicher für Programmcode und Systemdaten durch einen zweiten Speicher ergänzt wird, wobei der zweite Speicher durch zusätzliche Adressleitungen angesteuert wird. Die Adressen oder zusätzlichen Adressleitungen werden mit einer Logikschaltung aus Statusbit des Mikroprozessors gebildet.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Speicheranordnung für eine Mikrorechnerschaltung mit einem Mikrocontroller in Harvard-Architektur anzugeben, die es unter Einfluss von Störungen gestattet, ein EPROM im Programmspeicherbereich in einer Mikrorechnerschaltung im fest eingebauten Zustand umzuprogrammieren.
Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des Patentanspruches 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Patentansprüchen 2 bis 6 genannt.
Die Erfindung geht von einer Mikrorechnerschaltung mit einem Mikrocontroller aus, der eine explizite, hardwaremäßig integrierte Trennung zwischen einem Datenspeicher und dem Programmspeicher aufweist und bei dem Datenspeicher und Programmspeicher identische Adressbereiche überstreichen und ausschließlich über eigene Steuersignale differenziert ansprechbar sind (Harvard-Architektur).
Der Mikrocontroller ist mindestens mit Datenanschlüssen, Adreßanschlüssen und Steuersignalanschlüssen mit Ein-/Ausgabeanschlüssen ausgestattet.
Erfindungsgemäß sind eine erste, eine zweite, eine dritte und eine vierte Speichereinrichtung vorgesehen. Die erste und die zweite Speichereinrichtung sind als elektrisch programmierbarer Festwertspeicher ausgebildet und weisen ausführbare Instruktionen auf. Die dritte Speichereinrichtung ist aus einem statischen Schreib-Lese-Speicher und einem nichtflüchtigen Schreib-Lese-Speicher aufgebaut, wobei der nichtflüchtige Schreib-Lese-Speicher zumindest teilweise ausführbare Instruktionen aufweist. Die vierte Speichereinrichtung ist als statischer Schreib-Lese-Speicher ausgebildet. Alle Speichereinrichtungen sind fest in der Mikrorechnerschaltung eingebaut.
Die Mikrorechnerschaltung ist mit einer Kommunikationsschnittstelle zum Datenaustausch mit einer zentralen Einrichtung über ein Netzwerk ausgestattet. Über dieses Netzwerk sind darüber hinaus Datenpakete übertragbar und für die Mikrorechnerschaltung empfangbar, die Gegenstand der Umprogrammierung eines der elektrisch programmierbaren Festwertspeichers sind.
Darüber hinaus ist ein Registersatz mit einer Mehrzahl von Registerzellen vorgesehen, die in Abhängigkeit von der Betriebsart und dem Betriebszustand der Mikrorechnerschaltung einstellbar sind. Die Mikrorechnerschaltung ist in verschiedenen Betriebsarten betreibbar. In jeder Betriebsart sind der Mikrorechnerschaltung verschiedene Betriebszustände zuweisbar. In Rahmen der vorliegenden Beschreibung beziehen sich die Begriffe Betriebsart und Betriebszustand ausschließlich auf die selektive Zuweisung von physischen Speichereinrichtungen zu dem Programmspeicherbereich und dem Datenspeicherbereich des Mikrocontrollers. Jede inhaltliche Veränderung an dem Registersatz führt zu einem Betriebszustandswechsel. Soweit die Betriebszustände vor und nach dem Betriebszustandswechsel verschiedenen Betriebsarten zugehörig sind, geht mit dem Betriebszustandswechsel auch ein Wechsel der Betriebsart einher.
Die Mikrorechnerschaltung ist weiterhin mit einer Verknüpfungslogik ausgestattet, mit der in Abhängigkeit von den Einstellungen des Registersatzes und Steuersignalen des Mikrocontrollers Speichersteuersignale erzeugbar sind. In Abhängigkeit von den Einstellungen des Registersatzes ist dem Programmspeicherbereich und dem Datenspeicherbereich jeweils eine der Speichereinrichtungen zugeordnet, wobei jeder zugeordneten Speichereinrichtung speichertypabhängige Speichersteuersignale zuführbar sind.
Die erste und die zweite Speichereinrichtung sind jeweils zur Aufnahme voneinander unabhängiger Versionen des Betriebssystems für den Mikrocontroller vorgesehen. Der nichtflüchtige Schreib-Lese-Speicher der dritten Speichereinrichtung weist unabhängig von den Speichereinrichtungen des Betriebssystems mindestens Programmroutinen zur Grundinitialisierung des Mikrocontrollers, das sogenannte Bootprogramm, und ein Dienstprogramm zum Kopieren von Speicherinhalten auf. Die vierte Speichereinrichtung ist ein Pufferspeicher zum Sammeln und temporären Zwischenspeichern von Datenpaketen.
Die Beschreibung der Funktionsweise geht von einer Mikrorechnerschaltung aus, bei der mindestens die erste Speichereinrichtung ein gültiges Betriebssystem und der nichtflüchtige Schreib-Lese-Speicher Programmroutinen zur Grundinitialisierung des Mikrocontrollers und ein Dienstprogramm zum Kopieren von Speicherinhalten aufweist.
Über das Netzwerk werden von der zentralen Einrichtung Datenpakete empfangen und in der vierten Speichereinrichtung zwischengespeichert.
Zur Umprogrammierung der zweiten Speichereinrichtung wird nach dem vollständigen Empfang aller Datenpakete der nichtflüchtige Schreib-Lese-Speicher dem Programmspeicherbereich und dem Datenspeicherbereich periodisch wechselweise die zweite und die vierte Speichereinrichtung zugeordnet. Dabei wird der Inhalt der vierten Speichereinrichtung in die zweite Speichereinrichtung unter Löschung des bisherigen Inhalts der zweiten Speichereinrichtung kopiert und der elektrisch programmierbare Festwertspeicher der zweiten Speichereinrichtung umprogrammiert.
Vorteilhafterweise ist der Inhalt der vierten Speichereinrichtung in einem Zug in die zweite Speichereinrichtung kopierbar, wodurch die Störanfälligkeit der Mikrorechnerschaltung 1 reduziert und die Verfügbarkeit erhöht wird.
Nach Abschluss der Umprogrammierung ist dem Programmspeicherbereich die zweite Speichereinrichtung zuweisbar. Damit verfügt der Mikrocontroller über ein neues Betriebssystem, das nach einem Neustart der Mikrorechnerschaltung ausgeführt wird.
Während des Empfangs und der Umprogrammierung bleibt der Inhalt der ersten Speichereinrichtung, nämlich das aktuell gültige Betriebssystem, unangetastet erhalten. Vorteilhafterweise wird dadurch erreicht, dass die Mikrorechnerschaltung trotz Auftreten von beliebigen Störungen während des Empfangs und der Umprogrammierung stets über ein gültiges Betriebssystem verfügt und nach Beseitigung oder Wegfall der Störung zur Wiederaufnahme des bestimmungsgemäßen Betriebes gerüstet ist.
Ein weiterer Vorteil der erfindungsgemäßen Speicheranordnung besteht darin, dass der Empfang der Datenpakete parallel zum bestimmungsgemäßen Datenaustausch zwischen der Mikrorechnerschaltung und der zentralen Einrichtung erfolgt, so dass Unterbrechungen des bestimmungsgemäßen Datenaustauschs vermieden werden.
Einzelheiten der Erfindung werden nachstehend anhand eines Ausführungsbeispiels näher erläutert. Die dazu erforderlichen Zeichnungen zeigen
1 eine Prinzipdarstellung einer Mikrorechnerschaltung
2 eine Darstellung der Zuordnung von Speichereinrichtungen
In 1 ist eine Mikrorechnerschaltung 1 mit einer Speicheranordnung mit einem Mikrocontroller 11 von Typ INTEL 8032 prinzipiell dargestellt. Dabei sind ausschließlich jene Ausstattungsmerkmale des Mikrocontrollers 11 berücksichtigt, die in Bezug auf die vorliegende Erfindung von Bedeutung sind.
Der INTEL 8032 gehört zur Familie der 8-bit-Controller, das heißt, es werden acht parallele, bidirektionale Datenleitungen, im folgenden als Datenbus 107 bezeichnet, unterstützt. Darüber hinaus ist der Mikrocontroller 11 zum Anschluss an einen 16 bit breiten, unidirektionalen Adressbus 108 vorbereitet, der im Zeitmultiplex bedient wird. Dazu weist der Mikrocontroller 11 einen mit dem Bezugszeichen 1100 bezeichneten Port 0 und einen mit dem Bezugszeichen 1102 bezeichneten Port 2, die jeweils acht Portleitungen umfassen. Beim Anschluss externer Speichereinrichtungen dient der Port 0 sowohl als Anschluss für den Datenbus 107 als auch zur Ausgabe des niederwertigen Adressbyte, das mit Abgabe eines Adressengültigsignals 1191 im Adresslatch 101 aufgefangen wird.
Die Mikrorechnerschaltung 1 weist eine erste, eine zweite, eine dritte und eine vierte Speichereinrichtung 12, 13, 14 und 15 auf, die an den Datenbus 107, den Adressbus 108 und Steuersignalleitungen angeschlossen und fest mit der Mikrorechnerschaltung 1 verbunden sind. Die erste und die zweite Speichereinrichtung 12 und 13 sind als elektrisch programmierbarer Festwertspeicher ausgebildet und weisen ausführbare Instruktionen auf. Die ausführbaren Instruktionen in der ersten und zweiten Speichereinrichtung 12 und 13 umfassen jeweils Routinen des Betriebssystems für den Mikrocontroller 11. Dabei ist vorgesehen, dass die erste Speichereinrichtung 12 eine erste Version des Betriebssystems und die zweite Speichereinrichtung 13 eine zweite Version des Betriebssystems aufweist. Während des bestimmungsgemäßen Gebrauchs der Mikrorechnerschaltung 1 ist stets eine Version des Betriebssystems aktiv und die andere passiv. Diese Unterscheidung wird im weiteren durch den Betriebszustand definiert. Dabei entspricht der Betriebszustand a jeweils einem aktiven Betriebssystem der ersten Speichereinrichtung 12 und der Betriebszustand b jeweils einem aktiven Betriebssystem der zweiten Speichereinrichtung 13.
Die dritte Speichereinrichtung 14 ist aus einem statischen Schreib-Lese-Speicher 141 und einem nichtflüchtigen Schreib-Lese-Speicher 142 aufgebaut, wobei der nichtflüchtige Schreib-Lese-Speicher 142 zumindest teilweise ausführbare Instruktionen aufweist. Die ausführbaren Instruktionen im nichtflüchtigen Schreib-Lese-Speicher 142 umfassen mindestens Programmroutinen zur Grundinitialisierung des Mikrocontrollers 11, das sogenannte Bootprogramm, und ein Dienstprogramm zum Kopieren von Speicherinhalten. Das Dienstprogramm zum Kopieren von Speicherinhalten berücksichtigt die typgebundenen Besonderheiten beim Beschreiben der verschiedenen Speichertypen der ersten und zweiten Speichereinrichtung 12 und 13 sowie des nichtflüchtigen Schreib-Lese-Speichers 142. In vorteilhafter Ausgestaltung sind darüber hinaus Programmroutinen zum Testen der in der Mikrorechnerschaltung 1 fest eingebauten Speichereinrichtungen 12, 13, 14 und 15 vorgesehen.
Die vierte Speichereinrichtung 15 ist als statischer Schreib-Lese-Speicher ausgebildet und dient als Zwischenspeicher für empfangene Datenpakete. Die erste, die zweite und die vierte Speichereinrichtung 12, 13 und 15 weisen jeweils ein identisches Speichervolumen von 64 KByte auf.
Dazu ist die Mikrorechnerschaltung 1 mit einer Kommunikationsschnittstelle 1120 zum Datenaustausch mit einer zentralen Einrichtung 2 über ein Netzwerk 20 ausgestattet. Über dieses Netzwerk 20 sind darüber hinaus Datenpakete übertragbar und für die Mikrorechnerschaltung 1 empfangbar, die Gegenstand der Umprogrammierung eines der elektrisch programmierbaren Festwertspeichers sind.
Darüber hinaus ist ein Registersatz 105 mit einer Mehrzahl von Registerzellen vorgesehen, die in Abhängigkeit von der Betriebsart und dem Betriebszustand der Mikrorechnerschaltung 1 einstellbar sind. Die Mikrorechnerschaltung 1 ist in verschiedenen Betriebsarten betreibbar. In jeder Betriebsart sind der Mikrorechnerschaltung 1 verschiedene Betriebszustände zuweisbar. In Rahmen der vorliegenden Beschreibung beziehen sich die Begriffe Betriebsart und Betriebszustand ausschließlich auf die selektive Zuweisung von physischem Speicher zu dem Programmspeicherbereich und dem Datenspeicherbereich des Mikrocontrollers 11.
Jede inhaltliche Veränderung an dem Registersatz 105 führt zu einem Betriebszustandswechsel. Soweit die Betriebszustände vor und nach der Veränderung an dem Registersatz verschiedenen Betriebsarten zugehörig sind, geht mit dem Betriebszustandswechsel auch ein Wechsel der Betriebsart einher.
Der Registersatz 105 ist ebenfalls an den Adressbus 108 und Datenbus 107 angeschlossen und wird vom Mikrocontroller 11 gesetzt. Nach einem Neustart der Mikrorechnerschaltung 1 nimmt der Registersatz 105 einen definierten Grundzustand ein in der Betriebsart A ein.
Die Mikrorechnerschaltung 1 weist eine Verknüpfungslogik 106 auf, an deren Eingänge der Steuersignalbus 109 und der Registersatz 105 angeschlossen sind. Die Verknüpfungslogik 106 weist Ausgänge auf, die an die Speichereinrichtungen 12, 13, 14 und 15 angeschlossen sind. In Abhängigkeit von den Steuersignalen 1190 und dem Betriebszustand, der im Registersatz 105 hinterlegt ist, werden mit Hilfe dieser Verknüpfungslogik 106 typgerechte Speichersteuersignale 1201, 1301, 1401 und 1501 zum Speicherzugriff auf die Speichereinrichtungen 12, 13, 14 und 15 erzeugt.
Dabei werden für die erste und die zweite Speichereinrichtung 12 und 13 Lesesignale und bausteinspezifische Programmiersignale bereitgestellt. Für die dritte Speichereinrichtung 14 werden für den statischen Schreib-Lese-Speicher 141 Schreibsignale und Lesesignale erzeugt und für den nichtflüchtigen Schreib-Lese-Speicher 142 darüber hinaus bausteinspezifische Programmiersignale. Für die vierte Speichereinrichtung 15 werden Schreibsignale und Lesesignale erzeugt.
Dazu ist in 2 die Zuordnung von Speichereinrichtungen 12, 13, 14 und 15 zum Programmspeicherbereich und zum Datenspeicherbereich des Mikrocontrollers 11 in Abhängigkeit von der Betriebsart und dem Betriebszustand schematisch dargestellt.
Die weitere Beschreibung geht von einer Mikrorechnerschaltung 1 aus, bei der mindestens die erste Speichereinrichtung 12 ein gültiges und aktives Betriebssystem und der nichtflüchtige Schreib-Lese-Speicher 142 Programmroutinen zur Grundinitialisierung des Mikrocontrollers 11 und ein Dienstprogramm zum Kopieren von Speicherinhalten aufweist.
Bei der Inbetriebsetzung der Mikrorechnerschaltung und damit initial rückgesetztem Registersatz 105 ist in einer ersten Betriebsart A der nichtflüchtige Schreib-Lese-Speicher 142 dem Programmspeicherbereich des Mikrocontrollers 11 zugeordnet. Der Mikrocontroller 11 arbeitet die im nichtflüchtige Schreib-Lese-Speicher 142 hinterlegten Programmsequenzen ab. Dazu werden mit der Verknüpfungslogik 106 typabhängige Steuersignale 1401 zum Lesendes nichtflüchtige Schreib-Lese-Speichers 142 erzeugt. Dabei wird der Mikrocontroller 11 zunächst grundinitialisiert und im weiteren durch Setzen einer Registerzelle im Registersatz 105 in eine zweite Betriebsart B versetzt.
In der zweiten Betriebsart B ist in einem ersten Betriebszustand a die erste Speichereinrichtung 12 dem Programmspeicherbereich und die dritte Speichereinrichtung 14 dem Datenspeicherbereich zugeordnet. Dabei werden mit dem Mikrocontroller 11 bestimmungsgemäß die Instruktionen des aktiven Betriebssystems aus dem elektrisch programmierbaren Festwertspeicher ausgeführt, wobei der statische Schreib-Lese-Speicher 141 als Arbeitsspeicher vorgesehen ist. Dazu werden mit der Verknüpfungslogik 106 typabhängige Steuersignale 1201 und 1401 zum Lesen des elektrisch programmierbaren Festwertspeichers 12 und zum Lesen und Schreiben des statischen Schreib-Lese-Speichers 141 erzeugt.
Zum Umprogrammieren des elektrisch programmierbaren Festwertspeichers wird der Mikrocontroller 11 zunächst durch Setzen einer Speicherzelle des Registersatzes 105 vorbereitend in eine dritte Betriebsart C versetzt. In dieser dritten Betriebsart C ist in einem ersten Betriebszustand a die erste Speichereinrichtung 12 dem Programmspeicherbereich und die vierte Speichereinrichtung 15 dem Datenspeicherbereich zugeordnet. Dazu werden mit der Verknüpfungslogik 106 typabhängige Steuersignale 1201 und 1501 zum Lesen des elektrisch programmierbaren Festwertspeichers 12 und zum Schreiben des statischen Schreib-Lese-Speichers 15 erzeugt.
In dieser dritten Betriebsart C werden von der zentralen Einrichtung 2 über das Netzwerk 20 gesendete Datenpakete über die Kommunikationsschnittstelle 1120 empfangen und im statischen Schreib-Lese-Speicher 15 abgelegt. Die Gesamtheit aller in der Betriebsart C empfangenen Datenpakete ist eine neue Version des Betriebssystems für den Mikrocontroller 11. Nach vollständigem Empfang aller Datenpakete wird der Mikrocontroller 11 durch Setzen einer Speicherzelle des Registersatzes 105 in eine vierte Betriebsart D versetzt.
In vorteilhafter Weise wird die zweite Betriebsart B und die dritte Betriebsart C periodisch wechselnd eingestellt, um den bestimmungsgemäßen Gebrauch der Mikrorechnerschaltung 1 in der zweiten Betriebsart B aufrecht zu erhalten. Das Laden des neuen Betriebssystemes über den Bus erfolgt somit parallel zum Normalbetrieb und nur der eigentliche, kurze Programmiervorgang in der Betriebsart D erfordert einen Unterbrechung des bestimmungsgemäßen Gebrauchs.
In dieser vierten Betriebsart D wird der Inhalt des statischen Schreib-Lese-Speicher 15 in den elektrisch programmierbaren Festwertspeicher kopiert und damit der Festwertspeicher umprogrammiert. In einem ersten Betriebszustand a ist dazu der nichtflüchtige Schreib-Lese-Speicher 142 dem Programmspeicherbereich des Mikrocontrollers 11 zugeordnet. Dazu werden mit der Verknüpfungslogik 106 typabhängige Steuersignale zum Lesen des nichtflüchtige Schreib-Lese-Speichers 142 erzeugt. Der Mikrocontroller 11 arbeitet die im nichtflüchtige Schreib-Lese-Speicher 142 hinterlegten Programmsequenzen des Dienstprogramms zum Kopieren von Speicherinhalten ab. Darüber hinaus sind in dem ersten Betriebszustand a dem Datenspeicherbereich periodisch wechselweise der statische Schreib-Lese-Speicher 15 und der elektrisch programmierbare Festwertspeicher 13 zugeordnet. Dazu werden mit der Verknüpfungslogik 106 typabhängige Steuersignale 1501 und 1301 zum Lesen des statischen Schreib-Lese-Speichers 15 und zum programmierenden Schreiben des elektrisch programmierbaren Festwertspeichers 13 erzeugt.
Während in dem ersten Betriebszustand a die im elektrisch programmierbaren Festwertspeicher der ersten Speicheranordnung 12 abgelegte Version des Betriebssystems gültig und aktiv ist, wird die neue Version des Betriebssystems in den elektrisch programmierbaren Festwertspeicher der zweiten Speicheranordnung 13 geschrieben. Die aktive Version des Betriebssystems bleibt somit unangetastet erhalten. Für den Fall einer Störung während des Empfangs und der Umprogrammierung verfügt die Mikrorechnerschaltung 1 dennoch stets über ein gültiges Betriebssystem und ist nach Beseitigung oder Wegfall der Störung zur Wiederaufnahme des bestimmungsgemäßen Betriebes gerüstet.
Nach vollständiger und erfolgreicher Umprogrammierung des elektrisch programmierbaren Festwertspeichers 13 wird durch Setzen einer Registerzelle im Registersatz 105 für die Betriebsarten B, C und D der Betriebszustand b eingestellt. Durch Neustart der Mikrorechnerschaltung 1 wird der Registersatz 105 in seinen definierten Grundzustand zurückgesetzt und der Mikrocontroller 11 damit in die Betriebsart A versetzt.
Wie bereits oben beschrieben wird der Mikrocontroller 11 in der Betriebsart A grundinitialisiert und im weiteren durch Setzen einer Registerzelle im Registersatz 105 in die zweite Betriebsart B nunmehr jedoch in den zweiten Betriebszustand b versetzt. In der zweiten Betriebsart B ist in dem zweiten Betriebszustand b die zweite Speichereinrichtung 13 dem Programmspeicherbereich und die dritte Speichereinrichtung 14 dem Datenspeicherbereich zugeordnet. Dabei werden mit dem Mikrocontroller 11 bestimmungsgemäß die Instruktionen des aktiven Betriebssystems aus dem elektrisch programmierbaren Festwertspeicher 13 ausgeführt, wobei der statische Schreib-Lese-Speicher 141 als Arbeitsspeicher vorgesehen ist. Dazu werden mit der Verknüpfungslogik 106 typabhängige Steuersignale 1301 und 1401 zum Lesen des elektrisch programmierbaren Festwertspeichers 13 und zum Lesen und Schreiben des statischen Schreib-Lese-Speichers 141 erzeugt.
Für ein weiteres Umprogrammieren des elektrisch programmierbaren Festwertspeichers wird der Mikrocontroller 11 zunächst durch Setzen einer Speicherzelle des Registersatzes 105 vorbereitend in eine dritte Betriebsart C versetzt. Im zweiten Betriebszustand b der dritten Betriebsart C ist die zweite Speichereinrichtung 13 dem Programmspeicherbereich und die vierte Speichereinrichtung 15 dem Datenspeicherbereich zugeordnet. Dazu werden mit der Verknüpfungslogik 106 typabhängige Steuersignale 1301 und 1501 zum Lesen des elektrisch programmierbaren Festwertspeichers 13 und zum Schreiben des statischen Schreib-Lese-Speichers 15 erzeugt.
In der dritten Betriebsart C werden von der zentralen Einrichtung 2 über das Netzwerk 20 gesendete Datenpakete über die Kommunikationsschnittstelle 1120 empfangen und im statischen Schreib-Lese-Speicher 15 abgelegt. Nach vollständigem Empfang aller Datenpakete wird der Mikrocontroller 11 durch Setzen einer Speicherzelle des Registersatzes 105 in den zweiten Betriebszustand b der vierten Betriebsart D versetzt.
Im zweiten Betriebszustand b der vierten Betriebsart D wird der Inhalt des statischen Schreib-Lese-Speicher 15 in den elektrisch programmierbaren Festwertspeicher kopiert und damit der Festwertspeicher umprogrammiert. Dazu ist der nichtflüchtige Schreib-Lese-Speicher 142 dem Programmspeicherbereich des Mikrocontrollers 11 zugeordnet und mit der Verknüpfungslogik 106 werden typabhängige Steuersignale zum Lesen des nichtflüchtige Schreib-Lese-Speichers 142 erzeugt. Der Mikrocontroller 11 arbeitet die im nichtflüchtige Schreib-Lese-Speicher 142 hinterlegten Programmsequenzen des Dienstprogramms zum Kopieren von Speicherinhalten ab. Darüber hinaus sind in dem zweiten Betriebszustand b dem Datenspeicherbereich periodisch wechselweise der statische Schreib-Lese-Speicher 15 und der elektrisch programmierbare Festwertspeicher 12 zugeordnet. Dazu werden mit der Verknüpfungslogik 106 typabhängige Steuersignale 1501 und 1201 zum Lesen des statischen Schreib-Lese-Speichers 15 und zum programmierenden Schreiben des elektrisch programmierbaren Festwertspeichers 12 erzeugt.
Während in dem zweiten Betriebszustand b die im elektrisch programmierbaren Festwertspeicher der zweiten Speicheranordnung 13 abgelegte Version des Betriebssystems gültig und aktiv ist, wird die neue Version des Betriebssystems in den elektrisch programmierbaren Festwertspeicher der ersten Speicheranordnung 12 geschrieben. Die aktive Version des Betriebssystems bleibt somit unangetastet erhalten. Für den Fall einer Störung während des Empfangs und der Umprogrammierung verfügt die Mikrorechnerschaltung 1 dennoch stets über ein gültiges Betriebssystem und ist nach Beseitigung oder Wegfall der Störung zur Wiederaufnahme des bestimmungsgemäßen Betriebes gerüstet.
Nach vollständiger und erfolgreicher Umprogrammierung des elektrisch programmierbaren Festwertspeichers 12 wird durch Setzen einer Registerzelle im Registersatz 105 für die Betriebsarten B, C und D wieder der erste Betriebszustand a eingestellt. Durch Neustart der Mikrorechnerschaltung wird der Registersatz 105 in seinen Initialzustand gesetzt und der Mikrocontroller 11 damit in die Betriebsart A versetzt. Damit ist die Ausgangssituation wiederhergestellt.
In besonderer Ausgestaltung der Erfindung kann vorgesehen sein, die erste und die zweite Speichereinrichtung (12 und 13) in einem Baustein, der die Löschung von Teilbereichen zulässt, zusammenzufassen, um damit Bauteilekosten zu sparen.
Bezugszeichenliste

1: Mikrorechnerschaltung
101: Adresslatch
105: Registersatz
106: Verknüpfungslogik
107: Datenbus
108: Adressbus
109: Steuersignalbus
11: Mikrocontroller
1100: Port 0
1102: Port 2
1120: Kommunikationsschnittstelle
1190: Steuersignale
1191: Adressengültigsignal
12: Erste Speichereinrichtung
1201: Erstes Speichersteuersignal
13: Zweite Speichereinrichtung
1301: Zweites Speichersteuersignal
14: Dritte Speichereinrichtung
1401: Drittes Speichersteuersignal
141: Statischer Schreib-Lese-Speicher
142: Nichtflüchtiger Schreib-Lese-Speicher
15: Vierte Speichereinrichtung
1501: Viertes Speichersteuersignal
2: Zentrale Einrichtung
20: Netzwerk

Claims

Speicheranordnung für eine Mikrorechnerschaltung mit einem und für einen Mikrocontroller, der eine explizite, hardwaremäßig integrierte Trennung zwischen einem Datenspeicherbereich und dem Programmspeicherbereich aufweist, wobei der Datenspeicherbereich und der Programmspeicherbereich identische Adreßbereiche überstreichen und ausschließlich über eigene Steuersignale differenziert ansprechbar sind, und der neben Datenanschlüssen, Adreßanschlüssen und Steuersignalanschlüssen mit Ein-/Ausgabeanschlüssen ausgestattet ist, dadurch gekennzeichnet, – dass eine erste, eine zweite, eine dritte und eine vierte Speichereinrichtung (12, 13, 14, 15) vorgesehen sind, – dass die erste und die zweite Speichereinrichtung (12, 13) als elektrisch programmierbarer Festwertspeicher ausgebildet sind und ausführbare Instruktionen aufweisen, – dass die dritte Speichereinrichtung (14) aus einem statischen Schreib-Lese-Speicher (141) und einem nichtflüchtigen Schreib-Lese-Speicher (142) aufgebaut ist, wobei der nichtflüchtige Schreib-Lese-Speicher (142) zumindest teilweise ausführbare Instruktionen aufweist, – dass die vierte Speichereinrichtung (15) als statischer Schreib-Lese-Speicher ausgebildet ist, – dass die Mikrorechnerschaltung (1) eine Kommunikationsschnittstelle (1120) zum Datenaustausch mit einer zentralen Einrichtung (2) über ein Netzwerk (20) aufweist, über das Datenpakete zur Umprogrammierung einer der elektrisch programmierbaren Festwertspeicher (12, 13) erhalten werden, – dass ein Registersatz (105) mit einer Mehrzahl von Registerzellen vorgesehen ist, die betriebsartabhängig einstellbar sind, – dass eine Verknüpfungslogik (106) vorgesehen ist, mit der in Abhängigkeit von den Einstellungen des Registersatzes (105) und Steuersignalen (1190) des Mikrocontrollers (11) Speichersteuersignale (1201, 1301, 1401, 1501) erzeugt werden und – dass in Abhängigkeit von den Einstellungen des Registersatzes (105) dem Programmspeicherbereich und dem Datenspeicherbereich jeweils eine der Speichereinrichtungen (12, 13, 14, 15) zugeordnet ist, wobei jeder zugeordneten Speichereinrichtung (12, 13, 14, 15) speichertypabhängige Speichersteuersignale (1201, 1301, 1401, 1501) zugeführt werden. zugeordneten Speichereinrichtung (12, 13, 14, 15) speichertypabhängige Speichersteuersignale (1201, 1301, 1401, 1501) zuführbar sind.
Speicheranordnung nach Anspruch 1 dadurch gekennzeichnet, daß in einer ersten Betriebsart dem Programmspeicherbereich der nichtflüchtige Schreib-Lese-Speicher (142) und dem Datenspeicherbereich die dritte Speichereinrichtung (14) zugeordnet ist.
Speicheranordnung nach Anspruch 1 dadurch gekennzeichnet, daß in einer zweiten Betriebsart dem Programmspeicherbereich betriebszustandsabhängig einer der elektrisch programmierbaren Festwertspeicher (12, 13) und dem Datenspeicherbereich die dritte Speichereinrichtung (14) zugeordnet ist.
Speicheranordnung nach Anspruch 1 dadurch gekennzeichnet, daß in einer dritten Betriebsart dem Programmspeicherbereich betriebszustandsabhängig einer der elektrisch programmierbaren Festwertspeicher (12, 13) und dem Datenspeicherbereich die vierte Speichereinrichtung (15) zugeordnet ist.
Speicheranordnung nach Anspruch 1 dadurch gekennzeichnet, daß in einer vierten Betriebsart dem Programmspeicherbereich der nichtflüchtige Schreib-Lese-Speicher (142) und dem Datenspeicherbereich die vierte Speichereinrichtung (15) und betriebszustandsabhängig einer der elektrisch programmierbaren Festwertspeicher (13, 12) periodisch wechselweise zugeordnet ist.