DE4406835A1 - Elektronisches Gerät - Google Patents
Elektronisches GerätInfo
- Publication number
- DE4406835A1 DE4406835A1 DE4406835A DE4406835A DE4406835A1 DE 4406835 A1 DE4406835 A1 DE 4406835A1 DE 4406835 A DE4406835 A DE 4406835A DE 4406835 A DE4406835 A DE 4406835A DE 4406835 A1 DE4406835 A1 DE 4406835A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data
- central computer
- electronic device
- intelligent circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
Description
Die Erfindung betrifft ein elektronisches Gerät, welches ei
nen Zentralrechner und eine dezentrale intelligente Schaltung
mit einer Recheneinheit und einem der Recheneinheit zugeord
neten Speicher aufweist.
Bei derartigen elektronischen Geräten kann es sich beispiels
weise um Rechnersysteme, speicherprogrammierbare Steuerungen,
zu modular aufgebauten Geräten, beispielsweise medizinischen
Geräten, gehörige Steuerungen usw. handeln. Als Recheneinheit
ist beispielsweise ein Mikroprozessor oder Mikrocontroller
vorgesehen. Bei dem der Recheneinheit zugeordneten Speicher
handelt es sich bei bekannten Geräten um einen nichtflüchti
gen Speicher, beispielsweise ein EPROM oder ein PROM, in dem
Programmdaten für die Recheneinrichtung und/oder der Adreß
decodierung innerhalb der dezentralen intelligenten Schaltung
dienende Daten gespeichert sind. Aus Kostengründen ist die
dezentrale intelligente Schaltung häufig in Form einer Steck
karte ausgeführt, die über einen genormten Steckverbinder an
einen Daten- und Adreßbus, an den auch der Zentralrechner an
geschlossen ist, anschließbar ist. Es besteht dann die Mög
lichkeit, hardwaremäßig, d. h. vom Schaltungsaufbau her, iden
tische dezentrale intelligente Schaltungen für unterschied
liche Anwendungszwecke einzusetzen, indem lediglich ein dem
jeweiligen Anwendungszweck entsprechende Daten enthaltender
Speicher in die dezentrale intelligente Schaltung eingesetzt
wird.
Mit diesem an sich vorteilhaften Konzept sind dennoch eine
Reihe von Nachteilen verbunden. Zum einen muß eine den unter
schiedlichen Anwendungszwecken entsprechende Anzahl von un
terschiedlich programmierten Speicherversionen bereitgehalten
werden, wobei sowohl durch die Verwaltung und Lagerhaltung
als auch durch die Programmierung, z. B. das Brennen von
EPROMs, Kosten entstehen. Zum anderen kann der Speicher im
Falle der Verwendung gedruckter Schaltungen nicht direkt in
die Leiterplatte eingelötet werden, sondern muß gesockelt
werden, und zwar um einen dem jeweiligen Anwendungszweck ent
sprechenden Speicher einsetzen bzw. im Falle von Programm
änderungen den Speicher austauschen zu können. Auch durch die
Sockelung des Speichers entstehen zusätzliche Kosten.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Gerät der
eingangs genannten Art so auszubilden, daß es auf kostengün
stige Weise möglich ist, sicherzustellen, daß die einem je
weiligen Anwendungsfall der dezentralen intelligenten Schal
tung entsprechenden Daten in dem Speicher enthalten sind.
Nach der Erfindung wird diese Aufgabe gelöst durch ein elek
tronisches Gerät, aufweisend:
- a) einen Zentralrechner,
- b) eine dezentrale intelligente Schaltung mit
- b₁) einer Recheneinheit und
- b₂) einem der Recheneinheit zugeordneten Speicher,
wobei mittels des Zentralrechners Daten zumindest in den
Speicher ladbar und mittels der Recheneinrichtung Daten zu
mindest aus den Speicher auslesbar sind.
Im Falle des erfindungsgemäßen Gerätes besteht also die Mög
lichkeit, vor Inbetriebnahme des Gerätes die dem jeweiligen
Anwendungszweck entsprechenden Daten mittels des Zentralrech
ners in den der Recheneinheit der dezentralen intelligenten
Schaltung zugeordneten Speicher zu laden (sogenannter down
load), wo dann die Recheneinheit der dezentralen intelligen
ten Schaltung während des Betriebes der Recheneinrichtung auf
die Daten zugreifen kann. Es ist also nicht mehr notwendig,
unterschiedlichen Anwendungszwecken entsprechend program
mierte Speicherversionen bereitzuhalten. Vielmehr wird bei
der Herstellung der dezentralen intelligenten Schaltung ein
unprogrammierter Speicher eingesetzt, mit der Folge, daß auch
besondere Programmiervorgänge für den Speicher entfallen.
Weiter kann der Speicher eingelötet werden, da weder im Zu
sammenhang mit dem Anwendungszweck der dezentralen intelli
genten Schaltung noch bei Programmänderungen der Speicher
ausgetauscht werden muß. Vielmehr genügt es, mittels des Zen
tralrechners die der jeweils geänderten Situation entspre
chenden Daten in den Speicher zu laden. Grundsätzlich besteht
zwar die Möglichkeit, die Daten von dem Zentralrechner über
einen in dezentralen intelligenten Schaltungen üblicherweise
vorgesehenen, Kommunikationszwecken dienenden Schreib-/Lese-
Speicher (sogenanntes Dual Port RAM) in den Speicher zu la
den. Da solche zusätzlichen Speicher in der Regel jedoch eine
nur geringe Speicherkapazität aufweisen, führt dies zu einem
hohen Zeitaufwand. Gemäß einer Variante der Erfindung sind
daher sowohl der Zentralrechner als auch die dezentrale in
telligente Schaltung an einen Daten- und Adreßbus angeschlos
sen, wobei eine Interface-Schaltung vorgesehen ist, mittels
derer der Speicher an den Daten- und Adreßbus angeschlossen
ist, wenn der Zentralrechner auf den Speicher zugreift bzw.
der Speicher an die Recheneinrichtung angeschlossen ist, wenn
diese auf ihn zugreift. Der Zentralrechner kann also Daten
ohne Zeitverlust direkt über den Daten- und Adreßbus in den
Speicher der dezentralen intelligenten Schaltung laden.
Wenn die Rede davon ist, daß die Recheneinrichtung Daten aus
dem Speicher ausliest, so ist hierunter zu verstehen, daß die
Recheneinheit den Speicher im Sinne eines Lesezugriffes
adressiert; die unter der entsprechenden Adresse gespeicher
ten Daten müssen aber nicht notwendigerweise von der Rechen
einheit selbst verarbeitet werden, sondern können anderen
Schaltungsteilen der dezentralen intelligenten Schaltung,
z. B. zum Zwecke der internen Adreßdekodierung, zugeführt wer
den.
Gemäß einer besonders bevorzugten Variante der Erfindung ist
vorgesehen, daß die dezentrale intelligente Schaltung im Stö
rungsfalle ein entsprechendes Signal an den Zentralrechner
sendet (sogenannte watch dog Funktion), der daraufhin die in
dem Speicher befindlichen Daten aktualisiert. Während im
Falle herkömmlicher Geräte bei einer Störung eine Störungs
meldung erfolgt und eine Bedienperson das Gerät daraufhin in
einen definierten Ausgangszustand zurückstellen muß (reset),
was notwendigerweise zu einer Betriebsunterbrechung führt,
wird im Falle des erfindungsgemäßen Gerätes die Störung we
sentlich schneller beseitigt, indem der Zentralrechner im on
line- off line- oder stand by-Betrieb aktualisierte Daten in
den Speicher der dezentralen intelligenten Schaltung lädt,
mit der Folge, daß diese sofort nach Erhalt der Daten ihren
Betrieb wieder aufnehmen kann. Da der Ladevorgang je nach Da
tenmenge unter Umständen nur wenige Millisekunden in Anspruch
nimmt, wird also in vielen Fällen die Störung "nach außen"
nicht wahrnehmbar sein, da der Zentralrechner seine Arbeit
fortsetzt.
Unter Umständen kann es zweckmäßig sein, wenn der Speicher
nichtflüchtig, aber elektrisch löschbar ist. In diesem Falle
müssen anders als beispielsweise im Falle dynamischer oder
statischer Schreib-/Lese-Speicher keinerlei Maßnahmen
(Refresh-Vorgang, Akku-Pufferung) zum Datenerhalt getroffen
werden. Vielmehr bleiben die Daten so lange in dem Speicher
gespeichert, bis ein Anlaß zur Einspeicherung veränderter Da
ten besteht, vor deren Einspeicherung der Speicherinhalt ge
löscht wird. Ein geeigneter Speicher wäre dann beispielsweise
ein elektrisch löschbarer Festwertspeicher (insbesondere
Flash-EEPROM). Da derartige Speicher aber relativ langsam
sind, kann es trotz der für den Datenerhalt zu treffenden
Maßnahmen dennoch zweckmäßig sein, gemäß einer Variante der
Erfindung als Speicher einen dynamischen oder statischen
Schreib-/Lese-Speicher vorzusehen.
Im Falle einer besonders bevorzugten Variante der Erfindung
ist ein vorzugsweise dem Zentralrechner zugeordneter Zentral
speicher vorgesehen ist, in dem die für den Betrieb des elek
tronischen Gerätes erforderliche Software einschließlich der
in den Speicher zu ladenden Daten gespeichert ist. Bei einem
Software-up date sind dann auch in der dezentralen intelli
genten Schaltung keine Firmware (in einem nichtflüchtigen
Speicher gespeicherte Software) und/oder der Adreßdecodierung
dienende Bauelemente (PROMs, PALs, GALs etc.) zu tauschen. Im
bevorzugten Falle wird einfach die neue Gerätesoftware z. B.
per Diskette, in den Zentralspeicher, z. B. eine Festplatte,
überspielt. Die Aktualisierung der Software der dezentralen
intelligenten Schaltung erfolgt automatisch beim nächsten
Hochlaufen (Inbetriebnahme) des Gerätes.
Die Erfindung wird nachfolgend anhand zweier Ausführungsbei
spiele näher erläutert, die in den beigefügten Figuren block
schaltbildartig dargestellt sind.
Bei dem in der Fig. 1 dargestellten elektronischen Gerät kann
es sich beispielsweise um einen Teil der Steuerung eines
medizinischen Gerätes, beispielsweise einer Röntgendiagno
stikeinrichtung, handeln. Das erfindungsgemäße elektronische
Gerät weist einen Zentralrechner auf, der im folgenden als
Host bezeichnet wird und das Bezugszeichen 1 trägt. Der Host
1 ist an einen im folgenden als Systembus bezeichneten Daten-
und Adreßbus angeschlossen, von dem in der Fig. 1 nur ein mit
dem Bezugszeichen 2 versehener kurzer Abschnitt dargestellt
ist. Im Bereich des in der Fig. 1 dargestellten Abschnittes
des Systembusses 2 ist an diesen eine insgesamt mit 3
bezeichnete dezentrale intelligente Schaltung angeschlossen.
Die dezentrale intelligente Schaltung 3, die in der Fig. 1
durch eine strichpunktierte Linie umgrenzt ist, dient
beispielsweise der Ansteuerung von Schrittmotoren M₁, M₂ bis
MN, die dazu vorgesehen sind, Gerätekomponenten der Röntgen
diagnostikeinrichtung zu verstellen.
Die Intelligenz der dezentralen intelligenten Schaltung be
ruht auf einer mit 4 bezeichneten Recheneinrichtung, bei der
es sich beispielsweise um einen Mikrocontroller, z. B. vom Typ
80 C 31, 80 C 32, 80 C 525 etc., handeln kann.
Zur Speicherung der Programmdaten für die Recheneinrichtung 4
ist ein Speicher 5 vorgesehen.
Zur Kommunikation der dezentralen intelligenten Schaltung 3
mit dem Host 1 ist als Zwischenspeicher 6 ein sogenanntes
Dual Port RAM vorgesehen, in dem entweder der Host 1 für die
Recheneinrichtung 4 bestimmte Daten ablegt, die dann von der
Recheneinrichtung 4 abgefragt werden, oder umgekehrt die
Recheneinrichtung 4 für den Host 1 bestimmte Daten ablegt,
die dann vom Host 1 abgefragt werden.
Weiter sind Ansteuerschaltungen für die Schrittmotore M₁ bis
MN vorgesehen, die mit 7₁ bis 7 N bezeichnet sind.
Um es der Recheneinrichtung 4 oder dem Host 1 zu ermöglichen,
eine der Ansteuerschaltungen 7₁ bis 7N gezielt anzusprechen,
sind diesen Adressen zugeordnet, die mittels einer Adreßdeco
dierlogik 8 in der Weise decodiert werden, daß die jeweils
von der Recheneinheit 4 oder dem Host 1 angesprochene An
steuerschaltung über eine zugehörige Aktivierungsleitung 9₁
bis 9N aktiviert wird. Die Aktivierungsleitungen 9₁ bis 9N
sind einerseits an den entsprechenden Ausgängen der Adreß
decodierlogik 8 und andererseits an einen Aktivierungseingang
(enable-Eingang) der entsprechenden Ansteuerschaltung 7₁ bis
7N angeschlossen sind. Um das Zusammenwirken der genannten
Komponenten der dezentralen intelligenten Schaltung 3 zu er
möglichen, weist diese einen internen Daten- und Adreßbus 10
auf, an den die Recheneinrichtung 4, der Speicher 5, der Zwi
schenspeicher 6, die Ansteuerschaltungen 7₁ bis 7 N und die
Adreßdecodierlogik 8 angeschlossen sind.
Um es dem Host 1 zu ermöglichen, die dezentrale intelligente
Schaltung 3 gezielt anzusprechen, an den Systembus 2 sind
außer dem Host 1 und der dezentralen intelligenten Schaltung
3 noch weitere Komponenten angeschlossen, ist ein Adreß
decoder 11 vorgesehen, der eine Kommunikation zwischen der
dezentralen intelligenten Schaltung 3 einerseits und dem Host
1 andererseits über den Systembus 2 nur dann ermöglichst,
wenn der Host 1 die dezentrale intelligente Schaltung 3
adressiert. Der Adreßdecoder 11 kann beispielsweise in her
kömmlicher Weise unter Verwendung eines digitalen Komparators
und eines Codierschalters 23 (z. B. DIL-Schalter) aufgebaut
sein, wobei die der dezentralen intelligenten Schaltung zuge
ordnete einzige Adresse durch die Einstellung des Codier-
Schalters 23 festgelegt wird.
Anders als im Falle herkömmlicher Geräte weist das erfin
dungsgemäße Gerät als Speicher 5 nicht einen Nur-Lese-Spei
cher, z. B. ein dem Anwendungszweck der dezentralen intelli
genten Schaltung 3 entsprechend programmiertes PROM oder
EPROM auf, sondern einen Schreib-/Lese-Speicher, der mittels
einer Interface-Schaltung 12, z. B. eines Multiplexers, wahl
weise an den internen Daten- und Adreßbus 10 oder an den Sy
stembus 2 anschließbar ist. Es kann also wahlweise der Host 1
oder die Recheneinrichtung 4 auf den Speicher 5 zugreifen. Im
normalen Betrieb ist der Speicher 5 mittels der Interface-
Schaltung 12 mit dem internen Daten- und Adreßbus 10 verbun
den. Nur wenn der Host 1 den Speicher 5 adressiert, der
Adreßdecoder 11 erkennt dies und gibt über eine Leitung 13
ein entsprechendes Signal an die Interface-Schaltung 12, be
steht über den Busanschluß 24 eine Verbindung des Speichers 5
mit dem Systembus 2.
Die Programmdaten, die sich zum ordnungsgemäßen Betrieb des
Gerätes in dem Speicher 5 der dezentralen intelligenten
Schaltung 3 befinden müssen, können also bei Betriebsbeginn
des Gerätes jeweils nach Art eines downloads von dem Host 1
in den Speicher 5 geladen werden, indem der Host 1 den Spei
cher 5 adressiert und die Programmdaten in diesen überträgt.
Im Speicher 5 stehen sie dann der Recheneinheit 4 oder dem
Host 1 zur Verfügung.
In der Regel wird der Host 1 nur Schreibzugriffe auf den
Speicher 5 ausführen, obwohl er grundsätzlich auch Lesezu
griffe, z. B. zur Überprüfung von im Speicher 5 gespeicherten
Daten, ausführen kann. Wenn der Speicher 5 lediglich zur Auf
nahme von Programmdaten vorgesehen ist, beschränkt sich die
Recheneinheit 4 auf Lesezugriffe. Falls der Speicher 5 auch
dazu vorgesehen ist, während des Betriebes des Gerätes anfal
lende Daten zu speichern, ist die Recheneinheit 4 in der La
ge, auch Schreibzugriffe auf den Speicher 5 auszuführen.
Auch hinsichtlich des Aufbaus der Adreßdecodierlogik 8 weicht
das erfindungsgemäße Gerät von herkömmlichen ab. Während im
Falle herkömmlicher Geräte die Adreßdecodierlogik einen Fest
wertspeicher (PROM), ein PAL oder ein GAL entsprechender Pro
grammierung umfaßt, enthält die Adreßdecodierlogik des erfin
dungsgemäßen Gerätes einen Schreib-/Lese-Speicher 14 und eine
diesem zugeordnete Logik 15.
Auch dem Schreib-/Lese-Speicher 14 ist eine Interface-Schal
tung, z. B. ein Multiplexer, zugeordnet, die mit 16 bezeichnet
ist und mittels derer der Schreib-/Lese-Speicher 14 wahlweise
an den Systembus 2 oder den internen Daten- oder Adreßbus 10
anschließbar ist. Es kann also wahlweise der Host 1 oder die
Recheneinheit 4 auf den Speicher 14 zugreifen. Im normalen
Betrieb ist der Speicher 14 mittels der Interface-Schaltung
16 mit dem internen Daten- und Adreßbus 10 verbunden. Nur
wenn der Host 1 den Speicher 14 adressiert, der Adreßdecoder
11 erkennt dies und gibt über eine Leitung 17 ein entspre
chendes Signal an die Interface-Schaltung 16, besteht über
den Busanschluß 24 eine Verbindung des Speichers 14 mit dem
Systembus 2.
Diejenigen Daten, die erforderlich sind, um es der Rechenein
heit 4 im normalen Betrieb des Gerätes zu ermöglichen, die
Ansteuerschaltungen 7₁ bis 7 N ordnungsgemäß anzusprechen,
lädt der Host 1 nach Art eines downloads bei Betriebsbeginn
des Gerätes in den Speicher 14.
Im normalen Betrieb werden von der Recheneinheit 4 nur Lese
zugriffe auf den Speicher 14 ausgeführt. Die unter der jewei
ligen Adresse gespeicherten Daten gelangen zu der Logik 15
und werden von dieser in das der jeweiligen Adresse entspre
chende Freigabesignal umgesetzt, das über die entsprechende
Leitung 9₁ bis 9N der jeweiligen Ansteuerschaltung 7₁ bis 7 N
zugeführt wird.
Der Host 1 wird in der Regel nur Schreibzugriffe ausführen,
obwohl er grundsätzlich auch Lesezugriffe ausführen kann,
z. B. um im Speicher 14 befindliche Daten zu überprüfen.
Wenn der Speicher 14 eine Wortbreite hat, deren bit-Anzahl
die Anzahl der Freigabeleitungen 9₁ bis 9 N nicht überschrei
tet, kann die Logik 15 gänzlich entfallen bzw. lediglich Puf
ferwirkung haben, da dann jede der Freigabeleitungen 9₁ bis
9 N direkt oder gepuffert mit dem entsprechenden Datenanschluß
des Speichers 14 verbunden ist. Ist die Anzahl der Freigabe
leitungen 9₁ bis 9 N größer als die der Wortbreite des Spei
chers 14 entsprechende bit-Anzahl, erfüllt die Logik 15 die
Funktion eines Umsetzers, der das an seinen Eingängen anlie
gende Datenwort derart umsetzt, daß der dem jeweiligen Daten
wort entsprechende Ausgang der Logik aktiv wird, d. h. einen
derartigen Pegel auf die jeweilige Freigabeleitung 9₁ bis 9 N
gibt, daß die entsprechende Ansteuerschaltung 7₁ bis 7 N durch
die Recheneinheit 4 ansprechbar ist.
Im Falle des beschriebenen Ausführungsbeispieles sind als
Speicher 5 und 14 flüchtige Speicher, nämlich statische oder
dynamische Schreib-/Lese-Speicher vorgesehen. Es besteht aber
auch die Möglichkeit, den Speicher 5 und/oder den Speicher 14
als nicht flüchtigen, aber elektrisch löschbaren Speicher,
beispielsweise als Flash-EEPROM, auszuführen. Die Verwendung
eines solchen Speichers bietet den Vorteil, daß nicht jeweils
bei dem Betriebsbeginn des Gerätes die zu dessen ordnungsge
mäßem Betrieb erforderlichen Daten durch einen download in
den jeweiligen Speicher gebracht werden müssen, sondern nur
dann, wenn infolge einer Modifikation des Gerätes veränderte
Daten gespeichert werden müssen.
Wenn die Recheneinheit 4, so wie im Falle des beschriebenen
Ausführungsbeispieles, über eine durch einen strichliert ab
geteilten, mit 25 bezeichneten Bereich der Recheneinheit 4
angedeutete watch dog-Funktion verfügt, die im Falle einer
Störung ein entsprechendes Signal abgibt, kann dieses Signal
dazu verwendet werden, den Host 1 zu veranlassen, zur Behe
bung der Störung aktualisierte Daten in die Speicher 5 und
14, insbesondere den Speicher 5, zu laden. Dies ist im Falle
der Fig. 1 dadurch schematisch angedeutet, daß eine Leitung
18 von der Recheneinheit 4 zu dem Zwischenspeicher 6 geführt
ist. Hierdurch soll veranschaulicht werden, daß auf eine Stö
rung hinweisende Daten in den Zwischenspeicher 6 geschrieben
werden, die von dem Host 1 bei der nächsten Kommunikation mit
der dezentralen intelligenten Schaltung 3 gelesen werden. Es
ist auch möglich, daß der watch dog-Funktion keine besondere
Leitung zugeordnet ist, sondern die entsprechenden Daten über
den internen Daten- und Adreßbus 10 in den Zwischenspeicher 6
geschrieben werden.
An den Host 1 ist ein Zentralspeicher 26, z. B. ein Festplat
tenspeicher angeschlossen, in dem die für den Betrieb des
elektronischen Gerätes erforderliche Software einschließlich
der in die Speicher 6 und 14 zu ladenden Daten gespeichert
ist. Bei einem Software-up date sind dann auch in der dezen
tralen intelligenten Schaltung 3 keine Firmware (in einem
nicht flüchtigen Speicher gespeicherte Software) und/oder der
Adreßdecodierung dienende Bauelemente (PROMs, PALs, GALs
etc.) zu tauschen. Im bevorzugten Falle wird einfach die neue
Gerätesoftware, z. B. per Diskette mittels eines nicht darge
stellten Diskettenlaufwerkes, in den Zentralspeicher 26 über
spielt. Die Aktualisierung der Software der dezentralen in
telligenten Schaltung 3 erfolgt automatisch beim nächsten
Hochlaufen (Inbetriebnahme) des Gerätes.
Das Ausführungsbeispiel gemäß Fig. 2 unterscheidet sich von
dem zuvor beschriebenen zunächst dadurch, daß an den Busan
schluß 24 eine dem Host 1 zugeordnete serielle Schnittstelle
19 angeschlossen ist, die Daten von dem Host 1 erhält bzw.
diesem Daten zuführt. Adressiert wird die serielle Schnitt
stelle 19 über eine Leitung 22 von der Interface-Schaltung
16.
An die Interface-Schaltung 16 ist außerdem eine parallele
Schnittstelle 20 mit Schnittstellenanschlüssen 28₁ bis 28 n
angeschlossen.
Eine weitere an den internen Daten- und Adreßbus 10 ange
schlossenen serielle Schnittstelle 21 ist der Recheneinheit 4
zugeordnet. Die serielle Schnittstelle 21 erhält Daten von
der Recheneinheit 4 bzw. führt dieser Daten zu. Adressiert
wird die serielle Schnittstelle 21 über eine Leitung 27 eben
falls von der Interface-Schaltung 16.
Die Schnittstellen 19, 20 und 21 dienen dem Datenaustausch
mit dem medizinischen Gerät, z. B. um Positionssensoren oder
dergleichen abzufragen oder um Anzeigen anzusteuern.
Um der Recheneinheit den Zugriff auf den Speicher 14 bzw. die
parallele Schnittstelle 20 zu ermöglichen kann auch in der in
Fig. 2 strichliert angedeuteten Weise eine Verbindung der
Interface-Schaltung 16 mit dem internen Daten- und Adreßbus
10 vorgesehen sein.
Die dezentrale intelligente Schaltung 3 ist vorzugsweise als
Flachbaugruppe ausgeführt, die über eine vorzugsweise genorm
te Steckverbindung mit dem Systembus 2 verbunden wird.
Im Falle des beschriebenen Ausführungsbeispieles handelt es
sich bei der dezentralen intelligenten Schaltung 3 um eine
Ansteuerschaltung für Schrittmotore. Selbstverständlich kön
nen auch beliebigen anderen Zwecken, beispielsweise in der
Kommunikationstechnik oder der Meß-, Steuer- und Regelungs
technik, dienende dezentrale intelligente Schaltung in dem
erfindungsgemäßen Gerät eingesetzt werden. Auch muß das er
findungsgemäße Gerät nicht wie im Falle des beschriebenen
Ausführungsbeispiels Bestandteil eines medizinischen Gerätes
sein; beliebige andere Anwendungen sind möglich.
Claims (9)
1. Elektronisches Gerät aufweisend
- a) einen Zentralrechner (1), und
- b) eine dezentrale intelligente Schaltung (3) mit
- b₁) einer Recheneinheit (4) und
- b₂) einem der Recheneinheit (4) zugeordneten Speicher (5, 14),
wobei mittels des Zentralrechners (1) Daten zumindest in den
Speicher (5, 14) ladbar und mittels der Recheneinrichtung (4)
Daten zumindest aus dem Speicher (5, 14) auslesbar sind.
2. Elektronisches Gerät nach Anspruch 1, das einen Daten- und
Adreßbus (2), an den der Zentralrechner (1) und die dezen
trale intelligente Schaltung (3) angeschlossen sind, und eine
Interface-Schaltung (12, 16) aufweist, mittels derer der
Speicher (5, 14) an den Daten- und Adreßbus (2) angeschlossen
ist, wenn der Zentralrechner (1) auf den Speicher (5, 14) zu
greift, bzw. der Speicher (5, 14) an die Recheneinrichtung
(4) angeschlossen ist, wenn diese auf ihn zugreift.
3. Elektronisches Gerät nach Anspruch 1 oder 2, deren Spei
cher (5) zur Aufnahme von Programmdaten für die Rechenein
richtung (4) vorgesehen ist.
4. Elektronisches Gerät nach einem der Ansprüche 1 bis 3, de
ren Speicher (14) zur Aufnahme von der Adreßdecodierung in
nerhalb der dezentralen intelligenten Schaltung (3) dienenden
Daten vorgesehen ist.
5. Elektronisches Gerät nach einem der Ansprüche 1 bis 4,
dessen dezentrale intelligente Schaltung (3) im Störungsfalle
ein entsprechendes Signal an den Zentralrechner (1) sendet,
der daraufhin, vorzugsweise unter Weiterbearbeitung seines
Programms, die in dem Speicher (5, 14) befindlichen Daten ak
tualisiert.
6. Elektronisches Gerät nach einem der Ansprüche 1 bis 5,
dessen Speicher (5, 14) nicht flüchtig, aber elektrisch
löschbar ist.
7. Elektronisches Gerät nach einem der Ansprüche 1 bis 6, bei
dem als Speicher (5, 14) ein dynamischer oder statischer
Schreib-/Lese-Speicher vorgesehen ist.
8. Elektronisches Gerät nach einem der Ansprüche 1 bis 7, bei
dem ein vorzugsweise dem Zentralrechner (1) zugeordneter Zen
tralspeicher (5, 14) vorgesehen ist, in dem die für den Be
trieb des elektronischen Gerätes erforderliche Software ein
schließlich der in den Speicher (5, 14) zu ladenden Daten ge
speichert ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4406835A DE4406835A1 (de) | 1994-03-02 | 1994-03-02 | Elektronisches Gerät |
DE19530154A DE19530154A1 (de) | 1994-03-02 | 1995-08-16 | Elektronisches Gerät |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4406835A DE4406835A1 (de) | 1994-03-02 | 1994-03-02 | Elektronisches Gerät |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4406835A1 true DE4406835A1 (de) | 1995-09-14 |
Family
ID=6511626
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4406835A Ceased DE4406835A1 (de) | 1994-03-02 | 1994-03-02 | Elektronisches Gerät |
DE19530154A Ceased DE19530154A1 (de) | 1994-03-02 | 1995-08-16 | Elektronisches Gerät |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19530154A Ceased DE19530154A1 (de) | 1994-03-02 | 1995-08-16 | Elektronisches Gerät |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE4406835A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001075594A2 (en) * | 2000-03-30 | 2001-10-11 | Intel Corporation | Firmware field programming interface and module |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19802341C1 (de) * | 1998-01-22 | 1999-08-12 | Siemens Ag | Medizinisches System |
US7024511B2 (en) * | 2001-06-22 | 2006-04-04 | Intel Corporation | Method and apparatus for active memory bus peripheral control utilizing address call sequencing |
DE10250179A1 (de) * | 2002-10-28 | 2004-05-13 | OCé PRINTING SYSTEMS GMBH | Verfahren und Einrichtung zum Betreiben eines Datenverarbeitungs-Systems bei sich ändernder Firmware |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5261114A (en) * | 1990-11-09 | 1993-11-09 | Ast Research, Inc. | Method and apparatus for providing down-loaded instructions for execution by a peripheral controller |
-
1994
- 1994-03-02 DE DE4406835A patent/DE4406835A1/de not_active Ceased
-
1995
- 1995-08-16 DE DE19530154A patent/DE19530154A1/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5261114A (en) * | 1990-11-09 | 1993-11-09 | Ast Research, Inc. | Method and apparatus for providing down-loaded instructions for execution by a peripheral controller |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001075594A2 (en) * | 2000-03-30 | 2001-10-11 | Intel Corporation | Firmware field programming interface and module |
WO2001075594A3 (en) * | 2000-03-30 | 2003-04-03 | Intel Corp | Firmware field programming interface and module |
GB2377792B (en) * | 2000-03-30 | 2004-08-18 | Intel Corp | Firmware field programming interface and module |
Also Published As
Publication number | Publication date |
---|---|
DE19530154A1 (de) | 1997-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60317347T2 (de) | Speicherschaltung mit nichtflüchtigem ram und ram | |
DE69730430T2 (de) | Verfahren und gerät zum bereitstellen von verbesserten diagnostischen funktionen in einem computersystem | |
DE3687787T2 (de) | Speicherzugriff-steuerungsschaltung. | |
EP0195885B1 (de) | Verfahren und Anordnung zum nichtflüchtigen Speichern des Zählerstandes einer elektronischen Zählschaltung | |
DE2715751B2 (de) | Speicheranordnung mit defekten Modulen | |
DE2926322A1 (de) | Speicher-subsystem | |
DE3247005A1 (de) | Datenuebertragungssystem | |
DE60129085T2 (de) | Speicher programmierbare Steuerung | |
DE2554502B2 (de) | ||
EP0755786B1 (de) | Einrichtung zur Steuerung einer Druckmaschine | |
DE3689491T2 (de) | Überwachungsschaltung. | |
DE4406835A1 (de) | Elektronisches Gerät | |
DE3789197T2 (de) | Verfahren zum initialisieren von parametern in einer regeleinrichtung einer programmierbaren maschine. | |
DE19712731A1 (de) | Verfahren zum Betreiben eines Steuerungssystems | |
DE2500841A1 (de) | Verfolgungseinrichtung | |
DE10055096A1 (de) | Speicherverwaltungslogik zur erweiterten Nutzung von Festwertspeichern | |
DE3009121C2 (de) | Mikroprogramm-Steuereinrichtung | |
DE3149678C2 (de) | Anordnung zur Zwischenspeicherung von zwischen zwei Funktionseinheiten in beiden Richtungen zu übertragenden Informationen in einem Pufferspeicher | |
DE2751416A1 (de) | Numerisches system zur datenbehandlung, insbesondere fuer raumfahrzeuge | |
EP0880092B1 (de) | Programmgesteuerte Einrichtung mit Nachlademöglichkeit für und Umschaltemöglichkeit auf zweites Betriebssystem ohne Programmunterbrechung | |
DE19616053A1 (de) | Verfahren zum Betreiben eines Steuergerätes mit einer programmierbaren Speichereinrichtung | |
EP1085387B1 (de) | Speichersteuerung zum Durchführen von Schaltbefehlen für den Zugriff auf Speicherzellen | |
EP0535265A1 (de) | Verfahren zur Erstellung einer ablauffähigen Konfiguration eines in einen Systemspeicherbereich eines Prozessorsystems ladbaren Systemprogramms | |
EP0424657B1 (de) | Elektronische Einrichtung mit einer Mehrzahl von Mikroprozessoranordnungen | |
DE29807745U1 (de) | Datenhaltungssystem für persistente Daten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8120 | Willingness to grant licences paragraph 23 | ||
AG | Has addition no. |
Ref country code: DE Ref document number: 19530154 Format of ref document f/p: P |
|
8131 | Rejection |