DE19530154A1 - Elektronisches Gerät - Google Patents
Elektronisches GerätInfo
- Publication number
- DE19530154A1 DE19530154A1 DE19530154A DE19530154A DE19530154A1 DE 19530154 A1 DE19530154 A1 DE 19530154A1 DE 19530154 A DE19530154 A DE 19530154A DE 19530154 A DE19530154 A DE 19530154A DE 19530154 A1 DE19530154 A1 DE 19530154A1
- Authority
- DE
- Germany
- Prior art keywords
- read
- data
- memory
- write memory
- intelligent circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
Description
Die Erfindung betrifft ein elektronisches Gerät, welches ei
nen Zentralrechner und eine dezentrale intelligente Schaltung
mit einer Recheneinheit und einem der Recheneinheit zugeord
neten Speicher aufweist.
Bei derartigen elektronischen Geräten kann es sich beispiels
weise um Rechnersysteme, speicherprogrammierbare Steuerungen,
zu modular aufgebauten Geräten, beispielsweise medizinischen
Geräten, gehörige Steuerungen usw. handeln. Als Recheneinheit
ist beispielsweise ein Mikroprozessor oder Mikrocontroller
vorgesehen. Bei dem der Recheneinheit zugeordneten Speicher
handelt es sich bei bekannten Geräten um einen nichtflüchti
gen Speicher, beispielsweise ein EPROM oder ein PROM, in dem
Programmdaten für die Recheneinrichtung und/oder der Adreß
decodierung innerhalb der dezentralen intelligenten Schaltung
dienende Daten gespeichert sind. Aus Kostengründen ist die
dezentrale intelligente Schaltung häufig in Form einer Steck
karte ausgeführt, die über einen genormten Steckverbinder an
einen Daten- und Adreßbus, an den auch der Zentralrechner an
geschlossen ist, anschließbar ist. Es besteht dann die Mög
lichkeit, hardwaremäßig, d. h. vom Schaltungsaufbau her, iden
tische dezentrale intelligente Schaltungen für unterschied
liche Anwendungszwecke einzusetzen, indem lediglich ein dem
jeweiligen Anwendungszweck entsprechende Daten enthaltender
Speicher in die dezentrale intelligente Schaltung eingesetzt
wird.
Mit diesem an sich vorteilhaften Konzept sind dennoch eine
Reihe von Nachteilen verbunden. Zum einen muß eine den unter
schiedlichen Anwendungszwecken entsprechende Anzahl von un
terschiedlich programmierten Speicherversionen bereitgehalten
werden, wobei sowohl durch die Verwaltung und Lagerhaltung
als auch durch die Programmierung, z. B. das Brennen von
EPROMs, Kosten entstehen. Zum anderen kann der Speicher im
Falle der Verwendung gedruckter Schaltungen nicht direkt in
die Leiterplatte eingelötet werden, sondern muß gesockelt
werden, und zwar um einen dem jeweiligen Anwendungszweck ent
sprechenden Speicher einsetzen bzw. im Falle von Programm
änderungen den Speicher austauschen zu können. Auch durch die
Sockelung des Speichers entstehen zusätzliche Kosten.
Im Falle eines in der US 5 261 114 beschriebenen Gerätes der
eingangs genannten Art ist daher vorgesehen, daß mittels des
Zentralrechners Daten zumindest in den Speicher ladbar und
mittels der Recheneinrichtung Daten zumindest aus den Spei
cher auslesbar sind.
Im Falle des bekannten Gerätes besteht also die Möglichkeit,
vor Inbetriebnahme des Gerätes die dem jeweiligen Anwendungs
zweck entsprechenden Daten mittels des Zentralrechners in den
der Recheneinheit der dezentralen intelligenten Schaltung
zugeordneten Speicher zu laden (sogenannter download), wo
dann die Recheneinheit der dezentralen intelligenten Schal
tung während des Betriebes der Recheneinrichtung auf die Da
ten zugreifen kann. Es ist also nicht mehr notwendig, unter
schiedlichen Anwendungszwecken entsprechend programmierte
Speicherversionen bereitzuhalten. Vielmehr wird bei der Her
stellung der dezentralen intelligenten Schaltung ein unpro
grammierter Speicher eingesetzt, mit der Folge, daß auch be
sondere Programmiervorgänge für den Speicher entfallen. Wei
ter kann der Speicher eingelötet werden, da weder im Zusam
menhang mit dem Anwendungszweck der dezentralen intelligenten
Schaltung noch bei Programmänderungen der Speicher aus ge
tauscht werden muß. Vielmehr genügt es, mittels des Zentral
rechners die der jeweils geänderten Situation entsprechenden
Daten in den Speicher zu laden.
Bei Geräten der eingangs genannten Art tritt aber das Problem
auf, daß die dezentrale intelligente Schaltung und der Zen
tralrechner miteinander kommunizieren müssen, wozu als Zwi
schenspeicher in der Regel ein sogenanntes Dual Port RAM zur
Zwischenspeicherung der Daten erforderlich ist, das den Auf
bau der dezentralen intelligenten Schaltung kompliziert und
Kosten verursacht.
Der Erfindung liegt die Aufgabe zugrunde, ein Gerät der ein
gangs genannten Art so auszubilden, daß die Kommunikation der
dezentralen intelligenten Schaltung und des Zentralrechners
miteinander auf einfache und kostengünstige Weise möglich
ist.
Nach der Erfindung wird diese Aufgabe gelöst durch ein elek
tronisches Gerät aufweisend
- a) einen Zentralrechner, und
- b) eine dezentrale intelligente Schaltung mit
- b₁ einer Recheneinheit und
- b₂) einem der Recheneinheit zugeordneten Schreib/Lese- Speicher,
wobei mittels des Zentralrechners dem jeweiligen Anwendungs
zweck der dezentralen, intelligenten Schaltung entsprechende
Daten in einen ersten Bereich des Schreib-/Lese-Speichers zu
mindest ladbar und mittels der Recheneinrichtung Daten aus
dem ersten Bereich Schreib-/Lese-Speicher zumindest auslesbar
sind, und wobei der Schreib-/Lese-Speicher einen zweiten, zur
Zwischenspeicherung von Kommunikationszwecken zwischen dem
Zentralrechner und der dezentralen intelligenten Schaltung
dienenden Daten vorgesehen Bereich enthält.
Im Falle des erfindungsgemäßen Gerätes werden also auch die
Kommunikationszwecken dienenden Daten von dem Schreib-/Lese-
Speicher zwischengespeichert, so daß ein Dual Port RAM in den
entfallen kann.
Bei den im ersten Bereich des Schreib-/Lese-Speichers gespei
cherten Daten handelt es sich um Programmdaten für die Re
cheneinrichtung und/oder um der Adreßdecodierung innerhalb
der dezentralen intelligenten Schaltung dienenden Daten.
Eine besonders bevorzugte Ausführungsform der Erfindung sieht
vor, daß der zweite Bereich des Speichers in zwei Unterberei
che unterteilt ist, von denen einer zur Zwischenspeicherung
von von der dezentralen intelligenten Schaltung zu dem Zen
tralrechner und der andere zur Zwischenspeicherung von von
dem Zentralrechner zu der dezentralen intelligenten Schaltung
zu übertragenden Daten vorgesehen ist. Auf diese Weise ist
eine klare Organisation des Schreib-/Lese-Speichers gegeben.
Um einen raschen Datenaustausch zu ermöglichen, sind sowohl
der Zentralrechner als auch die dezentrale intelligente
Schaltung an einen Daten- und Adreßbus angeschlossen, wobei
eine Interface-Schaltung vorgesehen ist, mittels derer der
Schreib-/Lese-Speicher an den Daten- und Adreßbus angeschlos
sen ist, wenn der Zentralrechner auf den Schreib-/Lese-Spei
cher zugreift bzw. der Schreib-/Lese-Speicher an die Rechen
einrichtung angeschlossen ist, wenn diese auf ihn zugreift.
Der Zentralrechner kann also Daten ohne Zeitverlust direkt
über den Daten- und Adreßbus in den Schreib-/Lese-Speicher
der dezentralen intelligenten Schaltung laden.
Wenn die Rede davon ist, daß die Recheneinrichtung Daten aus
dem Schreib-/Lese-Speicher ausliest, so ist hierunter zu ver
stehen, daß die Recheneinheit den Schreib-/Lese-Speicher im
Sinne eines Lesezugriffes adressiert; die unter der entspre
chenden Adresse gespeicherten Daten müssen aber nicht notwen
digerweise von der Recheneinheit selbst verarbeitet werden,
sondern können anderen Schaltungsteilen der dezentralen in
telligenten Schaltung, z. B. zum Zwecke der internen Adreßde
kodierung, zugeführt werden.
Es versteht sich, daß im Falle der Verwendung dynamischer
oder statischer Schreib-/Lese-Speicher eventuell notwendige
Maßnahmen (Refresh-Vorgang, Akku-Pufferung) zum Datenerhalt
getroffen werden müssen.
Im Falle einer besonders bevorzugten Variante der Erfindung
ist ein vorzugsweise dem Zentralrechner zugeordneter Zentral
speicher vorgesehen ist, in dem die für den Betrieb des elek
tronischen Gerätes erforderliche Software einschließlich der
in den Schreib-/Lese-Speicher zu ladenden Daten gespeichert
ist. Bei einem Software-up date sind dann auch in der dezen
tralen intelligenten Schaltung keine Firmware (in einem
nicht flüchtigen Speicher gespeicherte Software) und/oder der
Adreßdecodierung dienende Bauelemente (PROMs, PALs, GALs
etc.) zu tauschen. Im bevorzugten Falle wird einfach die neue
Gerätesoftware z. B. per Diskette, in den Zentralspeicher,
z. B. eine Festplatte, überspielt. Die Aktualisierung der
Software der dezentralen intelligenten Schaltung erfolgt au
tomatisch beim nächsten Hochlaufen (Inbetriebnahme) des Gerä
tes.
Gemäß einer Variante der Erfindung ist vorgesehen, daß die
dezentrale intelligente Schaltung im Störungsfalle ein ent
sprechendes Signal an den Zentralrechner sendet, und der Zen
tralrechner daraufhin, vorzugsweise unter Weiterbearbeitung
seines Programms, die in dem Schreib-/Lese-Speicher befind
lichen Daten aktualisiert. Im Falle des erfindungsgemäßen Ge
rätes wird eine Störung also schnell beseitigt, indem der
Zentralrechner im on-line-, off-line- oder standby-Betrieb
aktualisierte Daten in den Schreib-/Lese-Speicher der dezen
tralen intelligenten Schaltung lädt, mit der Folge, daß diese
sofort nach Erhalt der Daten ihren Betrieb wieder aufnehmen
kann. Da der Ladevorgang je nach Datenmenge unter Umständen
nur wenige Millisekunden in Anspruch nimmt, wird also in vie
len Fällen die Störung "nach außen" nicht wahrnehmbar sein,
da der Zentralrechner seine Arbeit fortsetzt.
Die Erfindung wird nachfolgend anhand zweier Ausführungsbei
spiele näher erläutert, die in den beigefügten Figuren block
schaltbildartig dargestellt sind.
Bei dem in der Fig. 1 dargestellten elektronischen Gerät kann
es sich beispielsweise um einen Teil der Steuerung eines
medizinischen Gerätes, beispielsweise einer Röntgendiagno
stikeinrichtung, handeln. Das erfindungsgemäße elektronische
Gerät weist einen Zentralrechner auf, der im folgenden als
Host bezeichnet wird und das Bezugszeichen 1 trägt. Der Host
1 ist an einen im folgenden als Systembus bezeichneten Daten-
und Adreßbus angeschlossen, von dem in der Fig. 1 nur ein mit
dem Bezugszeichen 2 versehener kurzer Abschnitt dargestellt
ist. Im Bereich des in der Fig. 1 dargestellten Abschnittes
des Systembusses 2 ist an diesen eine insgesamt mit 3 be
zeichnete dezentrale intelligente Schaltung angeschlossen.
Die dezentrale intelligente Schaltung 3, die in der Fig. 1
durch eine strichpunktierte Linie umgrenzt ist, dient bei
spielsweise der Ansteuerung von Schrittmotoren M₁, M₂ bis MN,
die dazu vorgesehen sind, Gerätekomponenten der Röntgendia
gnostikeinrichtung zu verstellen.
Die Intelligenz der dezentralen intelligenten Schaltung be
ruht auf einer mit 4 bezeichneten Recheneinrichtung, bei der
es sich beispielsweise um einen Mikrocontroller, z. B. vom Typ
SO C 31, 80 C 32, 80 C 525 etc., handeln kann.
Zur Datenspeicherung ist ein Schreib-/Lese-Speicher 5 vorge
sehen, der im folgenden kurz als Speicher bezeichnet werden
wird.
Weiter sind Ansteuerschaltungen für die Schrittmotore M₁ bis
MN vorgesehen, die mit 7₁ bis 7 N bezeichnet sind.
Um es der Recheneinrichtung 4 oder dem Host 1 zu ermöglichen,
eine der Ansteuerschaltungen 7₁ bis 7 N gezielt anzusprechen,
sind diesen Adressen zugeordnet, die mittels einer Adreßdeco
dierlogik 8 in der Weise decodiert werden, daß die jeweils
von der Recheneinheit 4 oder dem Host 1 angesprochene An
steuerschaltung über eine zugehörige Aktivierungsleitung 9₁
bis 9 N aktiviert wird. Die Aktivierungsleitungen 9₁ bis 9 N
sind einerseits an den entsprechenden Ausgängen der Adreßde
codierlogik 8 und andererseits an einen Aktivierungseingang
(enable-Eingang) der entsprechenden Ansteuerschaltung 7₁ bis
7 N angeschlossen sind. Um das Zusammenwirken der genannten
Komponenten der dezentralen intelligenten Schaltung 3 zu er
möglichen, weist diese einen internen Daten- und Adreßbus 10
auf, an den die Recheneinrichtung 4, der Speicher 5, die An
steuerschaltungen 7₁ bis 7 N und die Adreßdecodierlogik 8 an
geschlossen sind.
Um es dem Host 1 zu ermöglichen, die dezentrale intelligente
Schaltung 3 gezielt anzusprechen, an den Systembus 2 sind
außer dem Host 1 und der dezentralen intelligenten Schaltung
3 noch weitere Komponenten angeschlossen, ist ein Adreßde
coder 11 vorgesehen, der eine Kommunikation zwischen der de
zentralen intelligenten Schaltung 3 einerseits und dem Host 1
andererseits über den Systembus 2 nur dann ermöglichst, wenn
der Host 1 die dezentrale intelligente Schaltung 3 adres
siert. Der Adreßdecoder 11 kann beispielsweise in herkömm
licher Weise unter Verwendung eines digitalen Komparators und
eines Codierschalters 23 (z. B. DIL-Schalter) aufgebaut sein,
wobei die der dezentralen intelligenten Schaltung zugeordnete
einzige Adresse durch die Einstellung des Codier-Schalters 23
festgelegt wird.
Unter anderem dient der Speicher 5 der Speicherung von dem
jeweiligen Anwendungszweck der dezentralen intelligenten
Schaltung 3 entsprechenden Programmdaten für die Rechenein
richtung 4. Für die Programmdaten ist ein erster Bereich 5a
des Speichers 5 vorgesehen. Anders als herkömmliche Geräte
weist das erfindungsgemäße Gerät für diesen Zweck also keinen
Nur-Lese-Speicher, z. B. ein dem Anwendungszweck der dezentra
len intelligenten Schaltung 3 entsprechend programmiertes
PROM oder EPROM, auf.
Der Speicher 5 ist mittels einer Interface-Schaltung 12, z. B.
eines Multiplexers, wahlweise an den internen Daten- und
Adreßbus 10 oder über einen Busanschluß 24 an den Systembus 2
anschließbar. Es kann also wahlweise der Host 1 oder die
Recheneinrichtung 4 auf den Speicher 5 zugreifen. Im normalen
Betrieb ist der Speicher 5 mittels der Interface-Schaltung 12
mit dem internen Daten- und Adreßbus 10 verbunden. Nur wenn
der Host 1 den Speicher 5 adressiert, der Adreßdecoder 11 er
kennt dies und gibt über eine Leitung 13 ein entsprechendes
Signal an die Interface-Schaltung 12, besteht über den Busan
schluß 24 eine Verbindung des Speichers 5 mit dem Systembus
2.
Die Programmdaten, die sich zum ordnungsgemäßen Betrieb des
Gerätes in dem ersten Bereich 5a des Speichers 5 der dezen
tralen intelligenten Schaltung 3 befinden müssen, können also
bei Betriebsbeginn des Gerätes jeweils nach Art eines down
loads von dem Host 1 in den ersten Bereich 5a des Speichers 5
geladen werden, indem der Host 1 den Speicher 5 entspre
chend adressiert und die Programmdaten in diesen überträgt.
Im ersten Bereich 5a des Speichers 5 stehen sie dann der
Recheneinheit 4 (oder dem Host 1) zur Verfügung.
Soweit der erste Bereich 5a des Speichers 5 lediglich zur
Speicherung von Programmdaten vorgesehen ist, beschränkt sich
die Recheneinheit 4 auf Lesezugriffe. Falls der erste Bereich
5a des Speichers 5 auch dazu vorgesehen ist, während des Be
triebes des Gerätes anfallende Daten zu speichern, ist die
Recheneinheit 4 auch in der Lage, auch Schreibzugriffe auf
den Speicher 5, d. h. zumindest auf dessen ersten Bereich 5a,
auszuführen.
Auch hinsichtlich des Aufbaus der Adreßdecodierlogik 8 weicht
das erfindungsgemäße Gerät von herkömmlichen ab. Während im
Falle herkömmlicher Geräte die Adreßdecodierlogik einen Fest
wertspeicher (PROM), ein PAL oder ein GAL entsprechender Pro
grammierung umfaßt, macht auch die Adreßdecodierlogik des er
findungsgemäßen Gerätes von dem Schreib-/Lese-Speicher 5 Ge
brauch, dem zu diesem Zweck wie dargestellt eine zusätzliche
Logik 15 zugeordnet sein kann. Auch diejenigen Daten, die er
forderlich sind, um es der Recheneinheit 4 im normalen Be
trieb des Gerätes zu ermöglichen, die Ansteuerschaltungen 7₁
bis 7 N ordnungsgemäß anzusprechen, lädt nämlich der Host 1
nach Art eines downloads bei Betriebsbeginn des Gerätes in
einen entsprechenden Teil des ersten Bereichs 5a des Spei
chers 5.
Im normalen Betrieb werden im Zusammenhang mit der Adreßdeko
dierung von der Recheneinheit 4 nur Lesezugriffe auf den für
die der Adreßdecodierung dienenden Daten reservierten Teil
des ersten Bereichs 5a des Speichers 5 ausgeführt. Die unter
der jeweiligen Adresse gespeicherten Daten gelangen zu der
Logik 15 und werden von dieser in das der jeweiligen Adresse
entsprechende Freigabesignal umgesetzt, das über die entspre
chende Leitung 9₁ bis 9 N der jeweiligen Ansteuerschaltung 7₁
bis 7 N zugeführt wird.
Wenn der Speicher 5 eine Wortbreite hat, deren bit-Anzahl
wenigstens gleich der Anzahl der Freigabeleitungen 9₁ bis 9 N
ist, kann die Logik 15 gänzlich entfallen bzw. lediglich Puf
ferwirkung haben, da dann jede der Freigabeleitungen 9₁ bis
9 N direkt oder gepuffert mit dem entsprechenden Datenanschluß
des Speichers 5 verbunden ist. Ist die Anzahl der Freigabe
leitungen 9₁ bis 9 N größer als die der Wortbreite des Spei
chers 5 entsprechende bit-Anzahl, erfüllt die Logik 15 die
Funktion eines Umsetzers, der das an seinen Eingängen anlie
gende Datenwort derart umsetzt, daß der dem jeweiligen Daten
wort entsprechende Ausgang der Logik aktiv wird, d. h. einen
derartigen Pegel auf die jeweilige Freigabeleitung 9₁ bis 9 N
gibt, daß die entsprechende Ansteuerschaltung 7₁ bis 7 N durch
die Recheneinheit 4 ansprechbar ist.
Darüber hinaus dient der Speicher 5 der Kommunikation der de
zentralen intelligenten Schaltung 3 mit dem Host 1 und umge
kehrt, indem ein zweiter Bereich 5b des Speichers 5 als Zwi
schenspeicher fungiert, der einen Unterbereich 5b₁ aufweist,
in dem der Host 1 für die Recheneinrichtung 4 bestimmte Daten
ablegt, die dann von der Recheneinrichtung 4 abgefragt
werden, und einen anderen Unterbereich 5b₂ aufweist, in dem
umgekehrt die Recheneinrichtung 4 für den Host 1 bestimmte
Daten ablegt, die dann vom Host 1 abgefragt werden. Anders
als im Falle herkömmlicher Geräte ist also kein Dual Port RAM
vorgesehen.
In der Regel wird der Host 1 nur Schreibzugriffe auf den
ersten Bereich 5a des Speichers 5 ausführen, obwohl er grund
sätzlich auch Lesezugriffe, z. B. zur Überprüfung von im
ersten Bereich 5a des Speichers 5 gespeicherten Daten, aus
führen kann.
Bezüglich des zweiten Bereichs 5b des Speichers 5 wird der
Host 1 jedoch grundsätzlich sowohl Schreibzugriffe als auch
Lesezugriffe ausführen, da anders die Kommunikation zwischen
dem Host 1 und der dezentralen intelligenten Schaltung 3
nicht möglich wäre.
Wenn die Recheneinheit 4, so wie im Falle des beschriebenen
Ausführungsbeispieles, über eine durch einen strichliert ab
geteilten, mit 25 bezeichneten Bereich der Recheneinheit 4
angedeutete watch dog-Funktion verfügt, die im Falle einer
Störung ein entsprechendes Signal abgibt, kann dieses Signal
dazu verwendet werden, den Host 1 zu veranlassen, zur Behe
bung der Störung aktualisierte Daten in den Speicher 5 zu
laden. Dies ist im Falle der Fig. 1 dadurch schematisch an
gedeutet, daß eine Leitung 18 von der Recheneinheit 4 zu dem
Speicher 5 geführt ist. Hierdurch soll veranschaulicht wer
den, daß auf eine Störung hinweisende Daten in den als Zwi
schenspeicher dienenden zweiten Bereich 5b des Speichers 5
geschrieben werden, die von dem Host 1 bei der nächsten Kom
munikation mit der dezentralen intelligenten Schaltung 3 ge
lesen werden. Es ist auch möglich, daß der watch dog-Funktion
keine besondere Leitung zugeordnet ist, sondern die entspre
chenden Daten über den internen Daten- und Adreßbus 10 in den
als Zwischenspeicher dienenden zweiten Bereich 5b des Spei
chers 5 geschrieben werden.
An den Host 1 ist ein Zentralspeicher 26, z. B. ein Festplat
tenspeicher angeschlossen, in dem die für den Betrieb des
elektronischen Gerätes erforderliche Software einschließlich
der in die Speicher 5 zu ladenden Daten gespeichert ist. Bei
einem Software-up date sind dann auch in der dezentralen in
telligenten Schaltung 3 keine Firmware (in einem nichtflüch
tigen Speicher gespeicherte Software) und/oder der Adreßdeco
dierung dienende Bauelemente (PROMs, PALs, GALs etc.) zu tau
schen. Im bevorzugten Falle wird einfach die neue Gerätesoft
ware, z. B. per Diskette mittels eines nicht dargestellten
Diskettenlaufwerkes, in den Zentralspeicher 26 überspielt.
Die Aktualisierung der Software der dezentralen intelligenten
Schaltung 3 erfolgt automatisch beim nächsten Hochlaufen
(Inbetriebnahme) des Gerätes.
Das Ausführungsbeispiel gemäß Fig. 2 unterscheidet sich von
dem zuvor beschriebenen zunächst dadurch, daß an den Busan
schluß 24 eine dem Host 1 zugeordnete serielle Schnittstelle
19 angeschlossen ist, die Daten von dem Host 1 erhält bzw.
diesem Daten zuführt. Adressiert wird die serielle Schnitt
stelle 19 über eine Leitung 22 von der Interface-Schaltung
12.
An die Interface-Schaltung 12 ist außerdem eine parallele
Schnittstelle 20 mit Schnittstellenanschlüssen 28₁ bis 28 n
angeschlossen.
Eine weitere an den internen Daten- und Adreßbus 10 ange
schlossenen serielle Schnittstelle 21 ist der Recheneinheit 4
zugeordnet. Die serielle Schnittstelle 21 erhält Daten von
der Recheneinheit 4 bzw. führt dieser Daten zu. Adressiert
wird die serielle Schnittstelle 21 über die Logik 15 und eine
Leitung 27 ebenfalls von der Interface-Schaltung 12.
Die Schnittstellen 19, 20 und 21 dienen dem Datenaustausch
mit dem medizinischen Gerät, z. B. um Positionssensoren oder
dergleichen abzufragen oder um Anzeigen anzusteuern.
Die dezentrale intelligente Schaltung 3 ist vorzugsweise als
Flachbaugruppe ausgeführt, die über eine vorzugsweise genorm
te Steckverbindung mit dem Systembus 2 verbunden wird.
Im Falle des beschriebenen Ausführungsbeispieles handelt es
sich bei der dezentralen intelligenten Schaltung 3 um eine
Ansteuerschaltung für Schrittmotore. Selbstverständlich kön
nen auch beliebigen anderen Zwecken, beispielsweise in der
Kommunikationstechnik oder der Meß-, Steuer- und Regelungs
technik, dienende dezentrale intelligente Schaltung in dem
erfindungsgemäßen Gerät eingesetzt werden. Auch muß das er
findungsgemäße Gerät nicht wie im Falle des beschriebenen
Ausführungsbeispiels Bestandteil eines medizinischen Gerätes
sein; beliebige andere Anwendungen sind möglich.
Claims (9)
1. Elektronisches Gerät aufweisend
- a) einen Zentralrechner (1), und
- b) eine dezentrale intelligente Schaltung (3) mit
- b₁) einer Recheneinheit (4) und
- b₂) einem der Recheneinheit (4) zugeordneten Schreib/Lese-Speicher (5),
wobei mittels des Zentralrechners (1) dem jeweiligen Anwen
dungszweck der dezentralen intelligenten Schaltung (3) ent
sprechende Daten in einen ersten Bereich (5a) des Schreib-
/Lese-Speichers (5) zumindest ladbar und mittels der
Recheneinrichtung (4) Daten aus dem ersten Bereich (5a) des
Schreib-/Lese-Speicher (5) zumindest auslesbar sind, und wo
bei der Schreib-/Lese-Speicher (5) einen zweiten, zur
Zwischenspeicherung von Kommunikationszwecken zwischen dem
Zentralrechner (1) und der dezentralen intelligenten
Schaltung (3) dienenden Daten vorgesehen Bereich (5b)
enthält.
2. Elektronisches Gerät nach Anspruch 1, bei dem der zweite
Bereich (5b) des Schreib-/Lese-Speichers (5) in zwei
Unterbereiche (5b₁, 5b₂) unterteilt ist, von denen einer zur
Zwischenspeicherung von von der dezentralen intelligenten
Schaltung (3) zu dem Zentralrechner (1) und der andere zur
Zwischenspeicherung von von dem Zentralrechner (1) zu der
dezentralen intelligenten Schaltung (3) zu übertragenden
Daten vorgesehen ist.
3. Elektronisches Gerät nach Anspruch 1 oder 2, das einen Da
ten- und Adreßbus (2), an den der Zentralrechner (1) und die
dezentrale intelligente Schaltung (3) angeschlossen sind, und
eine Interface-Schaltung (12) aufweist, mittels derer der
Schreib-/Lese-Speicher (5) an den Daten- und Adreßbus (2) an
geschlossen ist, wenn der Zentralrechner (1) auf den Schreib-
/Lese-Speicher (5) zugreift, bzw. der Schreib-/Lese-Speicher
(5) an die Recheneinrichtung (4) angeschlossen ist, wenn
diese auf ihn zugreift.
4. Elektronisches Gerät nach einem der Ansprüche 1 bis 3, bei
dem der erste Bereich (5a) des Schreib-/Lese-Speichers (5)
zur Aufnahme von Programmdaten für die Recheneinrichtung (4)
vorgesehen ist.
5. Elektronisches Gerät nach einem der Ansprüche 1 bis 4,
bei dem der erste Bereich (5a)des Schreib-/Lese-Speichers (5)
zur Aufnahme von der Adreßdecodierung innerhalb der
dezentralen intelligenten Schaltung (3) dienenden Daten
vorgesehen ist.
6. Elektronisches Gerät nach einem der Ansprüche 1 bis 5, bei
dem als Schreib-/Lese-Speicher (5) ein dynamischer oder sta
tischer Schreib-/Lese-Speicher vorgesehen ist.
7. Elektronisches Gerät nach einem der Ansprüche 1 bis 6, bei
dem ein vorzugsweise dem Zentralrechner (1) zugeordneter Zen
tralspeicher (26) vorgesehen ist, in dem die für den Betrieb
des elektronischen Gerätes erforderliche Software ein
schließlich der in den Schreib-/Lese-Speicher (5) zu ladenden
Daten gespeichert ist.
8. Elektronisches Gerät nach einem der Ansprüche 1 bis 7,
dessen dezentrale intelligente Schaltung (3) im Störungsfalle
ein entsprechendes Signal an den Zentralrechner (1) sendet,
der daraufhin, vorzugsweise unter Weiterbearbeitung seines
Programms, die in dem Schreib-/Lese-Speicher (5) befindlichen
Daten aktualisiert.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19530154A DE19530154A1 (de) | 1994-03-02 | 1995-08-16 | Elektronisches Gerät |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4406835A DE4406835A1 (de) | 1994-03-02 | 1994-03-02 | Elektronisches Gerät |
DE19530154A DE19530154A1 (de) | 1994-03-02 | 1995-08-16 | Elektronisches Gerät |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19530154A1 true DE19530154A1 (de) | 1997-02-20 |
Family
ID=6511626
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4406835A Ceased DE4406835A1 (de) | 1994-03-02 | 1994-03-02 | Elektronisches Gerät |
DE19530154A Ceased DE19530154A1 (de) | 1994-03-02 | 1995-08-16 | Elektronisches Gerät |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4406835A Ceased DE4406835A1 (de) | 1994-03-02 | 1994-03-02 | Elektronisches Gerät |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE4406835A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19802341C1 (de) * | 1998-01-22 | 1999-08-12 | Siemens Ag | Medizinisches System |
DE10250179A1 (de) * | 2002-10-28 | 2004-05-13 | OCé PRINTING SYSTEMS GMBH | Verfahren und Einrichtung zum Betreiben eines Datenverarbeitungs-Systems bei sich ändernder Firmware |
DE10296979B4 (de) * | 2001-06-22 | 2010-03-11 | Intel Corporation, Santa Clara | Computersystem mit einer aktiven Speicherbusperipherieeinrichtung und Verfahren zur Steuerung einer aktiven Speicherbusperipherieeinrichtung |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6622245B1 (en) * | 2000-03-30 | 2003-09-16 | Intel Corporation | Firmware field programming interface and module for programming non-volatile memory on a circuit board while isolating the processor from power using expansion bus controller |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5261114A (en) * | 1990-11-09 | 1993-11-09 | Ast Research, Inc. | Method and apparatus for providing down-loaded instructions for execution by a peripheral controller |
-
1994
- 1994-03-02 DE DE4406835A patent/DE4406835A1/de not_active Ceased
-
1995
- 1995-08-16 DE DE19530154A patent/DE19530154A1/de not_active Ceased
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19802341C1 (de) * | 1998-01-22 | 1999-08-12 | Siemens Ag | Medizinisches System |
DE10296979B4 (de) * | 2001-06-22 | 2010-03-11 | Intel Corporation, Santa Clara | Computersystem mit einer aktiven Speicherbusperipherieeinrichtung und Verfahren zur Steuerung einer aktiven Speicherbusperipherieeinrichtung |
DE10250179A1 (de) * | 2002-10-28 | 2004-05-13 | OCé PRINTING SYSTEMS GMBH | Verfahren und Einrichtung zum Betreiben eines Datenverarbeitungs-Systems bei sich ändernder Firmware |
Also Published As
Publication number | Publication date |
---|---|
DE4406835A1 (de) | 1995-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3803759C2 (de) | ||
DE3300260C2 (de) | ||
DE19755516A1 (de) | Messeinrichtung für die Flüssigkeits- und/oder Gasanalyse und/oder für die Messung von Feuchte in Flüssigkeiten und/oder Gasen | |
DE69730430T2 (de) | Verfahren und gerät zum bereitstellen von verbesserten diagnostischen funktionen in einem computersystem | |
DE60206336T2 (de) | Industrielles Steuerungssystem und-verfaher mit einem E/A Prozessor mit Cache-speicher zur Optimierung der Übertragung von geteilten Daten | |
DE4037578C2 (de) | Verfahren zum Betreiben eines Microcomputersystems | |
DE2407241A1 (de) | Verfahren und anordnung zur erhoehung der verfuegbarkeit eines digitalrechners | |
DE2317576A1 (de) | Einrichtung zur ausfallbedingten umordnung von speichermoduln in einer datenverarbeitungsanlage | |
DE3209046C2 (de) | Terminal-Verarbeitungssystem | |
DE4411389C2 (de) | Programmierbare Steuereinheit und Betriebsverfahren | |
DE19780639C2 (de) | Arbeitsübernahmesystem | |
DE2554502B2 (de) | ||
EP0624843A2 (de) | Adressierfehlererkennungsverfahren für ein elektrisches Gerät | |
DE19530154A1 (de) | Elektronisches Gerät | |
DE3224298A1 (de) | Elektronisches geraet | |
EP0347970B1 (de) | Verfahren zum Prüfen eines Festwertspeichers und Anordnung zur Durchführung des Verfahrens | |
WO2009062655A1 (de) | Verfahren zum prüfen eines arbeitsspeichers | |
EP0009625B1 (de) | Datentransferschalter mit assoziativer Adressauswahl in einem virtuellen Speicher | |
DE2230727C3 (de) | Schaltungsanordnung zur dynamischen Zuteilung von Speicherzyklen mit Vorrangs steuerung | |
DE2719199A1 (de) | Datenverarbeitungssystem | |
DE2751416A1 (de) | Numerisches system zur datenbehandlung, insbesondere fuer raumfahrzeuge | |
DE3149678C2 (de) | Anordnung zur Zwischenspeicherung von zwischen zwei Funktionseinheiten in beiden Richtungen zu übertragenden Informationen in einem Pufferspeicher | |
DE10137332B4 (de) | Verfahren und Anordnung zur Ausgabe von Fehlerinformationen aus Halbleitereinrichtungen | |
DE1774212B2 (de) | En 20417 12.08.67 " 37132 bez: datenverarbeitungsanlage | |
DE112018006907T5 (de) | Elektronisches steuergerät und fehlererkennungsverfahren eineskonfigurationsspeichers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 4406835 Format of ref document f/p: P |
|
8131 | Rejection |