DE2719199A1 - Datenverarbeitungssystem - Google Patents

Description

Die Erfindung betrifft ein Datenverarbeitungssystem,

Eine der wesentlichsten, vielleicht auch die wichtigste Dominante bei den Kosten in einem betriebsfähigen Oatenverarbeitungssystem Hegt In der Software. Wenn neue Hardware-Generationen geschaffen wurden, wurde offensichtlich, daß zu viel Zeit und Geld in die laufende Software und Anwenderprogramme investiert werden mußten, da diesbezüglich zugunsten der neuen Hardware-Generationen wesentliche Dinge mißachtet wurden. Wenn in der Vergangheit ein Anwender unter massiven Anstrengungen für ein neues System überzeugt wurde, indem ihm der Vorschlag unterbreitet wurde, daß durch einfaches Umschalten auf einen neuen Computerlieferanten mit einem günstigen Kosten-/Leistungsverhältnis übergegangen werden kann, war er empfänglich für die Begründung, daß die bereits entwickelte Software nicht weiter verwendet werden kann. Somit 1st es ein vorrangiges Erfordernis, daß neue Hardware-Computergenerationen wirklich kompatibel mit bereits entwickelter Software sind.

Ein bekanntes Datenverarbeitungssystem 1st mit einer Emulationseinheit ausgestattet, wobei Instruktionen in einem unnatürlichen Modus ausgeführt werden, um unterschiedliche Datenverarbeitungssysteme zu emulieren. Dieses bekannte System weist den Nachteil auf, daß separate Emulationseinheiten komplex und teuer sind.

Es 1st eine Aufgabe der vorliegenden Erfindung, ein Datenverarbeitungssystem aufzuweisen, das die Fähigkeit besitzt,mit anderen Datenverarbeitungssystemen zu emulieren und das dennoch verhältnismäßig einfach und billig aufgebaut 1st.

Diese Aufgabe wird gemäß der Erfindung gelöst durch eine Vielzahl von firmware-konfigurablen Modulen, nichtflüchtige Hi1fsspeicher zum Speichern von Firmware-

709845/1054
26. April 1977

Informationen für die genannten Module, durch Programmspeicher zur Speicherung eines Zugangprogrammes für den Zugriff von Informationen, die in den genannten Hilfsspeichern gespeichert sind, und durch Verarbeitungsmittel, wobei die Anordnung so getroffen ist, daß im Betrieb als Reaktion auf ein Einleitungssignal das Zugriffsprogramm wirksam ist, um zu bewirken, daß die Verarbeitungsmittel die genannte Firmware-Information, die aus dem Hilfsspeicher ausgelesen wird, zu den firmware-konfigurablen Modulen übertragen wird und daß dadurch die genannten Module konfiguriert werden.

Das System gemäß der Erfindung weist den Vorteil auf, daß es auf einfache Weise mit anderen Datenverarbeitungssystemen emulieren kann, Indem eine virtuelle Maschine mit spezieller Firmware-Information geschaffen wird, mit der die firmware-konfigurablen Module konfiguriert werden.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der beillegenden Zeichnungen beschrieben. In diesen zeigen

Fig. 1 ein Blockschaltbild eines Datenverarbeitungssystems und

Fig. 2 eine detaillierte Darstellung eines Datenverarbeitungssystems nach Fig. 1.

Zunächst wird auf Fig. 1 Bezug genommen, in der ein Blockschaltbild eines Datenverarbeitungssystems gezeigt ist. Das in Fig. 1 gezeigte System ist busorientiert, indem verschiedene Subsysteme einschließlich des Processorsystems 1 über mindestens einen Internen Transferbus 2 miteinander gekoppelt sind. Der interne Transferbus 2 ist in einem internen Transferbussystem 3 angeordnet, das ebenfalls eine Vielzahl von lokalen Busadaptoren 4 enthält,

7098A5/10B4

26. April 1977

einen internen Buskommunikationsadaptor 5, eine Bussteuerlogik 6 und eine Zeitgabesteuerlogik 7. In dem internen Übertragungsbussystem können bis zu 16 lokale Busadaptoren mit dem internen Transferbus 2 gekoppelt sein. Das nichtbezeichnete Subsystem 8 kann aus einem in typischer Weise aufgebauten Subsystem bestehen, wie es in busorientierten Oatenverarbeitungssystemen üblich ist. Es kann z. B. folgende Teile enthalten: Kernspeicher, Bandeinheit, Platteneinheit, Drucker, Anzeigeschirm usw. Das Servicesubsystem 9 kann eine Systemkonsole enthalten, um eine Zweiwegkommunikation zwischen einem Bediener und dem Datenverarbeitungssystem zu ermöglichen.

Die Funktion des internen Transferbus 2 liegt darin, daß er Informationen von einem lokalen Busadaptor zu einem anderen Busadaptor Überträgt. Alle Informationen werden in sequenzieller Welse nach einem gemeinsamen Verfahren über den Internen Transferbus übertragen. Die identischen lokalen Busadaptoren schaffen eine Anpassung zwischen jedem Subsystem und dem Internen Transferbus 2. Jeder lokale Busadaptor liefert alle logischen Operationen, die nötig sind, um sicherzustellen, daß eine Interne Obertragungsbusvorschrift zu jeder Zeit aufrechterhalten wird.

Die Bussteuerlogik 6 führt verschiedene Funktionen aus. Sie entscheidet über alle lokalen Busadaptoranforderungen bezüglich der Benutzung des internen Transferbuses nach einer fest vorgegebenen Prioritätsbasis. Die Bussteuerlogik prüft auch die Parität aller Nachrichten, die über den internen Transferbus gesendet werden und übermittelt das Ergebnis der Paritätsprüfung auf dem Internen Transferbus

709845/1054 26. April 1977

zur Analyse durch die Kommunikationsiokaibusadaptoren. Die Bussteuerlogik kann eine Kommunikation mit dem Servicesubsystem 9 und dem Processorsubsystem 1 mit Hilfe des seriellen Servicebus 10 durchführen, um verschiedene Systembedingungen über historische und Statusinformations- und Konfigurationssignale zu liefern. Die internen Transfersubsysteme sind so aufgebaut, daß alle Operationen 1n den internen Transfersubsystemen synchronisiert sind mit den Takt- und Phasensignalen, die von der Zeitsteuerlogik 7 ausgehen.

Der interne Buskommunikationsadaptor 5 erleichtert die Kommunikation zwischen den Systemkomponenten, die mit dem internen Obertragungsbussystem 3 und den Subsystemen, die mit einem zweiten internen Obertragungssubsystem 3', mit dem zusätzliche Subsysteme 8* verbunden sind, zusammenwirken.

Fig. 2 enthält ein Blockschaltbild des Servicesubsystems 9. Ein Instruktionszähler 12 besteht aus einem 16-Bit-Zähler, der einen Instruktionsspeicher 14 adressiert, wobei die Ergebnisspeicherdaten einem Serviceprocessor zugänglich gemacht werden. Zwei Operationsmodi sind bei dem Instruktionszähler 12 möglich: Inkrement- und ParalIeI ladung. Normalerwelse adressiert der Instruktionszähler nacheinander die Speicherplätze in dem Instruktionsspeicher 14, in dem er nach einem Inkrementmodus arbeitet. Der Parallellademodus wird zur Adressierung des Instruktionszählers während einer Verzweigungsoperation verwendet, wenn nicht die nachfolgende Speicherstelle adressiert werden soll. Dies wird später noch im einzelnen beschriebe^ _{Q g} ^ _{g f} ^ _Q

26. April 1977

Der Instruktionsspeicher 14 reagiert auf eine 16-Bit-Speicheradresse und er weist 65 535 ansteuerbare Speicheradressen auf. Die ersten 1024 Speicheradressen befinden sich In einem nichtflüchtigen Lesespeichertei1 (read-only memory) in dem Instruktionsspeicher. Der restliche Speicher befindet sich in einem Lese-/Schre1bwahlfreien Zugriffsteil 18. Die Zahl der frei ansteuerbaren Speicherwörter, die tatsächlich eingesetzt sind, hängen von der Charakteristik eines gegebenen Systems ab, in dem sich das Servicesubsystem befindet.

Ein Instruktionsregister 20 besteht aus einem 18-Bit-Register und empfängt sowohl auszuführende 16-B1t-Instruktionen als auch ein Paritätsbit für jedes von zwei Instruktionsbytes. Eine Instruktionsdecodierlogik 22 1st zur Decodierung des Operationscodeteils der Instruktion vorgesehen, der zeitwellig in dem Instruktionsregister 20 gespeichert wird. Die Instruktionsdecodierlogik 22 liefert Steuersignale, die zur Ausführung einer speziellen Instruktion notwendig sind, die durch den OP-Code identifiziert wird. In dem hier beschriebenen bevorzugten Ausführungsbeispiel der Erfindung können das Servicesubsystem 9 und der programmierbare Lesespeicherchip zur Decodierung in der Instruktionsdecodierlogik 22 verwendet werden.

Das Servicesubsystem 9 enthält 16 Allgemeinzweckregister, die in einem Registerspeicher 24 angeordnet sind. Diese Allgemeinzweckregister werden als Akkumulatoren, Indexregister, Zähler usw. verwendet. Alle arithmetischen, Schiebe-, Lade- und Speicheroperationen werden in einem oder mehreren dieser Register durchgeführt.

709845/10B4 26. April 1977

Die Basislogikstruktur des Serviceprocessors orientiert sich um die 16-Bit-Arithmetik-und Logikeinheit 26. In dem hler beschriebenen bevorzugten AusfUhrungsbeispiel des Serviceprocessors besteht die Arithmetik- und Logikeinheit 26 aus einer Vielzahl von integrierten Schaltungschips.

Die Daten werden In den und aus dem Serviceprocessor über eine externe Registereinheit 28 übertragen. Die verwendete Adressenstruktur erlaubt die Verwendung von 128 externen Registern in der Registereinheit 28. Die Kommunikation zu dem internen Transferbussystem 2 (Fig. 1) wird durch einen lokalen Busadaptor 30 bewirkt, der in dem Serviceprocessor 9 enthalten ist. Zusätzlich können die Register der externen Registereinheit 28 zur Kommunikation mit einer Vielzahl von peripheren Subsystemen verwendet werden, die durch den Logikblock 32 dargestellt sind. Während einer normalen Datenverarbeitungssystemoperation wird das Servicesubsystem als E1ngangs-/Ausgangssteuere1nhe1t verwendet, die zwischen den durch den Block 32 dargestellten peripheren Einheiten und dem Internen Transferbus 2 und dem mit diesem gekoppelten Subsystem angeordnet 1st.

Es wird bemerkt, daß das Servicesubsystem 9 mit dem Systemprocessor 1 Über die externe Registereinheit 28, den lokalen Busadaptor 30 und den internen Transferbus 2 Kommunikation betreiben kann. Zusätzlich kann jedoch eine direktere Kommunikation zwischen dem Servicesubsystem 9 und dem Systemprocessor 1 Über den seriellen Servicebus 10 betrieben werden.

703845/10BA

- ίο -

Die externe Registereinheit 28 wird auch dazu verwendet, um eine Operatorkonsole 34 mit dem Serviceprocessor zu koppeln. Die Hauptschalter und Anzeigen für den Systemstart und die Steuerung sind auf der Operatorkonsole 34 angeordnet. Die Operatorkonsole 1st ebenfalls mit dem Instruktionszähler 12 (Befehlszähler) verbunden, um den Instruktionszähler 12 auf einen vorbestimmten Speicherplatz 1n dem Lesespeicherteil 16 des Instruktionsiä'hlers 14 zu setzen, wenn der ihm nachfolgende Systembeginn gewünscht wird. Ein Befehlslogikblock 38 kann ebenfalls den Instruktionszähler 12 auf einen vorbestimmten Speicherplatz einstellen, In Abhängigkeit von einem extern an den Serviceprocessor 9 angelegten Signal.

Die Firmware für das gesamte System 1st auf einem beweglichen Speichermedium gespeichert, z. B. einer flexiblen Platte (Diskette), das mit der zugehörigen Elektronik durch den In Flg. 2 gezeigten Block dargestellt wird. Eine solche flexible Platteneinheit kann manuell entfernt werden und durch eine andere Platteneinheit ersetzt werden.

Wenn die Energie für das System unterbrochen wurde, was bewußt oder unerwartet geschehen kann, wird die Firmware in der Firmware-Logik 44 des Systemprocessors 1, in dem wahlfreien Zugriffsspeicherteil 18 des Befehlsspeichers 14 (innerhalb des Serviceprocessors) und 1n anderen fluchtigen Firmware-Speicherteilen in den verschiedenen Modulen 40 zerstört. Diese firmwarekonfigurierten Module sind deshalb zu dieser Zelt vollständig betriebsunfähig.

26. April 1977 _709845/1054

- li -

Der Systemstart wird eingeleitet, indem ein Energiesteuerschalter (nicht gezeigt), der in der Konsole 34 oder an einem anderen geeigneten Ort angeordnet sein kann, betätigt wird. Zusätzlich zu der Inbetriebnahme durch gewöhnliche Betätigung eines Energierelais werden die Motoren zum Antrieb der Speicher usw. in Betrieb gesetzt, indem durch Betätigung des Stromschalters ein Signal an den Instruktionszähler 12 angelegt wird, der sich im Serviceprocessor befindet, um den Instruktionszähler auf eine vorbestimmte Speicheradresse (z. B. 00000) zu setzen, die sich innerhalb des Lesespeicherteils des Instruktionsspeichers 14 befindet. Die vorbestimmte Speicheradresse bzw. die dieser zugeordnete Speicherstelle enthält den ersten Befehl einer einfachen Bootstrap Routine, durch die nach Erreichung einer vorbestimmten Geschwindigkeit der Platte 36 die Laderoutine von der Platte 36 gerufen wird. Wie allgemein bekannt ist, besteht eine Bootstrap Routine aus einer vorläufigen Vorsetzinstruktion, die andere Befehle aufruft, um Programme und Daten zu lesen. Diese Laderoutine verläuft über die externe Registereinheit in den wahlfreien Speicherzugriffsteil 18 des Instruktionsspeichers 14. Wenn die gesamte Laderoutine von der Platte 36 abgeschlossen ist, erfolgt eine Bootstrap Routinenverzweigung zu der ersten Instruktion der Laderoutine, wodurch eine Steuerung des Serviceprocessors und die Konfigurierung der firmwarekonfigurierbaren Module 40 mit der von der Platte 36 entnommenen Firmware-Informationen vorgenommen wird. Die Laderoutine ist für das individuelle System, das für die Konfigurierung vorbereitet 1st, zugeschnitten:

709845/1054 26. April 1977

ζ. B. enthält die Laderoutine oder hat Zugriff zu Informationen, welche spezielle firmware-konfigurierbare Module mit speziellen Anschlußstellen des internen Transferbus 2 verbindet.

Die Firmware-Logik 44 kann entweder über den seriellen Servicebus 10 oder den internen Transferbus 2 konfiguriert werden, wobei alle anderen firmware-konfigurierbaren Module von der Information konfiguriert werden müssen, die auf der Platte 36 über den internen Transferbus 2 auftritt.

Wenn alle firmware-konfigurierbaren Module in dem System einschließlich dem Systemprocessor mit der Firmware-Information von der Platte 36 konfiguriert wurden, verzichtet der Serviceprocessor auf die Systemkontrolle des Systemprocessors 1. Zu dieser Zeit wird der Serviceprocessor selbst rekonfiguriert, um als E1ngabe-/Ausgabesteuerteil für die peripheren Einheiten 32 durch Oberlagerung der Laderoutine in dem wahlfreien Speicherzugriffsteil 18 des Instruktionsspeichers 14 durch geeignete Firmware von der Platte 36 zu wirken. Nun wird eine normale Operation einsetzen.

Es ist ersichtlich, daß ζ. Β. eine dynamische Rekonfiguration dadurch erreicht werden kann, daß ein Unterbrechungssignal von einer entsprechenden Stelle in dem Datenverarbeitungssystem an die (Interbrechungslogik 38 des Serviceprocessors geliefert werden kann. Wenn die spezielle Unterbrechung den Instruktionszähler auf einen vorbestimmten Speicherbereich In dem Lesespeicher 16 des Befehlsspeichers 14 lenkt, wird die erste Instruktion in der Bootstrap Routine gebildet. Dann wird das System 1n der vorbeschriebenen Weise rekonfiguriert mit der Firmware, die auf der Platte 36

709845/1064

26. April 1977

2VI919S

enthalten ist. Letztere kann auf einfache Weise durch eine andere Platte ersetzt werden bevor eine Unterbrechung oder Wiedereinleitung stattgefunden hat.

26. April 1977

709845/1054

Claims (6)

1. 271b»199

   NCR CORPORATION Dayton, Ohio (V.St.A.)

   Patentanmeldung

   Unser Az.: Case 2352/GER

   DATENVERARBEITUNGSSYSTEM

   Patentansprüche:

   Datenverarbeitungssystem, gekennzeichnet durch eine Vielzahl von firmware-konfigurablen Modulen (1, 9, 40), nichtflüchtige Hi1fsspeicher (36) zum Speichern von Firmware-Informationen für die genannten Module, durch Programmspeicher (14) zur Speicherung eines Zugangprogramms für den Zugriff von Informationen, die in den genannten Hilfsspeichern (36) gespeichert sind, und durch Verarbeitungsmittel (12, 28), wobei die Anordnung so getroffen ist, daß im Betrieb als Reaktion auf ein Einleitungssignal das Zugriffsprogramm wirksam ist, um zu bewirken, daß die Verarbeitungsmittel die genannte Firmware-Information, die aus dem Hi1fsspeieher (36) ausgelesen wird, zu den firmwarekonfigurablen Modulen (1, 9, 40) übertragen wird und daß dadurch die genannten Module konfiguriert werden.
2. 2. System nach Anspruch 1, dadurch gekennzeichnet, daß der Programmspeicher einen nichtflüchtigen Lesespeicherbereich (16) enthält, in dem eine Bootstrap Routine gespeichert 1st und daß er einen Lese-ZSchreibspeicherbereich (18) enthält und daß in dem HilfsSpeicher (36) eine Laderoutine zur Steuerung dejr,Firmware-Informationsübertragung vorgeselrefl ist, woberim Betrieb als Antwort

   26. April 1977

   auf das genannte Einleitungssignal die genannte Bootstrap Routine wirksam wird und bewirkt, daß die Verarbeitungsmittel die Laderoutine von dem Hilfsspeicher (36) zu dem Lesc/Schreibspeicherbereich (18) Übertragen.
3. 3. System nach Anspruch 2, dadurch gekennzeichnet, daß die Verarbeitungsmittel einen Befehlszähler (12) enthalten, durch den der Programmspeicher (14) adressiert wird und daß durch das Einleitungssignal der Befehlsspeicher auf eine Anfangsadresse von der Bootstrap Routine gesetzt wird.
4. 4. System nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die genannte Laderoutine, wenn sie in dem Lese-/Schre1bspeicherbereich (18) gespeichert 1st, bewirkt, daß die Verarbeitungsmittel die aus dem Hilfsspeicher (36) ausgelesene Firmware-Information an die fIrmware-konfIgurabien Module (1, 9, 40) übertragen, wobei die genannten Module konfiguriert werden.
5. 5. System nach Anspruch 4, gekennzeichnet durch eine E1ngangs-/Ausgangssteuere1nhe1t (9), die eine von den genannten firmware-konfIgurablen Modulen bildet und die genannten Verarbeitungsmittel und Programmspeicher (14) enthalt, wobei die Laderoutine so angepaßt 1st, daß sie bewirkt, daß eine Oberlagerung der Laderoutine durch die Firmware-Information für die genannte E1ngangs-/Ausgangssteuervorrichtung (9) stattfindet.

   709845/1054

   26. April 1977
6. 6. System nach einem der vorangehenden Ansprüche, gekennzeichnet durch einen Energiesteuerschalter, der im Betrieb das genannte Einleitungssignal liefert.

   709845/1054