CH522921A - Rechneranlage - Google Patents

Rechneranlage

Info

Publication number
CH522921A
CH522921A CH1452170A CH1452170A CH522921A CH 522921 A CH522921 A CH 522921A CH 1452170 A CH1452170 A CH 1452170A CH 1452170 A CH1452170 A CH 1452170A CH 522921 A CH522921 A CH 522921A
Authority
CH
Switzerland
Prior art keywords
data
control
unit
memory
register
Prior art date
Application number
CH1452170A
Other languages
English (en)
Inventor
Scott Jr Baynard Joseph
Lee Coffin Ronald
Edenfield Cullom James
Ehrlich Nathan
Jones Garner
William Olson John
Frank Widman Dennis
Original Assignee
Western Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US836241A priority Critical patent/US3623011A/en
Priority to SE08388/70A priority patent/SE353805B/xx
Priority to GB38944/70A priority patent/GB1253648A/en
Priority to BE756587A priority patent/BE756587A/xx
Priority to DE19702047256 priority patent/DE2047256C3/de
Priority claimed from DE19702047256 external-priority patent/DE2047256C3/de
Application filed by Western Electric Co filed Critical Western Electric Co
Priority to CH1452170A priority patent/CH522921A/de
Priority to FR7035934A priority patent/FR2109164A5/fr
Priority to NLAANVRAGE7015286,A priority patent/NL171843C/xx
Publication of CH522921A publication Critical patent/CH522921A/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2736Tester hardware, i.e. output processing circuits using a dedicated service processor for test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description


  
 



  Rechneranlage
Die Erfindung betrifft eine Rechneranlage mit einer Vielzahl von Speicherschaltungen, einer Vielzahl von Verarbeitungsschaltungen und Datenwegen, die die Speicherschaltungen und die Verarbeitungsschaltungen verbinden und Datenverarbeitungsoperationen mit in den Speicherschaltungen gespeicherten Daten ermöglichen.



   In der britischen Patentschrift   954 225    (2.4.1964) ist eine Rechneranlage offenbart, bei der zur Bestimmung der Lage eines Fehlers Reserveeinheiten an Stelle von in Betrieb befindlichen Einheiten eingesetzt werden.



  Diese Anordnung hat den Nachteil, dass bei der Fehler   feststellung    die gesamte Anlage und alle normalen Datenwege beteiligt sind. Es müssen daher die normalen Datenverarbeitungsfunktionen der Anlage unterbrochen werden, um die Lage von Fehlern feststellen zu kön   wien.   



   Bei bekannten Anlagen der oben beschriebenen Art tritt daher als Problem die Notwendigkeit auf, die normalen Datenwege zur Lokalisierung von Fehlern zu benutzen, so dass die normalen Datenverarbeitungsvorgänge unterbrochen werden müssen.



   Die Erfindung hat sich die Aufgabe gestellt, diese Nachteile zu beseitigen.



   Die   erfindungsgemässe    Rechneranlage ist dadurch gekennzeichnet, dass ein von den genannten Datenwegen getrennter Prüfsignalweg die Speicherschaltungen mit einer Wartungsanordnung verbindet, die unabhängig von diesen Datenwegen Daten in die Speicherschaltungen einschreibt und aus ihnen liest.



   Eine Weiterbildung der Erfindung ist dadurch gekennzeichnet, dass der Prüfsignalweg eine zeitlich gemeinsam benutzte Datensammelleitung zum Einschreiben von Daten in   eine    und Lesen von Daten aus einer Vielzahl der Speicherschaltungen enthält. Dadurch wird der Umfang der   Verbindungsadern    wesentlich verringert.



   Ausserdem sieht eine Weiterbildung der Erfindung vor, dass die Wartungsanordnung eine Programm- und Prüfdatenspeicheranordnung und einen Signalverteiler enthält, der sequentiell entsprechend programmierten   Schritten    Prüfdaten an die Speicherschaltungen gibt und zur Feststellung von Fehlerzuständen Prüfergebnisse aus den Speicherschaltungen liest. Die gesamte Fehlerlokalisierung lässt sich dann automatisch durchführen.



   Schliesslich sieht eine Weiterbildung der Erfindung vor, dass die Programm- und Prüfdatenspeicheranordnung einen Signalverteiler enthält, der sequentiell entsprechend programmierten Schritten Prüfdaten an die Speicherschaltung gibt und zur Feststellung von Fehlerzuständen   Prüfergebnisse    aus den Speicherschaltungen liest. Es kann daher jeweils nur die richtige Prüffolge für eine bestimmte Einheit gewählt werden, wodurch sich die Geschwindigkeit der Fehlerisolierung erhöhen   liest   
Nachfolgend wird die Erfindung anhand der Zeichnungen beispielsweise näher beschrieben.

  Es zeigen:
Fig. 1 ein allgemeines Blockschaltbild einer Prozess   steuerungs anlage    unter Verwendung einer Datenverar   beitungsanordnung,    die für den Einsatz der vorliegenden Erfindung geeignet ist,
Fig. 2 lein Blockschaltbild für die Verkabelung zwischen den Einheiten, die für die zentrale Logik und Steuerung nach Fig. 1 erforderlich ist,
Fig. 3 ein Blockschaltbild der funktionellen Beziehungen innerhalb der zentralen Logik und Steuerung nach Fig. 1,
Fig. 4 ein detailliertes Blockschaltbild von Speicherzugriffsanordnungen, die von der Verarbeitungseinheit  der zentralen Logik und Steuerung nach Fig. 3 verwendet werden,
Fig. 5 ein genaueres Blockschaltbild der Programmsteuereinheit der in Fig. 4 dargestellten   Verarbeitungs-    einheit,
Fig. 6 ein genaueres Blockschaltbild der Operanden Steuereinheit der in Fig.

   4 dargestellten Verarbeitungseinheit,
Fig. 7 ein genaueres Blockschaltbild der arithmetischen Steuereinheit der in Fig. 4 dargestellten Verar   Ibeitungseinheit,   
Fig. 8 ein genaueres Blockschaltbild der in Fig. 4 dargestellten Speichereinheiten,
Fig. 9 ein genaueres Blockschaltbild der in Fig. 4 dargestellten   Schaltereinheit    an den Systemschnittstellen,
Fig. 10 ein genaueres Blockschaltbild der in Fig. 3 dargestellten Ein-Ausgabesteuerung,
Fig. 11 ein genaueres Blockschaltbild der in Fig. 3 dargestellten Zeitgabe- und Zustandseinheit,
Fig. 12 ein allgemeines Blockschaltbild des Wartungs- und Diagnoseuntersystems zur Verwendung in der Datenverarbeitungsanlage nach Fig. 1,
Fig. 13 ein Blockschaltbild desjenigen Abschnittes der Wartungs- und Diagnoseuntervorrichtung, welche jedem Baustein der Datenverarbeitungsanlage nach Fig.



  1 zugeordnet ist,
Fig. 14 ein genaueres Blockschaltbild der in Fig. 13 dargestellten Pufferschaltung,
Fig. 15A und 15B ein genaueres Schaltbild bzw. ein   Logik-Diagramm    einer Impulseinstell- und Anzeigeschaltung,
Fig. 16 ein allgemeines Blockschaltbild der Logik   Schaltungen    für die Wartungs- und Diagnoseuntervorrichtung nach Fig. 12,
Fig. 17 ein genaueres Blockschaltbild der in Fig. 12 dargestellten Bedienungsplatz- und Hilfsschaltungen;
Fig. 18 ein genaueres   Blockschlaltbild    der in Fig. 16 dargestellten Folgeschaltung;
Fig. 19 ein genaueres Blockschaltbild des in Fig. 16 dargestellten   Wartungsschalters;   
Fig. 20 ein genaueres Blockschaltbild der in Fig. 16 dargestellten Datenverzweigungsschaltung.



   Bei dem Ausführungsbeispiel der Erfindung weist die Rechneranlage eine unabhängige Gruppe von Datenwegen für einen Zugriff zu allen speziellen Registern der Verarbeitungsanlage auf. Genauer gesagt, ist ein von den normalen Datenwegen unabhängiges Datensammelleitungssystem vorgesehen, um einen direkten Zugriff zu allen wichtigen Registern des Systems zu gewinnen.



  Unter Verwendung dieses Sammelleitungssystems können als Hilfsmittel bei den Diagnosevorgängen Daten in diese Register eingegeben oder aus ihnen gelesen werden. Fehler der normalen Datenwege sperren daher nicht die Operation des Wartungs- und Diagnosesystems.



   Eine solohe Anordnung bietet den Vorteil, dass Fehler unabhängig von allen normalen Datenwegen lokalisiert werden können und dass eine fehlerhafte Baueinheit so langsam geprüft werden kann, dass eine Fehlerisolierung ¯möglich ist. Darüber hinaus wird für die   Fehlerisolierung    keine Rechenzeit des übrigen Datenverarbeitungssystems benötigt. Die fehlerhafte Baueinheit kann während der Fehlerlokalisierung vom Rest des Systems isoliert werden.



   Fig. 1 zeigt das allgemeine Blockschaltbild einer   Realzeit-Datenverarbeitungs anlage    10, die Realzeitdaten von den Datenquellen 11 empfängt und Realzeitsteuersignale an eine Anzahl von #gesteuerten Prozessen 12, 13 und 14 liefert. Die Datenverarbeitungsanlage 10 besitzt eine zentrale Logik und Steuerung 15, die aus Speichereinheiten, Ein-Ausgabesteuereinheiten und Instruktionsausführungseinheiten besteht, die normalerweise einer digitalen Datenrechneranlage zugeordnet sind. Ferner ist eine   Speicheruntereinheit    16 der zentralen Logik und Steuerung 15 zugeordnet, um permanente Speicherung von Daten vorzunehmen, die von der Steuerung 15 errechnet wurden und um Maschinen-Eingangssignale in die Steuerung 15 ¯bereitzustellen.

  Die Untereinheit 16 besteht aus einer Lochkarteneinheit, Magnetband- und Magnetplatteneinheiten, die normalerweise einer Datenverarbeitungsanlage zugeordnet sind. Ausserdem ist der zentralen Logik, und Steuerung 15 eine Anzeigeuntereinheit 17 zugeordnet, die eine Realzeitanzeige bestimmter   Operationscharakteristiken    der zentralen Logik und Steuerung 15 anzeigt.



   Ebenso ist auch eine Wartungs- und Diagnoseuntereinheit 18 der zentralen Logik und Steuerung 15 zugeordnet. Diese   Untereinheitaenthält    alle Schaltungen, die für die Überwachung der Operation der Steuerung 15 notwendig sind, um Fehler in dieser Operation festzustellen und um die dadurch erforderliche automatische Fehlerkorrektur oder Reorganisation einzuleiten.



  Eine   Datenübertragungs-Steuereinheit    19 empfängt   Realzeitausgaugsdaten    von der zentralen Logik und Steuerung 15 und benutzt diese Ausgangssignale, um   Steuersignale    für die Steuerung der Prozesse 12, 13 und 14 abzuleiten. Die Prozesse 12, 13 und 14 besitzen auch Mittel für die Erzeugung von Anzeige- und Bestäti   gungssignalen    für die Rückübertragung zu der zentralen Logik und Steuerung 15 über die   Übertragungssteuer-      einheit    19, um den Prozess und die Zustände der Operationen, die gesteuert werden sollen, anzuzeigen.



   Das Steuersystem der Fig. 1 kann für jede Realzeit und   rechnergesteuerte    Operation, wie beispielsweise eine automatisch gesteuerte Erdölraffinerie, ein automatisiertes Kaufhaussvstem oder sogar ein Abschlusssteuerungssvstem für militärische Zwecke verwendet werden. Alle diese Systeme besitzen gemeinsame Anforderungen insoweit, als sie Eingangsdaten auf Realzeitbasis empfangen, detaillierte Berechnungen mit diesen   Eingangsdaten    durchführen und Ausgangssteuersignale in Realzeit erzeugen. Weitere Anwendungen derartiger Systeme sind dem Fachmann bekannt.



   Die zentrale Logik und Steuerung 15 in Fig. 1 ist das zentrale Steuerelement des   gesagten    Systems. In solchen Situationen. in denen es notwendig ist, grosse und  komplizierte Prozesse zu steuern, ist es erforderlich, dass eine beträchtliche Rechenleistung in der Steuerung 15 zur Verfügung steht. Hierfür ist die Steuerung 15 auf modularer Basis organisiert. Das bedeutet, dass jede von der zentralen Logik und Steuerung 15   geforderte    Funktion von einer Anzahl von identischen Einheiten ausgeführt wird, deren Anzahl verschieden sein kann, um den gewünschten Datenverarbeitungsprozess   durchzufüh-    ren.



   In Fig. 2 ist nun eine   -schematische    Blockdarstellung einer zentralen Logik und Steuerung zu sehen, die für das in Fig. 1   dargestellbe    System geeignet ist. Die grundlegenden modularen Einheiten, die im zentralen Logik- und Steuersystem   der    Fig. 2 enthalten sind, sind im wesentlichen eine   Programrnspeichereinheit,    eine Verarbeitungseinheit, eine Variablen- oder Operanden Speichereinheit, eine Ein-Ausgabesteuereinheit und eine Zeitgabe- und Zustandseinheit. Wie aus Fig. 2 zu ersehen ist, sind eine Anzahl von Programmspeichereinheiten 30, 31 und 32 vorgesehen, um die Folge von Maschineninstruktionen oder Kommandos zu speichern, die   zum    Betrieb des Gesamtsystems notwendig sind.



   Eine Anzahl von Verarbeitungseinheiten 33, 34 und 35 sind vorgesehen, um die Instruktionen auszuführen, wenn sie von den Programmspeichereinheiten 30 bis 32 geliefert werden. Eine Anzahl von variablen Speicher   einheiten    36, 37 und 38 sind als Zwischenspeicher Vorrichtungen für Daten vorgesehen, die als Operanden bei der Ausführung von Instruktionen durch die Verar   beitungseinheiten    33 bis 35 dienen. Eine Anzahl von   Ein-Ausgabesteuereinheften    39 bis 40 dienen zur Steuerung der Datenübertragung von der zentralen Logik und Steuerung der Fig. 2 zu dem Rest des   Datenverarbei-      tungssystems.   



   Eine Zeitgabe- und Zustandseinheit 41 dient zur Erzeugung und Verteilung der grundsätzlichen Zeittaktsignale, die in der Steuerung oder in den anderen Einheiten   benötigt    werden. Darüberhinaus empfängt die Einheit 41 Zustandsberichte in Form von binären   Datensignalen    von allen übrigen Einheiten, wobei sie diese Information in geeigneten Registern für Wartungsund Diagnosezwecke speichert.



   Um den vollen Vorteil der modularen Anordnung der zentralen Logik und Steuerung der Fig. 2 auszunutzen, ist es notwendig, dass jede der Einheiten 30 bis 41 in der Lage ist, mit jeder beliebigen der anderen Einheiten zusammengeschaltet zu werden. Dieses wird mit Hilfe einer Schnittstellen-Schaltereinheit (ISU) bewerkstelligt, die einen Teil von jeder der Einheiten 30 bis 41 bildet. An den   Schnittstelien-Schaltereinheiten    endigen Kabel, die in Fig. 2 durch stark ausgezogene Linien dargestellt sind und die zwischen den verschiedenen Einheiten angeschlossen sind. Die ISU's ermöglichen die selektive Schaltung, die für die verschiedenen Verbindungen notwendig sind, und nehmen auch die Prioritätssteuerung der verschiedenen Verbindungen vor.



   Eine Wartungs- und Diagnoseeinheit 42 ist ebenfalls in Fig. 2 dargestellt. Diese dient zur Sammlung bestimmter Information von allen übrigen Einheiten, wobei sie sich einer   Multiplex-Datenerfassungssammelleitung    43 bedient.



   Diese Information verwendet die Einheit 42 zur Diagnose und Wartung der zentralen Logik und Steuerung. Die Wartungs- und Diagnoseeinheit 42 bildet jedoch nicht einen Teil der zentralen Logik und   Stene-    rung im funktionellen Sinne, sondern sie ist in Fig. 2 nur dargestellt, um die vollständige Trennung und Unabhängigkeit von der   Datenerfassungssammelieitung    43 von den normalen Datenwegen darzustellen, die sich zwischen den ISU's der verschiedenen Einheiten 30 bis 41 erstrecken. Auf diese Weise ist zu sehen, dass die Sammlung von Wartungs- und Diagnoseinformation nicht von der Betriebsfähigkeit aller oder eines Teils der normalen Datenverarbeitungswege abhängt. Dieses vereinfacht die   Überwachungsfunktion    beträchtlich und erhöht wesentlich die Zuverlässigkeit des Systems.



   Zum besseren Verständis der Operation der zentralen Logik und Steuerung dient das funktionelle Block   diagramm    der Fig. 3, das die funktionelle Beziehung der verschiedenen Einheiten von Fig. 2 veranschaulicht. In Fig. 3 ist nur eine einzige Einheit von jedem Typ dargestellt, da dieses das Verständnis vereinfacht. Es ist jedoch verständlich, dass ähnliche Verbindungen zwischen mehreren Einheiten   bestehen    können, so wie es in allgemeiner Form in Fig. 2 dargestellt wurde.



   In Fig. 3 sind die Datenwege durch stark ausgezogene Linien und die Steuersignale durch dünnere Linien dargestellt. Die Anzahl von   Binärstelien    oder Bits, die über jede Leitung übertragen werden, ist durch in Klammern gesetzte Zahlen angegeben, die sich über den stark ausgezogenen Leitungen befinden. Es ist zu erkennen, dass eine   gleichmässige    Verkabelung dadurch erzielt wurde, dass die Kabelgrösse auf 24 Bits standardisiert wurde.



   Fig. 3 zeigt weiter, dass die zentrale Logik und Steuerung aus einer Datenverarbeitungseinheit 50 besteht, an die ihre Schnittstellenschaltereinheit 51   ange-    schlossen ist, die in der Darstellung nach   Fig    3 in zwei Teile   unterteilt    ist. Der eine Teil arbeitet mit dem Programm steuerteil der Verarbeitungseinheit 50 zusammen. während der andere mit dem Operandenteil dieser Einheit 50 zusammenarbeitet. Der   Programmsteuerteii    der   Verarbeitungseinheit    50 empfängt Programminstruktionen von den   Programmspeiehereinheiten    52 und 53 jeweils über die   Schnittstellen-Schaltereinheiten    54 und 55.

  Aus Gründen der Zuverlässigkeit werden die   /gleichen    Programminstruktionen in zwei verschiedenen Programmspeichern   aespeichert.    Daher wird die Pro   grammspeichereinheit    52 als primärer Programmspeicher bezeichnet, während die   Programmspeicherein-    heit 53 als duplizierte   Programmspeichereinheit      bereich    net wird. Identische Anforderungssignale für die nächste Instruktion werden zu beiden   Speichereinheiten    52 und 53 ausgegeben, wobei der erste Programmspeicher automatisch anspricht und die   Anforderungssignale    für die ¯andere Einheit unwirksam macht.

  Auf diese Weise kann das System, wenn Programminstruktionen in einem der Programmspeicher durch Fehler verloren gehen, im wesentlichen zeitverlustfrei weiterarbeiten.



   Der Operandensteuerteil der Verarbeitungseinheit 50 erfasst Daten von dem variablen Speicher 51' und der   Schnfttsteilen-Schaltereinheft    57. Ferner ist eine Ein Ausgabesteuereinheit 58 vorgesehen, die den Verkehr mit allen übrigen Einheiten über die Schnittstellen   Sehaltereinheit    59 abwickelt. Das heisst, dass die Daten und Befehlen mit dem Operandensteuerteil der Verar   beitungseinheit    50 mit Hilfe der Schnittstellen-Schaltereinheiten 51' und 59 austauschen kann. Sie kann ferner Daten und Befehle   jtnit    der variablen Speichereinheit 56 über die   Schnittstellen-Schaltereinheiten    57 und 59 austauschen.

  Schliesslich kann sie auch Daten und   Befehle mit der Zeitgabe- und Steuereinheit 60 über die   Schnittstelien-Schaltereinheit    61 austauschen. Die Ein Ausgabesteuereinheit 58 steuert Informationsübertragungen zwischen der zentralen Logik und Steuerung der Fig. 3 und allen übrigen Einheiten des   Datenverarbei-    tungssystems, die in Fig. 1 dargestellt sind.



   Die Zeitgabe- und Zustandseinheit 60 besitzt drei unabhängige Untersysteme, die für den Betrieb der   Gesamtzentrallogiik    und -steuerung erforderlich sind.



  Ein   Speicherübertragungs-Untersystem    steuert das Einscheiben von Programminstruktionen beispielsweise in die Programmsteuereinheiten 52 und 53. An sich ist das   Speicherübertragungs-Untersystem    das einzige Hilfsmittel für die Änderung von Programminstruktionen und es arbeitet mit den Programmspeichereinheiten über die Schnittstellen-Schaltereinheit 61'   zusammen,    die einen Teil der Schnittstellen-Schaltereinheit 61 darstellt.



   Das   Zeittaktgenerator-Untersysbem    und die Zeitgabe- und Zustandseinheit 60 erstellen alle Zeit- und   Zeittaktinformationen,    die für den Betrieb des Systems erforderlich sind. Durch die Verwendung von Hauptzeittaktsignalen hält dieses Zeittaktgenerator-Untersystem   Tageszeitinformationen    aufrecht und   gibt    zeitgesteuerte Befehle für die Synchronisierung verschiedener Zyklen der Realzeitdatenverarbeitung aus.



   Das Zustandseinheit-Untersystem der Zeitgabe- und Zustandseinheit 60 hält eine laufende Aufzeichnung des Zustandes aller Einheiten der zentralen Logik und Steuerung aufrecht, überträgt diese Information   person    disch in die variablen Speichereinheiten, wie beispielsweise Einheit 56, und enthält die Steuerschaltungen für die Isolierung, Segmentierung und Unterteilung.



   Es ist ferner zu sehen, dass der   Progvammsteuerteii    der Verarbeitungseinheit 50 Programminstruktionen von dem variablen Speicher 56 über ¯die Schnittstellen   Schaltereinheiten    51 und 57 empfangen kann. Dieses ge   startet    die Zwischenspeicherung von Programmfolgen im variablen Speicher 56 und die Verwendung zur Steuerung der Verarbeitungseinheit 50. Alle Kabel, die zwischen den verschiedenen   Einheiten    der zentralen Logik und Steuerung der Fig. 3 verlaufen,   übertragen    34
Informationsbits, so dass das Kabelnetz standardisiert werden kann.



   Wie bereits früher erwähnt, ist die zentrale Logik und Steuerung das Herz der Datenverarbeitungsanlage nach Fig. 1. Die zentrale Logik und Steuerung führt die gesamte Datenverarbeitung und die Berechnungen durch, die für die Gesamtanlage ¯erforderlich sind. Sie enthält daher viele Anforderungsschaltungen, die in der Lage sind, asynchrone Zugriffe zu den   versch,iedlenen    Speichereinheiten   Ider    Anlage anzufordern und zu erhalten. Alle möglichen Paare dieser Einheiten werden durch direkte Schaltverbindungen zusammengeschaltet, um eine sehr schnelle und flexible Datenverarbeitungskapazität bereitzustellen.

  Der modulare Aufbau der zentralen Logik und Steuerung gestattet der Datenverarbeitungskapazität, dass sie auf die Erfordernisse einer beliebigen speziellen Anwendung   massgeschneidert    werden kann und dass ein System mit hoher Zuverlässigkeit   gebildet    werden kann, ohne dass eine übertriebene Duplikation erforderlich ist. Nur der Programmspeicher wurde doppelt vorgesehen, um die volle Sicherheit dafür zu haben, dass Programme, wenn sie benötigt werden, zur Verfügung stehen. Jede Speichereinheit ist unabhän   gig    und ein Fehler in der Einheit bringt nicht den gesamten Speicher zum Zusammenbruch.



   Fig. 4 zeigt ein detaillierteres Blockdiagramm der Zugriffsschaltungen für die verschiedenen Speichereinheiten und ihre Beziehung zu der Verarbeitungseinheit.



  Die   Verarbeitungseinheit    50 enthält daher eine Programmsteuereinheit 71, eine Operandensteuereinheit 72 und eine arithmetische Steuereinheit 73. Die Programmsteuereinheit 71 erstellt gleichzeitig   Anforderungssignale    auf den Leitungen 74 und 75, um Programminstruktionen vom Primärspeicher 52 und duplizierten Speicher 53 jeweils zu erfassen. Das   Anforderungssignal    auf der Leitung 74 wird zu Perioritätsschaltungen 76 in der   Sohnittstellen Schaltereinheit    54 übertragen. Das Anfor   derungssignal    auf der Leitung 75 wird zu den   Prioritäts-    schaltungen 77 in   der Schnittstellen-Schaltereinheit    55 übertragen.

  Die Prioritätsschaltungen 76 und 77 bilden eine Warteschlange von Anforderungssignalen von den verschiedenen Verarbeitungseinheiten und gewähren, wenn es angefordert wird, den Anforderungssignalen bestimmter Einheiten   besondere    Prioritäten. Die Anforderung, die als nächste zu bedienen ist, wird über die Leitung 78 zu der   Programmsteuereinheit    52 und über die Leitung 79 zu der   Programmsteuereinhleit    53 übertragen. Gleichzeitig wird eine Anzeige zu der zweiten   Prioritätsschaltung    80 übertragen, dass die Anforderung gerade verarbeitet wird. Die sekundäre   Prioritätsschal-    tung 80 entfernt nun die doppelte Anforderung von der Anforderungswarteschlange in der anderen der Priori   tätsschaltungen    76 und 77.



   Die Programmspeichereinheit, die letztlich die Anforderung empfängt, empfängt ferner eine Instruktionsadresse von der Programmsteuereinheit 71 über den   Ausgangspufferspeicher    92 und den   Eingaugspuffer-    speicher 91 oder 93. In Abhängigkeit von dieser Adresse liefert der entsprechende Programmspeicher 52 oder 53 die angeforderte Instruktion an den   Ausgangspuffer-    speicher 81 oder 82, von wo aus sie zu der entsprechenden Verarbeitungseinheit übertragen wird. Daher wird sie in Fig. 4 zu dem Eingangspufferspeicher 82 der Schnittstellen-Schaltereinheit 51 übertragen. Der Eingangspufferspeicher 82 dient zum Sammeln von Instruktionen, die von den verschiedenen Programmspeichern angefordert wurden und überträgt diese Instruktionen zu der   programmspeichereinheft    71.



   Die Programmspeichereinheit 71 führt dann bestimmte   Anfangsoperationen    mit den   Programminstruk-    tionen durch, die von dem Eingangspufferspeicher 82 empfangen wurden und überträgt die Instruktionen zu der Operandensteuereinheit 72 oder der arithmetischen Steuereinheit 73. Die Operandensteuereinheit 72 empfängt den Operandenadressenteil der Instruktion und gibt auf der Leitung 84 ein Anforderungssignal an den ¯adressierten variablen Speicher, um die erforderlichen Daten abzugeben.

   Dieses Anforderungssignal wird über die Leitung 85 von der Prioritätsschaltung 86 zur Kenntnis genommen, die daraufhin der Operandensteuereinheit 72 erlaubt, eine Adresse über den Ausgangspufferspeicher 87 in der Schnittstellen Schaltereinheit 51' an den   Eingaugspufferspeicher    88 in der   Schnittsteilen-Schaltereinheit    57 auszugeben. Diese Adresse wird zu der variablen Speichereinheit 56 übertragen,   um ideen    gewünschten Operanden abzurufen, der nun zu dem Ausgangspufferspeicher 89 in der Schnittstellen-Schaltereinheit 57 übertragen wird. Dieser Operand wird über die Einheit 51' zur Operandensteuereinheit 72 übertragen.

  Durch die Verwendung der Daten dieses Operanden ist dann die arithmetische Steuerein  heit 73 in der Lage, die Ausführung   der      Programmin-    struktion vollständig durchzuführen.



   Es ist nun zu sehen, dass jede   Schnittstellen-    Schaltereinheit Pufferspeicher für den Empfang von Information von einer beliebigen Einheit enthält, sowie getrennte Pufferspeicher für die Abgabe von Information zu irgendeiner der übrigen Einheiten. Darüberhinaus enthält jede Schnittstellen-Schaltereinheit   Prioritäts-    schaltungen, die dazu verwendet werden, die Anforderungssignale von den verschiedenen anderen Einheiten zu bedienen.



   Bevor mit der Beschreibung der Fig. 5 fortgefahren wird, ist es nützlich, zunächst das Instruktionsformat der Instruktionen zu   diskutieren,    die von den Programmspeichereinheiten 52 und 53 in Fig. 4 empfangen werden. Diese Programmspeichereinheiten sind in 68 Bitwörtern organisiert. Das bedeutet, dass jede an den Programmspeicher abgegebene Adresse bewirkt, dass ein aus 68 Bits bestehendes Wort zu der Schnittstellen   Schaltereinheit    übertragen wird. Dieses 68 Bits umfassende Wort ist in zwei 34 Bits umfassende   Haibwörter    unterteilt, die nacheinander zu der Verarbeitungseinheit übertragen werden.



   Vom funktionellen Standpunkt aus gesehen, wird jedes 68 Bits umfassende   Programmspeicherwort    in vier 17 Bits umfassende Segmente unterteilt, von denen jedes 16   Instruktionsinformations-Bits    und ein   Paritäts < Bit    enthält. Die Paritäts-Bits werden jedoch vor der Ausführung der Instruktionen entfernt. Die Instruktionen selbst können ein 16 Bit- oder ein 32 Bit-Format besitzen. Deshalb enthält jedes Segment eine   16Bit    Instruktion und jeweils zwei benachbarte Segmente können so eine 32-Bit-Instruktion bilden. In diesem   Zusammenhang    wird das letzte Segment eines Programmspeicherwortes und das erste Segment des nächsten, nachfolgenden   Programmspeicherwortes    als be nachbart betrachtet, so dass sie eine einzige 32-Bit Instruktion bilden.



   Fig. 5 zeigt nun ein schematisches Blockschaltbild der Programmsteuereinheit 71 (Fig. 4), die einen   Tei      Ide:    Verarbeitungseinheit 50   bildet    Die Programmsteuereinheit in Fig. 5 besteht aus einem vierstufigen Instruktionsregister, das die Register 101 bis 104 umfasst. Jedes der Register 101 bis 104 ist in der Lage, ein 68-Bit-Programmspeicherwort zu speichern. Die Programmspeicherworte werden zuerst von dem Instruktionsregister 101 empfangen. Normalerweise wird der Inhalt des   Instruktionsregisters    101 zu dem Instruktionsregister 102 übertragen, wenn die Programmausführung weiterläuft.



   Der   Segmentselektor    105 überträgt zwei benachbarte Wortsegmente im Instruktionsregister 102 oder zwei   benachbarte    Wortsegmente in den Instruktionsregistern
102 und 103 zu dem gemeinsamen Register 106. Wenn alle Segmente   Ides    Registers 102 zu dem gemeinsamen Register 106 übertragen worden sind, dann wird   del    Inhalt jedes der Register 101 bis 103 zu dem nächstfolgenden Register übertragen, d. h. 101 nach 102, 102 nach 103 und 103 nach 104. Nun erzeugt der Adressengenerator 107 eine Adresse zur Einleitung des Abrufes des nächstfolgenden Speicherwortes für die Eingabe in das   Instruktionsregister    101. Der ursprüngliche Inhalt des Registers 104 wird durch den Empfang des Inhaltes des Registers 103 zerstört.

  Wenn das   Instruktions-    register 102 geleert wurde, bevor das neue Programmspeicherwort vom Register 101 empfangen wurde, dann wird dieses neue Wort sofort durch das Register 101 zu dem Register 102 übertragen.



   Die Instruktionsregister 103 und 104 ermöglichen eine Speicherung für sogenannte   kurze    Schleifen , in denen eine   Instruktionsfoige    (bis zu 16 Segmenten) beliebig oft wiederholt werden können, ohne dass zusätzliche Abrufe von der Programmspeichereinheit notwendig sind. Durch diese Anordnung wird eine beträchtliche Zeit gespart, die sonst für die Extraabrufe für wiederholte   Instruktionsausführungen    benötigt würde.



   Jede Programmspeicheradresse besteht aus 5 Bits, die einen der Programmspeicher identifizieren. Die nächsten 13 Bits kennzeichnen eines von 8192 Programmspeicherwörter in der   Programmspeichereinheit.   



  Zwei zusätzliche Bits dienen zur Identifizierung eines von vier Segmenten in jedem 68-Bit-Wort. Ein Bit wird schliesslich noch als Paritätsbit benutzt. Diese Instruktionsadressen werden vom Adressengenerator 107 erzeugt,   der    vier voneinander unabhängige Programmzähler enthält. Diese Zähler können zu verschiedenen Zeiten   programmgesteuert    Steuerinstruktionen abrufen.



     Übertragungs-    oder Sprunginstruktionen arbeiten mit einem   übersetzen    108 zusammen, um die normale Folgeoperation des Adressengenerators 107 zu modifizieren, um direkt ein nichtsequenzielles Programmsteuerwort abzurufen. Ferner werden zwei   Segmentiden-      tifizierunr2s-Bits    zu dem Segmentselektor 105 übertragen. Sie selbst verlassen die Programmsteuereinheit der Fig. 5 nicht.



   Die Instruktionen im   gemeinsamen    Register 106 werden analysiert, um zu bestimmen, ob sie in der Programmsteuerung selbst ausgeführt werden können oder ob sie zu der Operandensteuereinheit oder arithmetischen Steuereinheit übertragen werden müssen. In den beiden letzteren Fällen werden die Instruktionen in jedes von zwei vierstufigen   Warteschlangenregister      emge    geben. die als Operandeninstruktionsliste 109 und arith   metischre    Instruktionsliste 110 bezeichnet werden. Dar überhinaus sind   Adressenmodifizierungsschaltunleen      11l    vorgesehen, um die   Instruktionsadresse    zu verändern.



  Die   Adressenmodifizierschaltuneen    111 bestehen aus vier   t-Bit-C-Re¯istern.    die   dazu dienen    den Wert der Adressenmodifikation anzuzeigen. Nach einer solchen Adressenmodifikation werden die Instruktionen auf die   Tnstruktionsiisten    109 und 110, wie zuvor, gesetzt.



   Diese Instruktionen, die in der Programmsteuereinheit in Fig. 5 festgehalten und ausgeführt werden können,   sind      C-Registermanipuiationen,    Register   adressenfeidmodifikationen    und Sprunginstruktionen. Instruktionen, die den Abruf oder die Einspeicherung von Datenwörtern bezüglich des variablen Speichers erfordern, werden auf die Operandeninstruktionsliste 109 gesetzt. Instruktionen, die arithmetische oder logische Manipulationen von Daten erfordern, werden   normale    weise in der arithmetischen Steuereinheit behandelt und von dort auf die arithmetische Instruktionsliste 110 gesetzt.



   Fig. 6 zeigt nun ein schematisches Blockschaltbild der Oprandensteuereinheit 72 (Fig. 4). Die Operandensteuereinheit in Fig. 6 besteht aus einem Operandeninstruktionsregister 120, das Instruktionen von der Operandeninstruktionsliste 109 in Fig. 5 empfängt. Der Operationscodeteil der Instruktion wird zu   dein    Instruktionsdecoder 121 übertragen, wo er decodiert wird und  wo Steuersignale   erzeugt    werden, die die Ausführung der betreffenden Instruktion steuern. Die Operandensteuereinheit enthält ferner 16 B-Register 122, die als Indexregister bei der   Operandenadressenmodifikation    verwendet werden. Ein B-Adressenübersetzer 123 wählt das entsprechende Register aus den 16 B-Registern aus, indem er bestimmte Kennzeichenfelder der Instruktion im Register 120 übersetzt.

  In ähnlicher Weise werden 16 C-Register 124 benutzt, um verschiedene Parameter zu speichern, die für Programmunterbrechungen erforderlich sind. Diese Parameter enthalten Angaben wie Adressen des Unterbrechungspunktes, Adressen der Fehlerbeseitigung, Adressen der   Fehlerrtickkehr    und andere ähnliche Grössen. Ein   Z-Adressenübersetzer    125 gibt eines von 16 Z-Registern an, indem er ein   entspre-    chendes Feld der Instruktion im Register 120 übersetzt.



   Das E-Register 126 dient zur Speicherung   expitziter    Parameter, die einen Teil der   Instruktiolbn    selbst bilden.



  Diese Parameter werden im E-Register 126 vor der Ausführung   arithmetischer    Operationen in einem Addierer 127 mit drei Eingängen   gespeichert.    Die I(- und L Register 128 und 129 dienen zur Speicherung anderer Grössen, die für die Additionsoperation notwendig sind.



  Diese Grössen können von den B-Registern 122, den Z Registern 124 oder von dem Eingangsregister 130 der arithmetischen Steuereinheit abgeleitet werden.



   Ein Verschiebe- und Ausgabeübersetzer 131 übersetzt entsprechende Felder der Instruktion im Register 120, um   Verschiebeschaltungen    132 und Ausgabeschaltungen 133 zu steuern, um die Verschiebung und Ausgabe von Grössen in verschiedenen anderen Registern zu ermöglichen.



   Die Ergebnisse von   Additionen    in dem Addierer 127 werden im D-Register 134 gespeichert, von dem aus sie zu dem Eingangsadressenregister 135 des variablen Speichers, dem Ausgangsregister 136 des variablen Speichers oder dem Ausgangsregister 137 der arithmetischen Steuereinheit übertragen werden. Schliesslich werden die Daten vom variablen Speicher zu dem Eingangsdatenregister 138 übertragen und Daten, die in dem variablen Speicher gespeichert werden sollen, werden zu dem Ausgangsdatenregister 139 übertragen. Ein F Register 140 dient zur Speicherung der Daten vor der Eingabe in die Z-Register 124 oder B-Register 122.



  Diese Daten können von dem variablen Speicher über das Dateneingangsregister 138 empfangen werden oder sie können als Ergebnis einer arithmetischen Operation vom D-Register 134 bereitgestellt werden.



   Fig. 7 zeigt eine ausführliche   Blockdarsteilung    der arithmetischen Steuereinheit, die in Fig. 4 als Block 73 dargestellt ist. Die arithmetische Steuereinheit in Fig. 7 besteht aus einem arithmetischen Instruktionsregister 150, das arithmetische Instruktionen von der arithmetisehen Instruktionsliste 110 in Fig. 5 empfängt. Diese Instruktionen werden nacheinander zu dem Register 150 übertragen und dann zu den Übersetzerschaltungen 151 übertragen. Diese decodieren die arithmetischen Instruktionen und erzeugen Steuersignale, die für die Ausführung solcher Instruktionen notwendig sind.



   Für die Speicherung arithmetischer Operanden   wä3h-    rend der Verarbeitung und zwischen der Ausführung von arithmetischen   Instruküonen    sind eine Anzahl von   Arbeitsspeicherregistern.    A-Registern 152 vorgesehen.



  Die A-Re#ister 152 sind mit der Operandensteuereinheit in Fig. 6 über Pufferspeicherregister 153 verbunden. Die Operanden können deshalb rückwärts und vorwärts zwischen der Operandensteuereinheit in Fig. 6 und den A-Registern 152 übertragen werden.



   Die arithmetische Steuereinheit in Fig. 7 enthält ferner die Rechenlogik und   Steuerschaltungen    154, die alle grundlegenden logischen und arithmetischen   Steuer-    schaltungen   enthalten,    die zur   Durchführung    dieser Operationen mittels der in den A-Registern 152 gespeicherten Operanden notwendig sind. Um unerwünschte Verzögerungen in der Ausführung der arithmetischen Instruktionen zu vermeiden, sind schnelle   Multiplizier-    schaltungen, 155 vorgesehen, die eine schnelle Ausführung von Instruktionen ermöglichen, die eine Multiplikation erfordern. Bekanntlich erfordern derartige Instruktionen sonst für ihre Ausführung längere Zeit, als es Klassen von Instruktionen benötigen.



   Fig. 8 zeigt als detailliertes Blockschaltbild die in Fig. 4 als Blöcke 52, 53 und 56 dargestellten Speichereinheiten. Die variablen Speichereinheiten und die Pro   granunspeichereinheiten    besitzen im wesentlichen den gleichen Speicheraufbau. Der Hauptunterschied zwischen diesen Speichern besteht in der Duplizierung aller Eingänge in die Programmspeichereinheiten. Dieser Unterschied ergibt sich aus einigen Änderungen in den Steuerschaltungen und auch die Steuersignalgabe hat nur einen geringen Einfluss auf die Art oder Operation des Speicheraufbaus selbst.



   Fig. 8 zeigt nun eine Speichereinheit, die aus einer   Magnetkernmatrix    160 besteht, die eine Anordnung von Magnetkernen und zugeordneten Steuerleitungen enthält, die durch diese Kerne in bekannter Weise gefädelt sind. Die Magnetkerne der Matrix 160 werden gemäss der üblichen 2-1/2D-Praxis von koinzidierenden Signalen von der X-Wählmatrix 161 und der Y-Wählmatrix 162 adressiert.



   Während des Lesezyklus wird ein Halbselektionsstrom auf die ausgewählte Leitung der X-Matrix 161 und ein   Haibselektionsstrom    auf eine der Leitungen der Y-Matrix 162 in jeder Bit-Position gegeben, wodurch die ausgewählten Magnetkerne 160 in den     #    -Zustand eingestellt werden. Während des Schreibzyklus wird ein Halbselektionsstrom auf der ausgewählten Leitung der X-Matrix 161 eingeprägt und ein bedingter additiver Halbselektionsstrom auf die ausgewählten Leitungen der Y-Matrix 171 in jeder Bit-Position eingeprägt, um den Kern in den  1 -Zustand umzuschalten.



  Der bedingte additive Strom wird selektiv auf die Leitungen der Y-Matrix 162 in jeder Bit-Position mit Hilfe eines Y-Shunt-Schalters 171 gegeben. Da Daten in jede Bit-Position eines ausgewählten Wortes mit Hilfe einer logischen oder   konditionellen    Auswahl eines additiven Halbselektionsstroms eingegeben werden, muss eine unabhängige Y-Matrix 162 für jede Bit-Position im Speicher verwendet werden.



   Diese Selektionsmatrizen 161 und 162 werden nun von den   X-Treibern    163 und Y-Treibern 164 jeweils betrieben. Die Treiber 163 und 164   empfangen    Adresseninformation vom Adressendecoder 165, der nun die Speicheradressen vom Adressenregister 166 empfängt.



  Diese Adressen werden von den Speicherzugriffsschaltungen in anderen Teilen des Datenverarbeitungssystems zu der Speichereinheit in Fig. 8 übertragen. Alle im Register 166 gespeicherten Adressen werden auf Paritätsfehler in der Adressenparitätssteuerschaltung 167 überprüft. Alle festgestellten Fehler bei diesen Adressen werden über die Leitung 168 mitgeteilt.  



   Die in der Magnetkernmatrix 160 gespeicherte Information, die von den Matrizen 161 und 162 adressiert wird, erzeugt   Ausgangssignale,    die für die in diesem Bereich der Matrix 160 gespeicherte Binärinformation repräsentativ sind. Diese Signale werden von Lese-Verstärkern 169 festgestellt und die Binärinformation wird in dem Datenregister 170 gespeichert.



  Da das Auslesen von Information aus den Magnetkernen zu einer Zerstörung der Information führt, wird die gleiche Information selektiv auf die Bit-Leitungen mit Hilfe des Y-Shunt-Schalters 171 übertragen, um die Information in den gleichen Bereich der Magnetkernmatrix 160 zurückzuspeichern. Auf diese Weise ergibt sich ein zerstörungsfreies Auslesen der in der Matrix 160 gespeicherten Information, die nun weiter benutzt werden kann.



   Alle -in der   Magnetkernmatrix    160 gespeicherten Daten enthalten Paritätssteuer-Bits, die zur Bestätigung der Parität der gespeicherten Daten dienen können.



  Jedes im Register 170 gespeicherte Datenwort wird daher von den Datenparitätssteuerschaltungen 172 auf korrekte Parität geprüft und Datenparitätsfehler über die Leitung 173 angezeigt. Die Daten selbst werden über die Leitung 174 übertragen.



   Wenn es gewünscht wird, Information in die Spei   chereinheit    in Fig. 8 einzuspeichern, dann werden die Eingangsdaten über die Leitung 175 übertragen und im   Datenregister    170 gespeichert. Gleichzeitig werden Adressensignale zu dem Adressenregister 166 übertragen, die den genauen Bereich angeben, in dem die Eingangsdaten eingespeichert werden sollen. Die vorher in dem adressierten Bereich der   Magnetkernmatrix    160 gespeicherten Daten werden zuerst ausgelesen und dadurch zerstört, dass die sich ergebenden Signale nicht von den Lese-Verstärkern 169 in diesem Falle ermittelt werden.



  Die Eingangsdaten, die im Datenregister 170 gespeichert sind, werden über den A-Shunt-Schalter 171 in Synchronismus mit den von dem   Adressendecoder    165, den Treibern 164 und 165 und den Selektionsmatrizen 161 und 162 erzeugten   Adressensteuersignalen    zu der Magnetkernmatrix 160 übertragen. Auf diese Weise wird Eingangsinformation in den Matrixspeicher 160 für eine weitere Verwendung eingegeben. Die Eingangsdaten werden ebenfalls auf   Paritätsfehler    mit Hilfe der   Paritätssteuerschaltungen    172 überprüft und eventuelle Fehler ¯auf der Leitung 173 angegeben. Die Operation aller Schaltungen, in Fig. 8 erfolgt gemäss der Steuerung von Signalen, die von der Zeitgabe- und Steuerschaltung 176 erzeugt werden.

  Die   Steuerschaftung    176 wird nun von Steuerbefehlen auf der Leitung 177 in der Weise gesteuert, dass sie geeignete Steuersignale zu bestimmten Zeiten und mit einer ganz bestimmten Folge   erzeugt    Zum besseren Verständnis der Operation der Speichereinheit gemäss Fig. 8, werden diese Steuerbefehle noch ausführlicher erläutert.



   Es sei zunächst noch einmal daran erinnert, dass jedes Wort in der Speichermatrix 160 aus 68 Bits binärer Information besteht, die nun jeweils ein linkes Bvte (Bits 0-33) und ein rechtes Bvte (Bits 34-67) bilden. Der Speicher ist in der Lage, jedes dieser   Bytes    in   Abhän#i#keit    von einer   Byte-Anforderung    zu liefern und darüberhinaus vermag er, Datenparitätsfehler getrennt für jedes Bvte zu entdecken und anzuzeigen.



     SchlXesslich    ist die Speichereinheit gemäss Fig. 8 mit der Fähizkeit eines vorgespannten Lesens ausgestattet, d. h.



  sie ist in der Lage, die ersten und zweiten Bits eines adressierten Wortes während jedes Lesezyklus auf  1  zu setzen. Diese Bits können dann vom externen System dazu verwendet werden, um festzustellen, dass das Wort zuvor aus dem Speicher ausgelesen wurden. Die Speichereinheit ist ferner in der Lage, auf Signale vom externen System hin eines Lesezyklus in einen Schreibzyklus zu ändern, der dem Leseteil eines jeden Speicherzyklus folgt. Diese zuletzt genannte   Fähigkeit    der Spei   chereinheit    wird als  konditionelle Speicherung  bezeichnet.



   Die zu den Steuerschaltungen 176 übertragenen Steuerbefehle enthalten daher linkes-   rechtes-    und beide Bytes-Signale, sowie vorgespanntes Lesen und   konditio-      nelleis-    und normales Speichern-Signale. Diese Steuerbefehle werden in den Schaltungen 176 verarbeitet, um detaillierte Zeit- und Steuersignale zu erzeugen, die dazu dienen, die gewünschten Aktionen auszuführen.



   Die Signale, die von und zu der Speichereinheit in Fig. 8 übertragen werden, werden von einer Schnittstellen-Schaltereinheit gesteuert, die auf der rechten Seite in Fig. 8 angegeben ist. Diese Schnittstellen-Schaltereinheit bildet einen körperlichen Teil der Speichereinheit und führt die Funktion eines Pufferspeichers zwischen der Speichereinheit und den verschiedenen anderen Einheiten aus, die eine Bedienung von der Speichereinheit anfordern. Da alle derartige   Schnittstellen-Schalterein-    heiten die gleiche Funktion haben und auch den gleichen Aufbau besitzen, wird hier nur eine Art von Schnittstel   len-Schaltereinheit    ausführlich beschrieben. In Fig. 9 ist also ein solches ausführliches Blockschaltbild der Schnittstellen-Schaltereinheit für den variablen Speicher   dargestellt, der in Fig. als Block 57 bezeichnet ist.



      Die   Schnittstellen-Schaltereinheit    in Fig. 9 enthält die Prioritätsschaltungen 180, zu denen   Anforderungs-    signale für die Bedienung über die Leitung 181 übertragen werden. Es sei noch einmal an die Ausführungen im Zusammenhang mit Fig. 3 erinnert, in denen erwähnt wurde, dass die variablen Speichereinheiten Anforderungssignale für die Bedienung von den Verar   beitungseinheiten    und den Ein-Ausgabesteuereinheiten empfangen.

  Diese Anforderungssignale werden zu den   Prioritätsschaltungen    180 übertragen, die die Einheit mit der höchsten Priorität   zuerst -bedienen.    Das heisst, dass die auf der Leitung 182 erscheinenden Daten und dass die auf der Leitung 183 eintreffenden Adressen, die dem Anforderungssignal auf der Leitung 181 mit der höchsten Priorität zugeordnet sind, von dem Schalter 184, an dem die Daten zusammenlaufen, und von dem Schalter 185, an dem die Adressen zusammenlaufen, jeweils ausgewählt werden und im Datenregister 186 und im   Adressenregister    187 jeweils   gesDeichert    werden. Gleichzeitig werden die dieser Anforderung zugeordneten Steuersignale in der Primärpegel-Steuerschaltung 188 gespeichert.

  Diese Steuersignale enthalten die Beid Auswahl-Bits, die Abruf- und Speicherbestimmungssignale und ein   Anforderunigsstreichungssignal.    Das zuletzt genannte Signal kann dazu benutzt werden, ein Anforderungssignal jederzeit vor der aktuellen Zuteilung der variablen Speichereinheit zu streichen.



   Die Steuersignale in der Primärpegel-Steuerschaltung 188 werden gespeichert,   verarbeitet    zeitlich aufbereitet und zu der   Speicherinitiierungssteuerschaltung    189 übertragen. Diese Schaltung 189 erzeugt die wirklichen Steuersignale. die einen Speicherzyklus in der variablen   Sneichereinheit    198 einleiten. Darüberhinaus werden Signale von ¯der   Primärpegel-Steuerschaltung    188 und der   Speicheriniffierungssteuerschaltung    189 zu der Anforderungsbestätigungsschaltung 191 übertragen die ein   Signal auf ¯der Leitung 192 erzeugt, das die Bedienung des entsprechenden Anforderungssignals bestätigt. Die anfordernde Einheit benutzt diese Bestätigung,   utm    das Anforderungssignal abzuschalten, da sie nun bedient wurde.



   Die Adressen- und Dateninformation von den Registern 186 und 187 wird zu der variablen Speichereinheit 190 gleichzeitig mit dem Speicherinitiierungssignal der Schaltung 189 übertragen. Gleichzeitig werden #die verschiedenen anderen Steuersignale zu der Sekundärpegel Steuerschaltung 192 übertragen. Diese Steuersignale in der Schaltung 192 werden zusammen mit den Steuerausgangssignalen vom variablen Speicher 190 zu der Adres   senparitätsfehlerschaltung    193 übertragen. Diese Schaltung 193 erzeugt und überträgt eine Anzeige eines Adressenparitätsfehlers zu der erfordernden Einheit, deren Anforderungssignal gerade zuvor bestätigt wurde.



  Die Steuersignale von der Sekundärsteuerschaltung 192 werden zu einer   Tertiärpegel-Steuerschaltung    194 übertragen. Da die variable Speichereinheit 190 für den Zugriff und die Abgabe von Halbwort-Bytes ausgelegt ist, wird die Steuerschaltung 194 dazu benutzt, die Byte Steuerschaltung 195 zu steuern, um die   Halbwort-Bytes    in der geeigneten Weise zu behandeln. Da ein Vollwort vom variablen Speicher 190 an die Steuerschaltung 195 in der Form einer Folge von zwei   Halbwort-Bytes    geliefert wird, werden die Byte-Steuerschaltungen 195 in der Weise gesteuert, dass sie die   Daten#Bytes    zu einem vollen Datenwort zusammenstellen.



   Datenparitätsfehler, die von der variablen Speichereinheit 190 festgestellt werden, werden von der Tertiärpegel-Steuerschaltung 194 an die Datenparitätsfehlerschaltung 196 berichtet und dann der Einheit mitgeteilt, die einen Datenabruf oder eine   Datenspeicherung    anfordert. Die Steuersignale von der Tertiärpegel-Steuerschaltung 194 werden auch zu einer Quartärpegel Steuerschaltung 197 übertragen, die einen Datenverteiler 198 steuert und so die Ausgangsdaten zu der entsprechenden anfordernden Einheit zu der Zeit überträgt, wenn diese Einheit auch bereit ist, diese Daten zu empfangen. Die Fehler- und Zustandsmeldeschaltung   199 dient    zur Erkennung und Speicherung von Meldungen von internen Fehlern, !die in allen anderen   Schaltun-    gen #der Schnittstellen-Schaltereinheit des variablen Speichers auftreten.

  Die Schaltung 199 präpariert und liefert Zustandsberichte über die   Operationsbedin,eung    der gesamten   Schnittstellen-Schaltereinheit    an die Zustandseinheit, die in Fig. 3 als Block 60 dargestellt ist.



   Die Steuerschaltung der Schnittstellen-Schaltereinheit in Fig. 9 ist in vier Pegel   (Primär-,      Sekundär-,    Tertiär- und Quartär-Pegel) unterteilt, um die Zeitgabe und Steuerung, die bei jeder Stufe bei der Bedienung einer Anforderung erforderlich ist zu trennen. Darüberhinaus gestattet die Trennung der   Steuerung    die   tÇber-    lappung aufeinanderfolgender Anforderungen, wodurch die Verarbeitung jeder Anforderung vor der   vollständi-    gen Verarbeitung der vorhergehenden   Anforderung    möglich ist.



   Entsprechend dem dargestellten Ausführungsbeispiel der vorliegenden Erfindung sind die Prioritätsschaltunren 180 so angeordnet, dass sie selektiv bestimmte Einheiten der anfordernden Einheiten blockieren. Dieses wird durch   Blockierungssirnale    auf den Leitungen 200   ermöglicht    die   zu    den   Prioritätsschaltungen    180 übertragen werden. Diese   Blockierunessigntalte    sperren die   Bediemiar    der betreffenden Anforderungen, während sie die   Bedienung    aller übrigen Anforderungen ermöglichen.

  Auf diese Weise wird der Verkehr zwischen dem betreffenden variablen Speicher und einer beliebigen anfordernden Einheit beendet. Ähnliche Blockierungen sind für die Sperrung von anderen Einheiten des Datenverarbeitungssystems durch eine selektive Sperrung der Kommunikation in den entsprechenden   Schnittstellen-Schaltereinheiten    vorgesehen. Einzelheiten dieser   Blockierungssbeuerunlg    werden im folgenden noch erläutert.



   Fig. 10 zeigt eine ausführlichere Blockdarstellung der Ein-Ausgabesteuerung, die in Fig. 3 als Block 58 dargestellt ist und des Speicheruntersystems, das in Fig.



  1 als Block 16 dargestellt ist. Die Ein-Ausgabesteuerung 58 besteht aus der entsprechenden Schnittstellen-Schaltereinheit 59, einer   Verarbeitungseinheiten-Schnittstel-    leneinheit 210, einer Eingabesteuereinheit 211, einer Ausgabesteuereinheit 212, einer Hauptsteuereinheit 213 und einem Befehlswortspeicher 214. Vor der   ausführfi-    chen Beschreibung der Operation dieser Einheiten soll zunächst eine allgemeine Übersicht über die Funktionen der   Ein-Ausgabesteuereinhelt    gegeben werden.



   Die Ein-Ausgabesteuereinheit (IOC) 58 leitet den Instruktionsfluss von den Verarbeitungseinheiten zu den peripheren Geräten, die das   Speicheruntersystem    ausmachen. In Fig. 10 sind die peripheren Geräte repräsentiert durch die Bandtransporteinheiten 215, 216 und 217, die von den Bandsteuereinheiten 218 gesteuert werden, ferner den   Magnetplaftenspeichern    219 bis 220, die von Plattenspeichersteuereinheiten 221 gesteuert werden,   ausserdem    von den Druckern 222 bis 223, den Lochkartenstanzern 225, den Kartenlesern 226 bis 227 und den Mikrofilmspeichern 229, die alle von den Mulitplex Steuereinheiten 228 gesteuert werden. Alle diese peripheren Geräte sind bekannte Vorrichtungen.



   Die IOC 58 leitet den Instruktionsfluss von der Verarbeitungseinheiten zu diesen peripheren Geräten, wodurch den   Verarbeitungseinheiten    die Steuerung über diese peripheren Geräte übertragen wird. Sie leitet ferner den Datenfluss zwischen den variablen   Speichereinhei-    ten und den peripheren Geräten. Bei der Durchführung dieser Funktion empfängt die IOC 58 Befehle von den Verarbeitungseinheiten oder von den peripheren Geräten zur Einleitung von Ein-Ausgabefunktionen und führt diese Befehle aus. Darüberhinaus kann die IOC 58 die peripheren Geräte steuern, um Ein-Ausgabefunktionen unabhängig von den   Verarbeitungs einheiten    auszufüh   uran.   



   Die Verarbeitungseinheiten besitzen einen solchen Aufbau, dass die IOC 58 als Teil des variablen Speichers angesehen werden kann, wodurch die IOC 58 vollkommen unabhängig von einer bestimmten Verarbeitungseinheit gehalten werden kann, mit Ausnahme   derjrenigen    Zeit, in der sie von der betreffenden Verar   beitungseinheit    adressiert wurde. Befehle werden zu der IOC 58 in der gleichen Weise übertragen, in der Speicheroperationen von der Verarbeitungseinheit zu dem variablen Speicher übertragen werden. Die Speicheranforderung einer Verarbeitungseinheit an die IOC 58 bewirkt, dass   diese    ein Befehlswort von der   Verarbei-    tungseinheit empfängt.



   Gesteuert von den   Befehisworten    der   Verarbeitungs-    einheit, ist die IOC 58 in der Lage, detaillierte Folgen von Kommandos vom variablen Speicher zu beschaffen die notwendig sind, um alle Ein-Ausgabeoperationen durchzuführen. Auf diese Weise ist nach ,einem einzigen Befehl von der Verarbeitungseinheit. die   Ein-Ausgabe-    steuerung (IOC) in !der Lage,   vollkommen    unabhängig  von allen Verarbeitungseinheiten weiterzuarbeiten und relativ grosse Ein-Ausgabefunktionen ohne Unterstützung der Verarbeitungseinheit vollständig durchzuführen.



   In Fig. 10 hält die Hauptsteuereinheit 213 die Steuerung über die gesamte IOC 58 aufrecht und führt alle Buchhaltungsfunktionen aus, die für die IOC Operation erforderlich sind. Sie führt alle Steuerungsund   Überwachungsbefehle    aus, mit Ausnahme weniger   Leitbefehle,    die von der Verarbeitungseinheit   ausgege-    ben werden. Die Hauptsteuereinheit 213 leitet Daten übertragungsoperationen sowohl in der Eingabesteuereinheit 211 als auch in der Ausgabesteuereinheit 212, ein, beendet diese Operationen und verarbeitet alle internen IOC-Fehler.

  Da zwischen der Hauptsteuereinheit 213 und Einheiten ausserhalb der IOC 58 keine Datenwege vorhanden sind, benutzt die Hauptsteuereinheit 213 die Eingabesteuereinheit 211, wenn es notwendig ist, ein   InfoIlmlationswort    in den variablen Speicher einzuschreiben und sie benutzt die Ausgabesteuereinheit 212, wenn es notwendig ist, ein Informationswort vom variablen Speicher abzurufen. Die gleichen Einheiten werden zur Übertragung und zum Empfang von Befehls wörtern zu und von ¯den peripheren Geräten verwendet.



  Die Schnittstelleneinheit 210 einer Verarbeitungseinheit stellt den direkten Anschluss mit den   Verarbeitungsein-    heiten her. Sie enthält daher alle   Unterbrechungsschal-    tungen der Verarbeitungseinheit und führt Befehle aus, die sie von den   Verarbeitungseinheiten    empfängt.



   Der Befehlswortspeicher 214 ist ein kleiner Zwischenspeicher, ¯der einen Bereich für jedes   der    Eingangskabel 231 und jedes der   Ausgangskaibel    232 besitzt.



  Diese Bereiche werden von der Hauptsteuereinheit 213 für die Zwischenspeicherung von Daten benutzt oder sie ordnen   Übertragnngsbefehie    für den angeschlossenen Kanal an.



   Die   Ausgabesteuereinheit    212 steuert die   Übertra-    gung von   Binärwörtern    von den variablen Speichereinheiten zu den peripheren Geräten. Sie arbeitet asynchron auf die Anforderung von einem peripheren Gerät her oder von   Ider    Hauptsteuereinheit 213, überträgt das gewünschte Wort oder   die    Wörter von dem variablen Speicher zu der anfordernden Einheit.

  Die notwendige Steuer- und   Adresseninformation    für derartige   Übertra-    gungen werden von dem zugeordneten Speicherbereich 214   geliefert.    Die Eingabe des betreffenden Befehlswortes in den zugeordneten Bereich des Befehlswortspeichers 214 besteht in einem Signal, das an die Ausgabesteuereinheit 212 geliefert wird, um der Anforderung des zugeordneten peripheren Gerätes zu entsprechen. Wenn das letzte Daten- oder Befehlswort zu   dem    peripheren Gerät übertragen wird, wird eine Beendigungsmeldung von der   Ausgabestenereinheit    212 zu der Hauptsteuereinheit 213 übertragen.

  Mehrwortübertragungen werden dadurch gehandhabt, dass ein Wortzählfeld im   Übertragungsbefehlswort,    das im   Befehls    wortspeicher 214 gespeichert ist, abwärts gezählt   viridd.   



   Die Eingabesteuereinheit 211 ist der Ausgabesteuereinheit 212 sehr ähnlich, mit der Ausnahme, dass sie die   Übertragung    von binären Datenwörtern von den peripheren Geräten zu dem variablen Speicher steuert.



  Dieses wird   ebenfalls    von Befehlswörtern gesteuert, die im   Befehlswortspeicher    212   gespeichlert    sind.



   Jede Steuereinheit eines peripheren Gerätes besitzt ein   Ein-Ausgabekabel    das für die   Übertragung    binärer Information zu und von den zugeordneten peripheren Geräten dient. Ein   Ein-Ausgabekabeipaar    wird, zusammen mit den zugeordneten Steuerleitungen Ein-Ausgabekanal genannt, so dass in der Anordnung gemäss Fig.



  10 sechzehn Kanäle vorgesehen sind. Jeder Kanal besitzt einen   Eingangsanschluss,    der  logischer Hafen  genannt wird. Diese Hafen werden als Hafen 0 und Hafen 1 bezeichnet. Die 32 Hafen wurden aufeinanderfolgend von 0 bis 31 numeriert, um   hlafenorientierte    Instruktionsformate zuzulassen.



   Das System besitzt drei verschiedene Arten von Binärwörtern, die zwischen der Ein-Ausgabesteuerung 58 und den peripheren Geräten übertragen werden können. Diese sind (1)   Befehlsworte,    ¯die   SteuerinformTa-    tion für die Hauptsteuereinheit 213 enthalten; (2) Befehlsworte, die als Steuerinformation für die peripheren Geräte gedacht sind und (3) Datenwörter, ¯die zu allen variablen Speichereinheiten oder zu den peripheren Geräten übertragen werden sollen. Die Wörter nach (1) werden über Eingangskabel, die Wörter nach (2) über Ausgangskabel und die Wörter nach (3) über beide Kabel übertragen. Die Steuerleitungen dienen zur Steuerung dieser Übertragungen.



   Die   Übertragung    von einem oder mehreren Befehlswörtern nach (2) und eines oder mehrere Datenwörter wird als   Befehlsübertragungs-Job    oder als Datenübertra   gungs-Job    bezeichnet. Die Zahl von Wörtern, die in einem Job übertragen werden sollen, ist im Befehlswort, das diesem Job zugeordnet ist, enthalten. Die Einga   besteuereinheit    211 behandelt Eingabedatenübertra   gungs-Jobs,    während die Ausgabesteuereinheit 212 Aus   gabedatenübertragungs-Jobs    und   B efehlsübertragungs-    Jobs behandelt. Alle diese Jobs werden von der Hauptsteuereinheit 213 eingeleitet. Wenn sie jedoch dann eingeleitet sind, werden sie vom Inahlt des   Befehlswort-    speichers 213 gesteuert.

  Wenn die Steuereinheiten 211 und 212 den Job beenden, wird ein Ende-Signal zu der Hauptsteuereinheit 213 übertragen, um die Einleitung der nächsten Operationsfolge zu ermöglichen.



   Die Hauptsteuereinheit 213 enthält zwei 64-Bit   umfasselzde     Geschichtsregister ,   die    Information über den Zustand aller Häfen zu jeder Zeit enthalten. Sie werden als Geschichtsregister 1 und Geschichtsregister 2 bezeichnet. Das   Geschichtsregister    1 enthält Information über die Verfügbarkeit der Häfen 0 bis 19, während das Geschichtsregister 2 Information über ¯die Verfügbarkeit der Häfen 20 bis 31 enthält.

  Der Zustand jedes Hafens wird durch einen Idreistelligen Binär-Code repräsentiert, der   folgendermassen    interpretiert wird: Code Bedeutung 000   Hafen frei - nicht gesperrt    001 Hafen gesperrt 010 Befehlsübertragung läuft 011 Hafen während der Befehlsübertragung gesperrt 100 Datenübertragung läuft 101 Hafen während der Datenübertragung gesperrt
Andere Zustandsangaben sind noch mit den nichtverbrauchten Code-Wörtern des dreistelligen Codes möglich.



   Ein Teil des Geschichtsregister 2 (Bits 39 bis 46) wird als   Basis-Adressenregister    bezeichnet und enthält eine 8-Bit-Basisadresse. Die Basisadresse kennzeichnet den ersten Bereich eines 2048-Wortblockes in den variablen Speichereinheiten. Da detaillierte Folgen von   Befehlswörtern    in dem variablen Speicher gespeichert sind, gibt diese Basisadresse einen Bezug auf einen  betreffenden Sektor !der variablen Speichereinheiten für solche Folgen. Die Basisadresse wird in der nachfolgend beschriebenen Weise verwendet.



   Alle Wörter werden asynchron durch die Verwen   dung    eines Anforderungsimpulses und eines Bestäti   gungsnnpulses    für jede Übertragung eines Wortes benutzt. Die Anforderungen werden von der Einheit ausgesendet, die eine Aktion wünscht, wobei die   Bestäti-      gungssignate    zu der anfordernden Einheit   zurücküber-    tragen werden, um anzugeben,   ldass    die Aktion durchgeführt wurde. Wenn beispielsweise ein peripheres Gerät Daten bsitzt, die   es    zu der variablen Speichereinheit übertragen möchte, dann sendet das periphere Gerät einen Anforderungsimpuls zu der Ein-Ausgabesteuereinheit (IOC) 58 und überträgt das Datenwort über das betreffende Kabel zu der Eingabesteuereinheit 211.

  Die Eingabesteuereinheit 211 speichert das Wort in einem   Pufferspeicherregister    zwischen und sendet einen Bestätigungsimpuls zu dem peripheren Gerät zurück, wodurch angezeigt wird, dass das Wort empfangen wurde.



  Das periphere Gerät entfernt dann das Binärwort vom Datenkabel und geht zu dem nächsten Wort über, indem es wieder eine Anforderung aus sendet.



   Die Eingabesteuereinheit 211 decodiert den Adressenteil der empfangenen Daten und erzeugt eine Ein   schreibanforderung    für die betreffende variable Speichereinheit. Der Rest der variablen Speicheradresse wird dann zusammen mit dem Datenwort auf die Leitungen zu der Schnittstellen-Schaltereinheit 59 übertragen. Die variable Speichereinheit wird auf die Anforderung hin tätig, empfängt Daten- und   Adresseninformation    und schickt einen Bestätigungsimpuls zu der   Eingabe-    steuerung 211 zurück. Die   reinheit    211 entfernt dann die Daten- und Adressenwörter und geht zu der nächsten Aufgabe über.



   Wenn ein peripheres Gerät Daten vom variablen Speicher anfordert, wird der Adressenteil des Be   fehiswortes    von ¯der   Ausgabesteuereinheit    212   decodiert,    um eine Abrufanforderung für die betreffende Speichereinheit zu erzeugen. Die Adresse des variablen Speichers wird dann über die Ausgangsleitungen zu der Schnitt   stellen-Schaltereinheit    59 übertragen und wenn die Anforderung erfüllt ist, wird eine Bestätigung zu der Ausgabesteuereinheit 212 gesendet. Das abgerufene Wort wird in den Pufferspeicher in   Ider    Ausgabesteuereinheit 212 eingegeben und dann lauf die betreffende periphere Einrichtung auf dem entsprechenden Ausgangskabel zusammen mit der Bestätigung durchgeschaltet, die-anzeigt, dass die ursprüngliche Anforderung erfüllt wurde.



   Obwohl die Steuereinheiten 211 und 212 nur eine Anforderung gleichzeitig bearbeiten können, können diese Anforderungen jederzeit von jedem der   peripheren    Geräte aus gesendet werden. Diese Anforderungen werden in den Steuereinheiten in eine Warteschlange eingereiht, bis sie erfüllt werden können.



   Zum Verständnis des detaillierten   Progrannuflusses    ist es zunächst notwendig, #die Organisation eines Teils der variablen Speichereinheiten zu erläutern. Der 79   Wortblock    von variablen Speichereinheiten, der sich   auf    das Basisadressenregister bezieht und    Ablagebox     bezeichnet wird, ist für die IOC 58 abgestellt worden. Die Ablagebox stellt lein Analogen zu einem Verkehrsschutzmann dar,   wider    den Verkehr dirigiert und sie dient zum Schalten von Leiten der Programminitialisierung und des   Programmflusses.   



   Die verschiedenen Ein-Ausgabe-Jobs und Zustandslisten, auf die Bezug genommen werden muss, wenn die IOC mit ihren Jobs weiterarbeitet, sind in einer   gekette-    ten   Wortliste    organisiert, die als Verbindungskette bezeichnet wird. Diese Verbindungsketten werden durch Lagewörter erreicht, die als  Kopfzeiger  bezeichnet werden. Diese Kopfzeiger werden in der Ablagebox gespeichert. Die Kopfzeiger enthalten zwei Adressen;   eine    Verbindungszeigeradresse, #die das nächste Wort in einer Verbindungskette   lokaliisiert    und leine Befehlszeigeradresse, die das erste Befehlswort eines Ein Ausgabe-Jobs, der   ausgeführt    werden soll, lokalisiert.



  Nur die   Kopfzeiger    (oder Lagewörter) müssen in der   Abiagebox    gespeichert werden. Die Verbindungsketten und Ein-Ausgabe-Jobprogramme können sonst irgendwo im variablen Speicher gespeichert sein. Die Hauptsteuereinheit 213 enthält ferner einen Befehlszähler für die Folgesteuerung durch die   Ein-Ausgabe-Unterprogram-    me, die von den Kopfzeigern bezeichnet werden.



   Vor einer genaueren Erläuterung des Instruktionsrepertoires (Befehlsrepertoire) der Eingangs-Ausgangssteuerungen sollen gewisse Unterschiede zwischen Verarbeiter- und IOC-Instruktionen angegeben werden.



   Der Verarbeiter sieht alle IOC-Instruktionen als Daten an. Sie ¯befinden sich im variablen Speicher und nicht im Programmspeicher, wo die Verarbeiterinstruktionen lokalisiert sind. Dadurch wird eine dynamische Abänderung von IOC-Programmen während der Programm ausführung ermöglicht.



   Das Instruktionsrepertoire ist unterteilt in direkte Befehle, indirekte   Befehle    und periphere Befehle. Direkte Befehle werden zur Einleitung von Eingangs-Aus   gangs-Jobs    im Verlauf   Ides    Operationssystems, aber unabhängig von #diesem, benutzt. Diese Befehle stellen Eingabe für !die IOC über die Verarbeiter-Schnittstelleneinheit 210 dar.



   Die indirekten Befehle werden von der IOC benutzt, um die   Übertragung    von Daten durchzuführen oder um die   IOC-Programmfolge    zur Verwirklichung einer bestimmten Aufgabe zu steuern. Sie sind alle vor ihrer Verwendung während der Programmausführung im variablen Speicher gespeichert. Wie oben angegeben, stel len sie den Inhalt von verketteten Folgen zur Verwirklichung detaillierter Aufgaben   ¯dar.   



   Die peripheren Befehle werden von den peripheren Geräten eingeleitet und zur Einleitung eines Jobs zu der IOC gegeben. Der Kopfzeiger für die verketteten Folgen ist ein Befehlswort, das die IOC und die Verarbeiter als   Buchhaltungs-Operator    verwenden. Der Kopfzeiger ¯enthält diejenigen Informationen, die zur Eingabe und Entnahme von Wörtern in die bzw. aus den   I/O-Job-    und   Zustandslisten      Ides    variablen Speichers   erforderiich    sind.



   Fig. 11 zeigt nun ein ausführliches Blockschaltbild der Zeitgabe- und Zustandseinheit 60, die in Fig. 3 in   Blookform    dargestellt ist. Die Zeitgabe- und Zu   standseinhleit    60 besitzt drei wichtige Untereinheiten, die Zustandseinheit 240, den Zeittaktgenerator 241 und die Speicherübertragungseinheit 242. Jede dieser Einheiten führt eine spezielle Funktion für das   Gesambdatenbear    beitungssystem aus.

  Die   Zustandseinlheit    240 beispiels weise bildet die Schnittstelle mit der Zustandskonsole die von dem Bedienungspersonal benutzt wird, um die Operation des Systems zu überwachen oder sie ent nimmt Daten vom Svstem oder führt Daten in das Svstem ein für die Wartung und Steuerung.   Darüber-    hinaus sammelt die Zustandseinheit 240, speichert und  verteilt einen beträchtlichen Betrag von grundsätzlicher   Zustandsinformation,    ¯die das arbeitende System betrifft.



   Sie ist mit allen anderen Einheiten des   Datenverar-    beitungssystems mit   Iden    Zustandsleitungen 243 verbun den, die die Sammlung von   Zustandsinformation    unab    ¯gängig    von allen normalen Datenwegen im arbeitenden
System gestatten.



   Der Zeittaktgenerator 241 ist zwischen das arbeiten de System und den Taktgeber 244 mit hoher Frequenz genauigkeit eingeschaltet. Der Taktgeber 244 erzeugt die grundlegenden Zeittakte für ¯das gesamte Datenverar beitungssystem. Der Zeittaktgenerator 241 gibt Befehls wörter an die Ein-Ausgabesteuereinheit ab, um diese zu veranlassen, spezielle Operationsfolgen zu speziellen    Zeiten auszuführen.    Der Zeittaktgenerator 241 erzeugt auch Realzeitimpulse für die peripheren Geräte der Fig.



   10, um die   Zeitvorgänge    der peripheren Operationen zu steuern. Darüberhinaus kann der Zeittaktgenerator 241 den Kalendertakt für die Tageszeit (TOD) an die    Verarbeitungseinheiten    liefern oder   çan    die   Ein-Ausgabe       steuereinheiten    auf deren Anforderung hin.



     Der hochpräzise    Taktgeber 244 liefert ein 5 MHz
Zeittaktsignal an den Zeittaktgenerator 241, der einen
48   Bit-Kalendertakt-TClD-Zähler    enthält. Das letzte kennzeichnende Bit dieses TOD-Zählers repräsentiert daher 0,2 Mikrosekunden und die Gesamtzählung des
Taktgebers entspricht etwa einem Jahr. ¯Darüberhinaus liefert der   hochpräzise    Taktgeber 244 ein 42 Bit    umfassendes    binär-codiertes Dezimalwort (BCD) an den Zeittaktgenerator, wobei   das    letzte kennzeichnende Bit einer Millisekunde entspricht. Eine Verarbeitungseinheit kann dieses BCD TOD anfordern, um den frequenz genauen Taktgeber 244 und den Zeittaktgenerator 241 zu synchronisieren.



   Die   Speicherübertragungseinheit    242 ¯hat den einzi gen Zweck, den Inhalt der Programmspeicher 52 und 53 in Fig. 3 zu verändern. Sie ist die einzige Einheit, die diese Fähigkeit hat, so dass alle Programmspeicher  änderungen über diese   Speicheräbertragungseinheit    242 abgewickelt werden müssen.   ¯Die      Speicherübertragungs-    einheit 242 empfängt Befehls- und Datenwörter und verteilt   Programmspeichermodllizierungen    über die   Speicherübertragungs-Schnittstellenschaltereinheit    61', zu den entsprechenden Programmspeichereinheiten. Sie überwacht auch Fehler in der empfangenen Information und berichtet diese Fehler als Zustandsinformation an die Zustandseinheit 240.



   Die drei beschriebenen Einheiten teilen sich die  Übertragungskanäle in die und aus der Zeitgabe- und Zustandseinheit 60.   Einertdieser      Übertragungswege      ver    läuft über die Zeitgabe- und Zustands-Schnittstellenschaltereinheit 61.

  Die Daten werden in die oder aus   dei    Zeitgabe- und   Zustands-Schnittstellen-Schaltereinheit    61 in fast der ¯gleichen Weise übertragen, als sie in die oder aus   Iden    ¯anderen wichtigen Einheiten, wie   beispiels-    weise ¯der variablen Speichereinheit,   erfolgen.    Um eine
Standardisierung der   Schniftstellen-Schaltereinheiten    zu erreichen, wird eine   Schnlttstellen-Übertragungseinheit    245 vorgesehen, die den Zugriff der Zustandseinheit 270, des   Zeiftaktgenerators    241 und der Speicherübertragungseinheit 242 in #die einzige Schnittstellen-Schaltereinheit auf   Multiplex-Basis    steuert.



   Um eine Möglichkeit zu haben. das arbeitende System zu unterbrechen, teilen sich die frei funktionellen Einheiten 240, 241 und 242 in einen einzigen Kanal 246 der Ein-Ausgabesteuereinheit. Diese Kanalunterteilung wird von einer Kanalsteuereinheit 247 gesteuert.



   Das Wartungs- und Diagnoseuntersystem 18 ist auch an die Zeitgabe- und Zustandseinheit 60, und zwar über das M  & D-Pufferspeicherregister 248 angeschlossen.



  Auf diese Weise kann das Wartungs- und Diagnose   untersystem    18 Berichte von der Operation der gesamten Zeitgabe- und Zustandseinheit 60 empfangen und deren Operation steuern.



   Die Zustandseinheit 240 besitzt vier   grössere    Schnittstellen (oder Anschlüsse). Diese Anschlüsse sind der manuelle Anschluss zwischen der   Zustandssteuer-    konsole und der Zustands einheit mittels der Leitungen
249, der festverdrahtete Anschluss zwischen der Zustandseinheit 240 und allen anderen Einheiten der zentralen Logig und Steuerung mittels der Leitungen 243 und die beiden   programmierten    Anschlüsse über die Schnittstellen-Schaltereinheit 61 und der IOC-Kanal 246. Die Aufgabe dieser Zustandseinheit besteht darin, Systemzustandsinformation zu sammeln, die   ¯arbeitenden    Programme über den Zustand des Systems zu informieren und diese Funktionen auszuführen, die von dem Programm eingeleitet werden und von dem festverdrahteten Anschluss verteilt werden.



   Einer dieser verdrahteten Ausgänge betrifft die Blockierungssignale, ¯die in der Lage sind, Datenübertragungen an der Schnittstellen-Schaltereinheit zu sperren und auf diese Weise eine Systemunterteilung, Segmentierung und Isolierung gestatten. Die   Zustandsein-    heit 240 verwendet den IOC-Kanal 246 für Unter brechungszwecke, wann immer eine beträchtliche   Ande-    rung im   Systemzustand    auftritt.



   Das Wartungs- und Diagnoseuntersystem (MDS) 18 stellt eine umfassende Wartungseinrichtung für die verschiedenen Module (Baueinheiten) der Datenverarbeitungsanlage nach Fig. 1 dar. Die Hauptfunktionen der Untereinheit 18 sind:
1. die Inizierung der zentralen Logik und Steuerung 15:
2. die Unterstützung -beim Wiederingangkommen der Anlage;
3. die Bereitstellung besonderer Wege für eine automatische oder manuelle Diagnose;
4. die Schaffung eines zentralisierten Steuerpunktes für: a) die   Zustandsüberwachung;    b) die Lokalisierung von Ausrüstungen; c) die manuelle Diagnose; d) die Programmprüfung.



   Die   llntereinheit    18 benutzt besondere Datenwege 43   (Fig.    2), die einen Zugriff zu kritischen Registern der Betriebseinheiten der   Datenverarbeitungsanla .,e    ermöglichen. Normalerweise wird die Untereinheit 18 automatisch dann   einrreschaltet,    wenn Routineprüfungen einen Fehler   zeigen.    In solchen Fällen   gewinnt    das Programm automatisch einen Zugriff zu den   sPeziellen    Datenwegen der Untereinheit 18 über Kanäle der IOC-Schaltung 58   (Fig.    3). Das   Programm    versucht dann unter Verwendung verschiedener Prüf- und   Diagnoseunter-    programme den Fehler zu diagnostizieren und auf austauschbare Einheit zu isolieren.

  Wenn dadurch der   Fehler nicht isoliert werden kann, überträgt das Programm die Aufgabe der manuellen Steuerung für weitere   Diaguosemassnahmen.   



   Eine Wartungskonsole 330 in Fig. 12 enthält Zustandsanzeigen, manuelle Steuerungen, automatische Steuerungen und verschiedene weitere Steuerelemente.



  Eine Wartungs- und Diagnose-Logikschaltung 331 bildet die Schnittstelle zwischen der Konsole 330 und den Baueinheiten 332, 333, 334 der zentralen Logik und Steuerung (CLC) 15. Die Logikschaltung 331 hat ausserdem zum Zweck einer direkten Programmsteuerung dieser Schnittstelle Zugriff zu den IOC Kanälen 335.



   Im allgemeinen findet die Fehlererkennung und Isolierung sowie die   Wiederingangsetzung    der Datenverarbeitungsanlage 10 (Fig. 1) in den folgenden Schritten statt:    Routineprüfungs-    und   A nzeigeprogrnmrne   
Diese Programme enthalten Realzeit-Prüfungen, Diagnoseprogramme und verschiedene Bestätigungsprogramme. Die Programme verwenden sowohl die normalen Datenwege als auch das   Datensammelleitungs    system der MDS-Untereinheit 18.



   Isolierung und Wiederingangsetzung der Anlage
Wenn ein Fehler festgestellt worden ist, wird eines von zwei Verfahren benutzt. Handelt es sieh um einen ausserordentlich schwerwiegenden Fehler, so wird die   Wiederingangs etzung    der Anlage eingeleitet. Im anderen Fall wird mit Hilfe von Programmen versucht, die fehlerhafte Ausrüstung zu isolieren, gegebenenfalls durch eine Segmentierung   verdächtiger      Baneinheiten.   



   Automatische Diagnosen
Wenn die fehlerhafte Ausrüstung isoliert ist, werden   Diagnoseprogramme    eingeleitet. Diese Programme benutzen entweder die   ormalen    Datenwege oder das   MDS-Datensammelleitungssystem    und versuchen, den Fehler auf eine einzelne austauschbare Schaltung zu beschränken.



   Halbautomatische Diagnosen
Wenn die oben beschriebenen Vorgänge nicht in der Lage   sind    den Fehler automatisch auf eine austauschbare Schaltung zu beschränken, kann die   Bedienungs.   



  person halbautomatische Vorgänge an seiner Konsole einleiten, indem er auf Magnetbändern gespeicherte   Unterprogramene    anfordert und das MDS-Sammellei   tungssystem    benutzt.



   Manuelle Diagnosen
Wenn alle oben beschriebenen Vorgänge nicht zur Isolierung des Fehlers führen, kann die   Bedienunas-    person an ihrer Konsole manuelle Prüfungen ein leiten.



   Zur Schaffung des für die Wartung und Diagnose vorgesehenen unabhängigen Datensammelleitungssystems sind spezielle   Verdrahtunren    und Schaltungen in jeder Baueinheit des   Datenverarbeitunrssystems    vor¯ gesehen. Die Anordnung einer   tvnisciien    Baueinheit ist in Fig. 13 dargestellt. Als Schnittstelle   zwischen    dem Wartungs- und Diagnoseuntersystem selbst und den internen Registern 337, 338 der Baueinheit ist eine Pufferschaltung 336 vorgesehen. Diese nimmt im allgemeinen Datenwörter, Registeradressen und Steuer¯ signale von der Wartungs- und   Diagnose-Logikschaltung    331 (Fig. 12) auf und gibt unter dem Einfluss der Registeradressen und der Steuersignale die Datenwörter in die internen Register 337, 338 ein bzw. entnimmt Daten aus diesen Registern.



   Zur Verbindung aller internen Register 337, 338 mit der Pufferschaltung 336 ist eine Gruppe von 35 Datenleitungen 342 vorgesehen. Diese Leitungen werden von den Registern unter zeitlicher   Überschneidung      (time      shered)    benutzt. Bis zu 63 verschieden interne Register können durch die Anordnung gemäss Fig. 13 versorgt werden. Wenn ein Zugriff zu weiteren Registern erfor   Bereich    ist, müssen zusätzliche Pufferschaltungen entsprechend der Pufferschaltung 336 benutzt werden.



  Wenn ein Zugriff zu Registern erwünscht ist, die weniger als 35 Bits haben, oder sogar der Zugriff zu Steuerflipflops mit nur einem einzigen Bit, dann können diese kleineren Register und Steuerflipflos zu Anordnungen mit 35 Bits zusammengefasst und von dem Datensammelleitungssystem als einzelnes Wort behandelt werden,
Zusätzlich zu   tden    Datenleitungen 342 liefert die Pufferschaltung 336 ausserdem zwei Grundsteuersignale, die  Einstellbetätigung  und    Anzeigebetäti-    gung  genannt werden. Die   Einstellberätigungssignale    entsprechen Schreibsteuersignalen und erscheinen auf den Adern 340. Es sind 63 solcher Einstellbetätigungssignale vorgesehen, und zwar je eines für jedes ¯der 63 Register 337, 338.

  Ein   Einstellbetätigungssignal    auf   einer    der Adern 340 bewirkt, dass die dann auf den Datenleitungen 342 vorhandenen Daten in das angegebene Register   eingeschneben    werden. Auf entsprechende Weise sind 63 Anzeigebetätigungsleitungen 341 vorgesehen, und zwar eine für jedes der Register 337, 338, um Daten aus diesen Registern zu lesen und auf die Datenleitungen 342 zu geben.



   Um die normale Operation der Datenschaltungen bei Trennung der Pufferschaltungen 336 von der   Bazl    einheit für Wartungszwecke zu schützen, muss jede der   Einsteilbetätigungsleitungen    340 von der Pufferschaltung 336 durch eine   Trenuschaltung    343, die Impulseinstell- und Anzeigeschaltung (PSI) genannt wird, getrennt werden. Die PSI-Schaltungen 343, die später genauer beschrieben werden, verhindern, dass bei Abtrennung der Pufferschaltung 336 Unterbrechungen im Zuge der   Einsteilbetäfigungsleftungen    340 die Operation der übrigen Teile der Schaltung schädlich beeinflussen. Eine solche Isolierung ist für die Anzeigebetätigungsleitungen 341 nicht erforderlich, da ein Lesen des Inhaltes der Register 337, 338 deren normale Operation nicht stört.



   Um eine Lese- und Schreibmöglichkeit   für    eine einzelne Gruppe von Datenleitungen 342 zu schaffen, ist jede solche Leitung von den Flipflops der Register durch eine Impulseinstell- und Anzeigeschaltung getrennt. Die Flipflops des Registers 337 sind also je über eine in der Schaltung 344 enthaltene Impulseinstell- und   Anzeigeschaltung    mit der entsprechenden Datenleitung 342   verblinden.    Auf ähnliche Weise ist jedes Flipflop des Register 338 über eine in der Schaltung 345 enthaltene Impulseinstell- und   Anzeigeschaltuna    mit der   entsnredienden    Datenleitung 342 verbunden.

  Die Einstellbetätigungssignale auf den Leitungen 340 werden  den PSI-Schaltungen 344 und 345 zugeführt, um das Einschreiben von Daten auf den Datenleitungen 342 in die Register 337, 338 zu steuern, während die Anzeigebetätigungssignale auf den Leitungen 341 den PSI Schaltungen 344, 345 zugeführt werden, um das Lesen von Daten aus den Registern 337, 338 auf die Datenleitungen 342 zu steuern. Die Einzelheiten dieser Steuerung sollen in Verbindung mit Fig. 15 beschrieben werden.



   Die Pufferschaltung 336 steht mit dem Wartungsund Diagnoseuntersystem mit Hilfe des Kabels 346 in Nachrichtenverbindung. Das Kabel 346 überträgt die in Serienform umgewandelten Daten von den Datenleitungen 342   zusammen    mit Adresseninformationen für einen Zugriff zu einem bestimmten Register und Steuer signalen für eine Zeitsteuerung von Einstellbetätigungsund   Anzeigebetätigungsfunktionen.    Die Einzelheiten dieser Anordnung sollen in Verbindung mit Fig. 14 betrachtet werden.



   Eine ¯der Datenleitungen 342, nämlich die Löschleitung 347, wird benutzt, um die Register 337, 338 über das Wartungs- und Diagnoseuntersystem zu löschen. Ein   Einsteiibetätigungssignal    auf einer der Leitungen 340 bewirkt zusammen mit einem Löschsignal auf der Leitung 347, dass das jeweilige Register der Register 337, 338 durch ein Signal auf der Leitung 348 bzw. 349 gelöscht wird. Dies ermöglicht die Löschung eines Registers, ohne dass Null-Werte über die Datenleitungen 342 in das Register eingeschrieben werden müssen.



   Man sieht,   ldass    jedes der Register 337, 338 normale   Übertragungswege    350 bzw. 351 besitzt, um mit dem Rest der Baueinheit, in welcher sie sich befinden, in Verbindung zu treten. Diese normalen   Obertragungs    wege sind im einzelnen in Verbindung mit den Fig. 3 bis 11 beschrieben worden. Es zeigt sich   demgemäss,    dass die in Fig. 13 dargestellten Zugriffswege von den normalen Betriebsverbindungen innerhalb des Bausteins völlig getrennt und unabhängig sind. Ausserdem sind diese Wartungs- und Diagnoseverbindungen völlig getrennt und unabhängig von den bausteininternen Verbindungen über   die      Schniftstellenschalter,    die schematisch in Fig. 2 gezeigt sind.



   In Fig. 14 ist ein genaues   Schaltbild    der in Fig. 13 gezeigten Pufferschaltungen 336 angegeben. Im allgemeinen dienen die Pufferschaltungen gemäss Fig. 14 in folgenden Funktionen: Aufnahme von Daten aus dem Wartungs- und Diagnoseuntersystem; Eingabe von Daten in eines der internen Register desjenigen Bausteins, in welchem sich die Pufferschaltung befindet; Lesen von Daten aus einem der internen Register des   Bausteins    Übertragen von Daten aus dem Baustein zum Wartungsund Diagnoseuntersystem. Wenigstens eine   Puffer-    schaltung gemäss Fig. 14 ist für jeden der in Fig. 2 gezeigten Bausteine vorgesehen. In denjenigen Bausteinen, für die die Bedienung von mehr als 63 verschiedenen Registern erforderlich ist, können zusätzliche Pufferschaltungen vorgesehen werden.



   Daten werden von der Wartungs- und Diagnoselogik 331 zur Pufferschaltung gemäss Fig. 14 in Serienform über die Leitung 352 übertragen. Sie werden unter Steuerung von Taktsignalen auf der Leitung 354 in Serienform in ein Schieberegister 353 geführt. Auf entsprechende Weise werden Daten vom Schieberegister 353 in Serienform auf einer Leitung 434 zur Wartungsund   Diagnoselogik    331 geführt. Wenn Daten in ein Baustein-Register eingeschrieben werden sollen, werden sie zunächst in Serienform in das   Register    353   übertra-    gen. Dann werden die einzuschreibenden Daten parallel über Leitungen 342 zu dem gewählten Register gegeben.



  Wenn Datenn aus einem Baustein-Register gelesen werden sollen, werden die parallelen Daten auf den Leitungen 342 zunächst zum Schieberegister 353 geführt. Dann werden die gelesenen Daten in Serienform zur Wartungs- und Diagnoselogik 331 übertragen.



  Die Übertragung zu den internen Registern der Bausteine über die Datenleitungen 342 erfolgt über   Impuls-    einstell- und Anzeigeschaltungen 355, die zweiseitig gerichtete Schaltmöglichkeiten besitzen.



   Registeradressen- und Steuersignale werden der Pufferschaltung gemäss Fig. 14 von der Wartungs- und Diagnoselogik 331 parallel zugeführt. Die Registeradresse erscheint auf den Leitungen 356 und gibt die Identität eines der 63 Register in binärcodierter Form an. Gleichzeitig erscheint eine Einschub-(chassis)-Adresse auf den   Leitungen    357. Diese Einschubadresse wird zur Unterscheidung der Pufferschaltungen benutzt, wenn mehr als eine Schaltung dieser Art im gleichen Baustein vorhanden ist. Die beiden Binärbits ermöglichen eine Unterscheidung bis zu vier verschiedenen Puffer   schaltungen    im gleichen Baustein. Ausserdem ist ein einzelnes Paritätsbit für die Registeradresse auf der Leitung 358 vorgesehen. Gleichzeitig erscheint entweder ein Einstellsignal auf der Leitung 359 oder ein Anzeigesignal auf der Leitung 360.



   Bausteine mit mehr als einer Pufferschaltung erhalten die gleiche Einschubadresse auf den Leitungen 357.



  Diese   Einschubadresse    wird in der   Vergleichssclraltung    361 mit einem fest verdrahteten   Einschubcode    verglichen, der für jede Pufferschaltung in dem Baustein verschieden ist. Bei Auftreten einer   Übereinstimmung    wird ein Signal erzeugt, dass das Gatter 362 vorbereitet.



  Die Parität der Signale auf den Leitungen 356 und 357 wird in der Paritätsprüfschaltung 363 festgestellt und mit dem Paritätsbit auf der Leitung 358 verglichen. Bei Auftreten einer Übereinstimmung wird ein Signal erzeugt, das die Betätigung des Gatters 362 bewirkt.



   Das Gatter 362 überträgt die Registeradresse auf den Leitungen 356 zum Registeradressendecoder 364, der die Registeradresse mit 6 Bit in ein Signal auf einer der 63 Ausgangsleitungen 365 umwandelt.



   Wenn Daten aus einem Register gelesen werden sollen, erscheint ein Signal auf der Anzeige leitung 360.



  Dieses Anzeigesignal, das über eine Inverterschaltung 366 läuft, wird in einem der UND-Gatter 367 mit einem über eine der   Inverterschaltungen    368 laufenden Signal von einer der Leitungen 365 durch eine UND-Funktion verknüpft, so dass sich ein Signal für eine der Impulseinstell- und Anzeigeschaltungen 369 ergibt. Das Ausgangssignal einer der PSI-Schaltungen 369, die dem durch den Code auf den Leitungen 356 angegebenen Register ¯entspricht, wird an eine der Anzeigebetätigungsleitungen 341 (Fig. 13) gegeben. Dieses Anzeigebetätigungssignal bewirkt, dass der Inhalt des gekennzeichneten Registers auf die Datenleitungen 342 übertragen wird. Ein Synchronisationssignal auf der Leitung 420 wird mit dem Anzeigesignal auf der Leitung 360 im Gatter 421 kombiniert und über die Inverter 422 und 423 an die PSI-Schaltungen 355 angelegt.

   Dieses Signal auf der Leitung 424 bewirkt eine Einstellbetätigung für die PSI-Schaltungen 355, um Signal zum Schieberegister 353 zu übertragen und damit das Datenwort in das Register 353 -einzugeben.  



   Wenn umgekehrt Daten in ein Baustein-Register eingeschrieben werden sollen, erscheint ein Einstellsignal auf der Leitung 359. Dieses Einstellsignal wird über die Inverterschaltung 433 benutzt, um ein Anzeigebetätigungssignal für die PSI-Schaltungen 355 zu liefern, so dass der Inhalt des Schiberegisters 353 auf die Datenleitungen 342 geführt werden kann. Ausserdem wird das Einstellsignal mit dem Synchronisationssignal auf der Leitung 420 im Gatter 425 kombiniert und über die Inverterschaltung 426 zur Betätigung der PSI-Schaltungen 427   verwendet    Nach der Betätigung gibt eine der PSI-Schaltungen 427 ein Einstellbetätigungssignal auf eine der Leitungen 340. Dieses Signal gibt, wie in Verbindung mit Fig. 13 beschrieben, die Möglichkeit, dass die Daten auf den Datenleitungen 342 in das gekennzeichnete Register eingegeben werden.



   Es sind Mittel vorgesehen, um die Einstellbetäti   gungsfunktion    durch die Betriebsschaltungen zu sperren, wenn das Eingeben von Daten in diese   Bausteine    Register andere Operationen stören würde. Um die Einstellbetätigungsfunktion für   irgendein    Register zu sperren, wird ein Sperrsignal auf die jeweilige   Einstelibe-    tätigungs-Sperrleitung 428 gegeben. Bei dem Versuch einer Einstelloperation wird das Einstellsignal auf der Leitung 359 über den Inverter 429 an die PSI-Schaltungen 430 angelegt, so ¯dass das Sperrsignal auf den Leitungen 428 den Ausgang des Decoders 364 in der Zustandsverhinderungsoperation festhalten kann. Es kann dann kein Einstellbetätigungssignal auf der entsprechenden Leitung 340 erzeugt werden.

  Zur Bestätigung jeder Einstellbetätigung wird das   Ausgangssignal    des   Decoders    364 über Inverter 431 und die Einstellbe   tätigungs-Bestätigungsleitungen    432 zum Wartungs- und Diagnoeseuntersystem   zurückgegeben.   



   Zusammenfassend besteht also eine vollständige Folge von Vorgängen bezüglich der Pufferschaltung gemäss Fig. 14 aus einem Eingangsdatenintervall, einen Steuerintervall und einem Ausgangsdatenintervall. Für Einschreib- oder Einstelloperationen werden Daten während des Eingangsdatenintervalls in Serienform in das Schieberegister 353   geführt.    Bei Lese- oder   Anzeigeope-    rationen ¯dient das Eingangsdatenintervall keinem sinnvollen Zweck. Während des Steuerintervalls werden Adressen- und   Steuerinfornationen    decodiert, und die entsprechende Einstell- oder Anzeigeoperation wird mit Bezug auf das adressierte Register des Bausteins eingeleitet. Während des Ausgangsdatenintervalls wird der Inhalt des   Schieberegisters    353 in Serienform zur Wartungs- und Diagnoselogik 331 zurückübertragen.

  Das   zurückgegebene    Datenwort ist für Anzeigeoperationen der Inhalt des adressierten Registers des Bausteins oder für die Einstelloperation dasjenige Wort, welches vorher während des Eingangsdatenintervalls zur Eingabe in das Register des Bausteins geliefert worden ist.



   Man beachte, dass die Schaltung gemäss Fig. 14 wenigstens einmal für jeden der Bausteine   des    Datenverarbeitungssystems dupliziert ist. Entsprechend sind die Verbindungen zwischen der Pufferschaltung gemäss Fig.



  14 und dem Wartungs- und Diagnoseuntersystem ebenfalls für jeden Baustein verdoppelt. Wenn mehr als eine Pufferschaltung in einem einzelnen Baustein verwendet wird. führen die Verbindungen parallel zu allen Pufferschaltungen. Ausgangssignale werden durch eine ODER-Verknüpfung kombiniert so dass sich eine einzelne   Signalgruppe    für jeden Baustein ergibt.



   In Fig. 15A ist ein ins einzelne   stehendes    Schaltbild einer Impulseinstell- und Anzeigeschaltung dargestellt,   die    in   den    Schaltungsanordnungen der Fig. 13 und 14 verwendet werden kann. Generell handelt es sich bei der Impulseinstell- und Anzeigeschaltung (PSI) der Fig. 15A um eine Trennschaltung, die eine Isolierung zwischen den Anschlüssen 600 und 601 bewirkt. Demgemäss ist der Anschluss 600 mit einem Emitter des   Doppelernitter-    Transistors 602 verbunden, dessen Kollektor an die Basis   Ides    Transistors 603 angeschaltet ist. Der andere Emitter des Transistors 602 liegt am   Einstell-Eingangs.   



     anschlluss    604.



   Der Emitter des Transistors 603 ist mit der Basis des Transistors 605 verbunden, dessen Kollektor am Anschluss 601 liegt. Diese Anordnung ermöglicht eine Übertragung vom Anschluss 600 zum Anschluss 601 unter Steuerung von Signalen am Anschluss 604.



   Auf entsprechende Weise ist der Anschluss 601 mit der Basis des Transistors 606 verbunden, dessen Kollektor an einem Emitter des Doppelemitter-Transistors 607 liegt. Der andere Emitter des Transistors 607 ist mit dem Anzeige-Eingangsanschluss 608 verbunden. Der Kollektor des Transistors 607 liegt an der Basis des Transistors 609, dessen Emitter die Basis des Transistors 610 treibt.



  Der Kollektor des Transistors 610 ist mit dem Anschluss 600 verbunden. Diese Anordnung ermöglicht eine   tJber-    tragung vom Anschluss   601    zum Anschluss 600 unter Steuerung von Signalen am Anschluss 608.



   Die Arbeitsweise der Impulseinstell- und Anzeigeschaltung nach Fig. 15A lässt sich leichter anhand der Logikschaltung nach Fig. 15B erkennen. In der Schaltung nach Fig. 15B sind die Anschlüsse 600 und 604 mit den Eingängen des UND-Gatters 611 verbunden, das dem   Doppelemitter-Transistor    602 in Fig. 15A entspricht. Der Ausgang des UND-Gatters 611 liegt über einen, den Transisotren 603 und 605 entsprechenden invertierenden Verstärker 612 am Anschluss 601.



   Der Anschluss 601 ist wiederum über einen invertierenden   Verstärker    613 (der dem Transistor 606 entspricht) mit einem Eingang des UND-Gatters 614 verbunden, das dem Doppelemitter-Transistor 607 entspricht.



   Der andere Eingang des UND-Gatters 614 liegt am Anschluss 608. Der Ausgang des UND-Gatters 614 ist   über    einen invertierenden Verstärker 615, der den Transistoren 609 und 610 entspricht, mit dem Anschluss 600 verbunden.



   Signale am   Einstell-Eingangsanschiuss    604 steuern die   Übertragung    von Signalen vom Anschluss 600 zum Anschluss 601, während Signale am Anzeige-Eingangsanschluss 608 die Übertragung von Signalen vom Anschluss 601 zum Anschluss 600 steuern.



   In Fig. 16 ist ein Blockschaltbild der in Fig. 12 als Block 331 dargestellten Wartungs- und Diagnoselogik gezeigt. Diese Schaltung enthält vier Folgeschaltungen 500, 501, 502 und 503, die je Prüfinstruktionen und Daten entweder von einem Eingangs-Ausgangskanal der IOC 58 (Fig. 3 oder von einer Wartungs- und Diagnosekonsole aufnehmen. Die Folgeschaltungen 500 und 501 sind   demgemäss    je über Leitungen 504 bzw. 505 an eine andere Konsole angeschaltet,   während    die Folgeschaltung 502 am IOC-Kanal 506 und die Folgeschaltung 503 am IOC-Kanal 507 liegt.



   Zur Steuerung der Verbindungen zu den Betriebsbausteinen des Datenverarbeitungssystems sind zwei Wartungsdatenschalter 508 und 509 vorgesehen. Jede der Folgeschaltungen 500 bis 503 hat Zugriff zu jedem der Datenschalter 508 und 509.



   Es sind bis zu 14 Datenverzweigungen 510 bis 511  vorhanden, um Daten auf 98 Bausteine 512, 513, 514, 515 zu verteilen, wobei jede Datenverzweigung mit 7 Bausteinen verbunden ist. Die Datenverzweigungen 510, 51.1 können von jedem der Datenschalter 508 und 509 gesteuert werden, so dass eine Verbindung mit jedem Baustein selbst dann möglich ist, wenn einer der Datenschalter 508 und 509 abgeschaltet wird. Jede der Folgeschaltungen 500, 501, 502 und 503 hat Zugriff zu jedem der Datenschalter 508 und 509 derart, dass der zuerst kommende zuerst bedient wird.



   Im Betrieb nimmt eine der Folgeschaltungen, beispielsweise die Folgeschaltung 503, mit Hilfe einer Instruktion vom IOC-Kanal 507 eine Aufgabe auf und decodiert die Operation. Dann fordert die Folgeschaltung 503 und Bedienung von den Datenschaltern 508 und 509   an.   



   Der erste verfügbare Datenschalter nimmt die Anforderung auf und sendet die Prüfdaten zu der jeweils richtigen   Datenverzweigung    der Verzweigungen 510, 511. Die gewählte   Datenverzweigung #bt    die Adresse des anzusprechenden Bausteins zum Wartungsschalter und dann zu allen Folgeschaltungen 500 bis 503 zurück.



  Die anfordernde Folgeschaltung (die Folgeschaltung 503 im vorliegenden Beispiel) bestätigt diese Bausteinadresse, während die anderen   Folgeschaltungen    prüfen, ob dieser Baustein im Augenblick an einer Prüfung teilnimmt. Wenn dies der Fall ist, wird die Prüfung gesperrt und der Zugriff fallengelassen.



   Wenn die Weiterführung der Prüfung zugelassen wird, sendet die jeweilige Verzweigung   der ¯Datenver-    zweigung 510 bis 511 ¯die Prüfdaten zu dem jeweiligen Baustein der Bausteine 512 bis 515. Die Prüfergebnisse werden auf dem gleichen Weg zurückgegeben, und die Folgeschaltung 503 leitet die Ergebnisse über den IOC Kanal 507 weiter. Dieses Verfahren wird für eine Folge von Prüfungen wiederholt, bis die vollständige Prüfung durchgeführt ist.



   Vor einer genauen Beschreibung der Wartungs- und Diagnoselogik gemäss Fig. 16 ist eine Erläuterung der Wartungs- und Diagnosekonsole zweckmässig, die in Verbindung mit Fig. 16 benutzt wird. Wie in Fig. 16 angegeben, sind zwei solche Konsolen zur Einleitung von Prüfvorgängen über das Wartungs- und Diagnoseuntersystem vorgesehen. In Fig. 17 ist eine solche Konsole zusammen mit den zugehörigen Schaltungen als Blockschaltbild dargestellt.



   Die Hauptfunktion der Konsole gemäss Fig. 17 ist die Fehlerlokalisierung ¯durch halbautomatische oder manuelle Prüfungen, wenn eine automatische Fehlerisolierung durch programmierte Prüfungen über die IOC-Kanäle 506 und 507 in Fig. 16 nicht möglich war.



  Die Konsole ist ausserdem zweckmässig bei dem ersten Zusammenbau des Datenverarbeitungssystems und bei der   Wiederinbetriebnahme    des Systems nach einem schwerwiegenden Ausfall. Der Hauptvorteil der Konsole besteht   darin      qdass    zur Ermöglichung einer grösseren   Anpassungsfähigkeit    eine Bedienungsperson in den Entscheidungsvorgang bei der Fehlerisolierung eingeschaltet wird. Bei der ersten Installation und bei der Wiederinbe   triehnahme    des Systems werden spezielle Programme benutzt die ¯die Konsole zur Bestätigung von Operationen im schrittweisen Verfahrent benutzen.



   Gemäss Fig. 17 werden Steuerbefehle manuell am Steuerpult 520 oder durch programmierte   Folteschal-      tuneen    eingeleitet, die mit Hilfe der   Puffersteuerungen    522 im Pufferspeicher 521 gespeichert sind. Diese Steuerbefehle werden den angeschalteten Folgeschaltungen mit Hilfe der Leitungen 523 zugeführt, die wiederum Daten zurückgeben, welche in der Wiedergabesteuerung 524 in das richtige Format gebracht und den   Wiedergabehilfsschaltungen    525 zugeführt worden sind.



  Die Hilfsschaltungen 525   enthalten    analoge Steuerschaltungen zur Steuerung einer   Katliodenstrahl-Wiedergabe-    röhre 526.



   Als Speicher für Daignoseprogramme ist eine Ma   gnetbandeinheit    527 vorgesehen. Wenn ein solches Programm benötigt wird, liefert die manuelle Bandsteuerung 528 Signale an die   Bandsteuerung    529, um die Bandeinheit 527 in die richtige Position zu bringen.



  Die   Programme    werden dann über die Puffersteuerung 522 zum Pufferspeicher 521 übertragen. Der Pufferspeicher 521 ist ein Speichermedium hoher   Geschwin-    digkeit mit beliebigem Zugriff, beispielsweise ein Ma   gnetkernspeicher,    der ¯einen schnellen Zugriff zu dem im Augenblick benutzten Programm ermöglicht. Der Pufferspeicher 521 enthält ausserdem permanent die Programme zur   Wiederinbetriebnahme    des Systems.



   Eine Plattenspeichereinheit 530 enthält   formatbil-    dende Informationen als Hilfe für die Unterscheidung zwischen den von   den    verschiedenen Registern des Datenverarbeitungssystems empfangenen Daten. Diese Informationen werden durch eine Plattensteuerung 531 angesprochen und zur Platten-Schnittstelle 532 gegeben.



  Sie werden dann über die Puffersteuerung 522 im Pufferspeicher 521 gespeichert. Falls erforderlich, werden diese Format-Information über die   Wiedergabe-    steuerung 501 und die Hilfsschaltungen 525 zur Wiedergabe 526 übertragen.



   Die Instruktionsfolgeschaltungen im Pufferspeicher 521 stehen unter Steuerung der Instruktionssteuerung 533, die mit den Folgeschaltungen in Fig. 25 in Verbindung steht. Die Instruktionen werden einzeln zu einer der Folgeschaltungen gegeben, die die Instruktion ausführt und das Ergebnis zur Steuerung 533   zurück-    gibt. Die Ergebnisse werden analysiert und wiedergege   heu    und   dann    wird die nächste Instruktion durch den Pufferspeicher 521 angefordert und zu der   Folaeschal-    tung gegeben. Auf diese Weise kann ein vollständiges   Prüfprogramm    automatisch ausgeführt oder jederzeit durch ¯die Bedienungsperson an der Konsole unterbrochen werden.

  Die Bedienungsperson kann die in der Ausführung begriffene Prüfung beenden und je nach Wunsch zu einer anderen   Prüfung    übergehen. Die Hauptbedingungen des Systems werden für die Bedie   nungsperson    auf einer   Lampenanzeiae    534   angegeben.   



  Die Anzeigelampen   gebenden    Zustand der Konsole und den Inhalt von Schlüsselregistern wieder.



   Im   alleemeinen    benutzt die   Bedienunpsnerson    an der Konsole Schalter zur Auswahl   iraendeines    Prüfprogramms ¯der Bandeinheit 527. Das Prüfprogramm wird zum Puffersneicher 521 übertrafen und die Ausführung beginnt   Wenn    ein Fehler oder Irrtum (nicht wiederholbarer Fehler) hei   Ausführung    dieser Prüffolgen auftritt so wird ein    Nichtver¯leich       (non-coqnnare)      angezeigt,      nnd    die   antomafische    Ausführung hält an.

  An   diesem    Punkt kann die   Bedienunrsn#rson      nach    eigener   Enü      scheidunla    entweder andere   PrüfDroarannrne    zur weiteren Fehlerisolierung,   iiiswählen    oder manuelle Prüfungen   lir    Isolierung der   fe'b.lerbaften      Einheit    benutzen.



   Die   Psedilenunorsnerson    hat ausserdem   d;e      Mii ] ich-      keit    eines   Zupriffs      711      einzelnen      Tnstrllktinnen    einer   Pnifnroariin.m# im Pi1ffersr,ei' < ##er 531 nndkinn falle    gewünscht Instruktionen   ahrindern.      Allf    ensprechende Weise kann die   Bedienlmasnerson    Prüfdaten andern nnd  sogar kleine   Früfprogramme    zusammenstellen. Ein Schrittverfahren gibt der   Bedienungsperson ¯die    Möglichkeit, Schritt für Schritt ein Programm zu durchlaufen und den Inhalt der geprüften Register zu beobachten.



  Dabei leitet die Bedienungsperson die Ausführung jedes neuen 'Befehls ein.



   Die in Form der Blöcke 500 bis   503    in Fig. 16 gezeigte Wartungs- und Diagnosefolgeschaltung ist genauer in Fig. 18 dargestellt.   Irm    allgemeinen führt die Folgeschaltung gemäss Fig. 18 die Wartungs- und Diagnoseprogramme unter Verwendung einer der beiden Wartungsdatenschalter   508    oder   509    (Fig. 16) aus, um Zugriff zu allen Baueinheiten des Datenverarbeitungssystems zu gewinnen. Jede der vier Folgeschaltungen kann zwischen eine Bedienungskonsole oder einen Kanal zur Eingangs-Ausgangssteuerung geschaltet sein. Die Folge von Operationen ist für beide Möglichkeiten scheinbar identisch und soll später erläutert werden.



   Die vier Folgeschaltungen sind völlig unabhängig, und ein Fehler in einer von ihnen beeinflusst die anderen nicht. Dadurch ist die Möglichkeit   gegeben,    dass die ausgefallene Einrichtung im Wartungs- und Diagnosesy   stern    selbst durch die Operationsabschnitte des Wartungs- und Diagnosesystems gewartet werden kann.



   Die Folgeschaltung gemäss Fig. 18 fordert Eingangssignale von der Konsole oder dem Eingangs-Ausgangskanal an, decodiert den Befehlsteil der   empfangenen    Daten, setzt die jeweiligen Ausrüstungen von ihren Aufgaben in Kenntnis, leitet Daten und Befehle zu den Wartungsschaltern weiter, überwacht gewisse Aufgaben, um deren Beendigung sicherzustellen, und gibt bestimmte Prüfdaten zu der Konsole oder dem Eingangs Ausgangskanal zurück,
Man sieht, dass die Folgeschaltung gemäss Fig. 18 zwei Hauptaufgaben erfüllt, nämlich das Lesen von Daten aus einem der Register ¯der Betriebsbausteine oder das Eingeben von Daten in eines dieser Register. Jede dieser Aufgaben wird mit Hilfe von an das primäre Register 540 gelieferten Befehlen und Daten unter Programmsteuerung ausgeführt.

  Steuersignale, beispielsweise Anforderungen und Bestätigungen, werden an die Eingangssteuerschaltungen 541 geliefert. Die zum primären Register   540    gegebenen Informationen enthalten sowohl Daten als auch Befehle. Die Daten gehen zum Datenregister 542 und die Befehle zum Befehlsregister 543. Jeder Befehl enthält einen   Operationsteil    und einen Adressenteil. Der Operationsteil läuft zum Operationsdecoder 544 und der Adressenteil zum Adressenregister 545.



   Gelegentlich ist es erwünscht, #die Parität von Datenwörtern zwangsweise in einen fehlerhaften Paritätszustand zu bringen, um die   Paritätsprüfschaltungen des    Betriebssystems zu prüfen. Es ist   deingemäss    eine   Paritätsänderungssohaltunvg    546 vorgesehen, die unter Steuerung ¯des   Operationsdecoders      544    ¯die Parität der Datenwörter wahlweise einstellt. Auf entsprechende Weise ist eine   Adressenänderungsschaltung    547   vor¯ese-    hen. die die Adressen im Adressenregister 545 wahlweise abändert.



   Ausserdem ist ein Wartezähler   548      vorhanden    in welchen durch den Operationsdecoder 544 eine Zahl eingeschrieben werden kann. Dieser Zählwert #wird in   Rüokwärtsrichtunr    bis auf Null verringert und in der Zwischenzeit ist die   Folgeschaltung;    gemäss Fig. 18 über die   Snerrleitunr    549 zu !den   Eingangssteuerschaltungen    541 für die Aufnahme neuer Daten oder neuer Befehle gesperrt.



   Jede Adresse im Register   545    enthält eine Bausteinadresse und die Adresse eines Registers innerhalb des Bausteins. Da viele Prüffolgen aufeinanderfolgende Prüfungen im gleichen Baustein beinhalten, sind die Bau steinadressen in der Folgeschaltung gemäss Fig. 18 gespeichert, und zwar in den Indexregistern 550, 551 und 552. Es können also bei einer Prüffolge bis zu drei verschiedene Bausteine   beteiligt    sein, und die entsprechenden   Bausteinadressen    sind in den Indexregistern 550, 551 und   552    gespeichert.

  Darüberhinaus werden, um andere Folgeschaltungen daran zu hindern, unbeabsichtigt Daten in einen dieser Bausteine einzugeben, die Bausteinadressen in Adressenvergleichsschaltungen   553    und 554 mit Rückgabeadressen aus den Wartungsschaltern auf   Iden    Leitungen 555 bzw. 556 verglichen.



  Wenn keine Sperrung auftritt, wird die abgeänderte Adresse über die Leitung   557    zum Wartungsschalter gemäss Fig. 19 übertragen. Die Daten für eine bestimmte Prüfung werden über ein Datengatter   558    von der Paritätsänderungsschaltung   546    zur Datenleitung 559 übertragen. Die Adressenvergleichsschaltungen   553    und   554    werden ausserdem benutzt, um die Adresse auf der Leitung   557    mit den Rückgabeadressen auf den Leitungen   555    und   556    zu vergleichen. Diese Rückgabeadressen werden durch den Wartungsschalter und die Daten verzweigung bei der Bereitstellung des Zugriffs zu dem jeweils angeforderten Baustein erzeugt.

  Wenn diese Adressen nicht übereinstimmen, werden auf den Leitungen   560    bzw. 561   Sperrsignale    erzeugt, um die Beendigung der Prüfung zu verhindern.



   Wenn die Prüfung in dem adressierten Baustein beendet ist, werden vom Wartungsschalter 1 über die Leitung 561 oder vom Wartungsschalter   0    über die Leitung   562    Prüfdaten zu ¯der Folgeschaltung gemäss Fig. 18 zurückübertragen. Ausserdem werden von den beiden Wartungsschaltungen Steuersignale über die Leitungen   563    und   564    zur Datensteuerschaltung   565    zurückgegeben, die   die    Datengatter   566    und   567    betätigt, um die zurückgegebenen Daten in das sekundäre Register 568 einzugeben. Die zurückgegebenen Daten werden dann an eine Vergleichs-Logikschaltung 569 übertragen, an die ausserdem die übertragenen Daten auf der Datenleitung   559    angelegt sind.

  Die Vergleichs Logikschaltung 569 vergleicht die zurückgegebenen Daten mit den übertragenen Daten. Wenn keine entsprechende   Übereinstimmung    auftritt, überträgt sie ein Signal zu den Zustandsschaltungen 570, um diese Bedingung anzuzeigen. Dieses Fehlersignal kann dann über die Ausgangssteuerschaltungen 571 benutzt werden, um die augenblickliche Prüffolge zu beenden und die   Bedie-    nungsperson an der Konsole auf den fehlerhaften Zustand ¯bei der Prüfung aufmerksam zu machen.



   Wenn die Vergleichs-Logikschaltung 569 feststellt.



  dass die zurückgegebenen Daten richtig sind, so wird dieses Signal zur   Folgesteuerschaltung      572    übertragen, um die Prüfung fortzusetzen. Die   Folgesteuerschaltung      572    überträgt den nächsten Prüfbefehl vom Befehlsregister   543    über die Wartungsschalter-Auswählschaltung   573    zum jeweils verfügbaren   Wartungsschlalter.   



   Zu diesem Zweck wird ein Anforderungssignal zu jedem der Wartungsschalter über die Leitungen   574    und   575    übertragen. Derjenige Wartungsschalter der zuerst über die   Bestätigunlgsleitung    576 bzw. 577 antwortet, wird zur Ausführung der nächsten   Prüfbefehisübertragung      gewählt,    und der andere Wartungsschalter wird gesperrt.  



   Die Gesamtoperation der Folgeschaltung gemäss Fig 18 lässt sich wie folgt zusammenfassen: Jeder der wichtigeren Datenbefehls- und Adressenleitungen zu der Folgeschaltung gemäss Fig. 18 sind   Steuerieitungen    zugeordnet, die Steuersignale und Zeitgabesignale für ¯die Daten auf der zugeordneten Leitung bereitstellen.



  Wenn die Zeitgabe für ¯diese Steuersignale fehlerhaft ist, wird ein Zustandsbit in den Zustandssteuerungen 570 eingestellt. Die Anordnung von Zustandsbits in den Zustandsschaltungen 570 kann unter Steuerung von Signalen der Ausgangssteuerschaltungen 571 auf die Datenleitung 578 ausgelesen werden.



   Das primäre Register 541 nimmt von der Konsole oder dem Eingangs-Ausgangskanal Daten zusammen mit der Parität auf und speichert sie. Das Befehlsregister 543 speichert Signale vom primären Register 540,   ugn      über    den Operationsdecoder 544 Steuersignale zum sekundären Register 568, zur   Paritätsänderungs-    schaltung 546, zur Adressenänderungsschaltung 547, zum   Wartezähier    548 und zu ¯den Indexregistern 550 bis 552 zu liefern. Ausserdem ¯gibt   Ider      Operationsdecoder    544 Bestätigungssignale über die Leitung 579 zur   Konsole    oder zum Eingangs-Ausgangskanal zurück.



   Das sekundäre Register 568 nimmt Daten von einem der Wartungsschalter oder vom Operationsdecoder 544 auf. Wenn eine Anforderung zu einem gewählten Wartungsschalter übertragen wird, wird das sekundäre Register 568 erregt, um die vom Wartungsschalter kommenden Rückgabedaten aufzunehmen. Das sekundäre Register 568 überträgt diese Daten über die Leitung 578 zur Konsole oder zum Eingangs-Ausgangskanal.



   Die Vergleichs-Logikschaltung 569 überwacht den Ausgang des Datengatters 558 sowie des sekundären Registers 568 und liefert Steuersignale zu den Folgesteuerschaltungen 572. Diese Signale zeigen Datenüber   einstimmungen    an und werden von der Folgesteuerschaltung 572 benutzt, um Aufgaben zu vergleichen und von den   Wartungsschaltern    zurückgegebene Daten zu prüfen. Die   Wartungsschalter-Auswahlschaltung    573 nimmt Anforderungen zum Lesen oder Einschreiben von Daten in bzw. aus einem Bausteinregister auf und steuert die Übertragung dieser Anforderungen zu den beiden   Wartungsschaltern.   



   Man erkennt, dass die Folgeschaltung gemäss Fig.



  18 einen Befehl bis zum Ende ausführt, bevor sie den nächsten Befehl aufnimmt. Wenn die Ausführung eines Befehls beendet ist, fordert   Idie    Folgeschaltung gemäss Fig. 18 über die Eingangssteuerschaltungen 541 Daten von der Konsole oder dem Eingangs-Ausgangskanal an.



  Die Daten werden dann zum   primären    Register 540 und weiter zum Befehlsregister 543 und zum Operationsdecoder 544 zwecks Decodierung übertragen, um die weiteren Vorgänge festzustellen.



   Befehle im Register 543 können in Abhängigkeit von Steuersignalen mehr als ein mal ausgeführt werden.



  Die Ausführung jedes Befehls beinhaltet die   Ober¯    tragung von Adresseninformationen auf der Leitung 557 und Daten auf der Leitung 559 über die Wartungsschalter und die Datenverzweigungen zu dem adressierten Baustein. Wie in Verbindung mit Fig. 14 erläutert, werden nach der Einstellbetätigungs- oder Anzeigebetätigungsoperation Daten   zurückgegeben.    Diese Rückgabedaten werden analysiert und entsprechende Mass   nah'mein    ergriffen, üblicherweise einschliesslich einer Rückgabe !der Daten über die Leitung 578 zu der Quelle, von der der Befehl ausgeht.

  Jede   tZbertragung    von Rückgabedaten aus dem sekundären Register 568 wird durchgeführt, indem über die   Ausgangssteuer-    schaltungen 571 eine   Datenanforderung    ausgesendet und eine Datenbestätigung aufgenommen wird. Die Zustandsschaltungen 570 können direkt zwecks Anzeige mit der Konsole verbunden sein, oder sind im Fall eines Eingangs-Ausgangskanals über Gatter mit der Rückgabedatenleitung 578 verbunden. Nach Beendigung dieser Operationen steht die Folgeschaltung gemäss Fig. 18 wieder zur Ausführung weiterer Befehle zur Verfügung, und die Steuerschaltungen 541 leiten den Zyklus erneut   ¯ein.   



   In Fig. 19 ist ein genaueres Blockschaltbild einer der Wartungsschalter dargestellt, die in Form der Blöcke 508 und 509 in Fig. 16 gezeigt sind. Im allgemeinen nimmt der Wartungsschalter gemäss Fig. 19 Daten und Befehle von einer der Folgeschaltungen (Fig. 18) auf und gibt diese Daten und Befehle an die jeweils richtige Datenverzweigung der Verzweigungen 510 bis 511 (Fig.



  16). Bedienungsanforderungen werden dem Wartungsschalter gemäss Fig. 19 auf der zur Zeitgabe- und Steuerschaltung 601 führenden Leitung 620 zugeführt.



  Die Zeitgabe- und Steuerschaltung 621 stellt fest, ob der Wartungsschalter frei ist. Wenn dies der Fall ist, gibt sie eine Bestätigung auf der Leitung 622 zurück und führt die Daten von der jeweiligen Folgeschaltung über eines der Gatter 624 in das Ausgangsschieberegister 623. Die Zeitgabe- und   Steuerschaltung    621 führt ausserdem über   eines    der Gatter 625 den   Registereode    von der jeweiligen Folgeschaltung zum Registercode-Register 626 sowie die   Baustein-Adresse    über eines der Gatter 627 zum Baustein-Adressenregister   628.   



   Die Daten erscheinen auf 35 parallelen Leitungen eines der Kabel 629. Der Registercode erscheint parallel auf 11 parallelen Leitungen in einem der Kabel 630, und die Baustein-Adresse erscheint auf 7 parallelen Leitungen in einem der Kabel 631. Man beachte, dass bis zu fünf   Folgesclialtungseingänge    vorgesehen sind Dies entspricht den vier Folgeschaltungen gemäss Fig.



     16    zuzüglich einer weiteren   Reservefolgeschaltung.   



   Die elf Bits des   Registercodelauf    einem der Kabel 630 enthalten 6 Bits der Registeradresse, 2 Bits der Einschubadresse, 2 Bits für Einstell-, und Anzeigesignale und 1 Paritätsbit. Die Verwendung dieser Signale in den Betriebsbausteinen ist im einzelnen in Verbindung mit Fig. 14 beschrieben worden.



   Die   Baustein-Adrçsse    auf den Kabeln 631 enthält drei Bits als Code für den Bausteintyp und vier Bits für die Bausteinnummer. Die Baustein arten sind in Verbindung mit Fig. 2 erläutert worden. Da die Maximalzahl für jede Art von Bausteinen 16 beträgt, reichen die vier Bits zur Codierung der Bausteinnummer aus.



   Die drei Bits zur Identifizierung des Bausteintyps im Baustein-Adressenregister 628 werden dem   Bausteintyp-    Decoder 632 zur Erzeugung eines Ausgangssignals auf einer von acht Ausgangsleitungen 633 zugeführt. Auf entsprechende Weise wird die   Bausteinnummer    mit vier Bits vom Baustein-Adressenregister 628 dem Bausteinnummern-Decoder 634 zugeführt. Der Code mit vier Bits wird im Decoder 634 decodiert, derart, dass sich ein Ausgangssignal auf einer von 16 Ausgangsleitungen 635 ergibt. Man erkennt, dass die Signale auf den Leitungen 633 und 635 ausreichen, um jeden Baustein des Daten Verarbeitungssystems vollständig zu identifizieren.



   Der Registercode auf dem Kabel 636, der Bausteintyp und die Bausteinnummer auf den Leitungen 633  und 635 sowie die Daten auf der Ausgangsleitung 637 werden alle an jede der in   Fiig.    16 in Blockform gezeigten Datenverzweigungen angelegt.



   Diejenige Datenverzweigung, die mit dem gekennzeichneten Baustein in Verbindung steht, gibt eine Adressenanzeige auf einer von 98 Leitungen 638 zurück. Diese zurückgegebene Adresse wird an einen   Rausteinadressen-Neucodierer    639 gegeben, in welchem das Signal auf einer von 98 Leitungen in eine   Binärzabl    mit 7 Bits auf ,dem Kabel 640   zurückgewandelt    wird.



  Der Neucodierer 635 dient also !der umgekehrten Funktion wie die Decoder 632 und 634. Die auf dem Kabel 640   zurückgegsbene    Baustein-Adresse wird in der Folgeschaltung gemäss Fig. 18 für Bestätigungszwecke und zur Sperrung von Bausteinen benutzt, bei denen bereits Prüfungen in der Ausführung sind. Zu diesem Zweck wird auf der Leitung 641 ein Sperrsignal geliefert, das die Gatter 625, 627, 624 abschaltet, die Befehle und Daten löscht und ein Sperrbetätitungssignal auf der Leitung 642 veranlasst.



   Von !den Betriebsbausteinen   zurückgegebene    Daten werden im ODER-Gatter 643 kombiniert und an das Eingangsschieberegister 644 gegeben. Dann werden diese Daten parallel auf 35 Datenleitungen 645 der Folgeschaltung zugeführt. Es sind 14 Datenrückgabeleitungen 646 vorhanden, von denen jeweils eine jeder der Datenverzweigungen 510 bis 511   (Fig.    16) entspricht.



  Ausserdem wird von dem Betriebsbaustein ein Einstell   betätigungs-Bestätigungssignal    auf einer von 14 Leitun   zen    647 zurückgegeben. Wie bereits in Verbindung mit Fig. 18 beschrieben, zeigen die   Einsttelbetäti'gungs-      Bestätigungssignale    an, dass die   Einstellbetätigung    in der Pufferschaltung verwirklicht worden ist. Die   sinstellbe-      tätigungs-Bestätigungssignale    werden im ODER-Gatter 648 kombiniert und an die Zeitgabe- und Steuerschaltungen 621 gegeben. Sie bewirken ein Auswahlsignal auf den Leitungen 649, das zur Anzeige dieses Zustandes zu der Folgeschaltung   zurückzugeben    ist.

  Die Zeitgabeund Steuerschaltungen 621 liefern ausserdem Takt- und Svnchronisationssignale auf den Leitungen 650 zur Verwendung in der Pufferschaltung.



   In Fig. 20 ist ein genaueres Blockschaltbild einer Datenverzweigung gezeigt, die zweckmässig für die Datenverzweigungen 510 bis 511 (Fig. 16) verwendet wird. Jede Datenverzweigung enthält sieben Wähler 660 bis 666, die ausserdem mit S bis Y bzeichnet sind. Die Wählerschaltungen 660 bis 666 nehmen von jedem der   Watungsschalter    Signale bezüglich des Bausteintyps und der Bausteinnummer auf Leitungen auf, die den Leitungen 667 und 668 entsprechen, und liefern die   Rückgabe-    adresse auf Leitungen, die der Leitung 669 entsprechen.



   Jeder der Wähler 660 bis 665 steuert ein Paar von Gattern, von denen jeweils eins jedem   dler    Wartungsschalter entsnricht. Diese Gatter sind mit 670 bis 683 bezeichnet. Die gerade numerierten Gatter ¯entsprechen dem Wartungsschalter 1 und die   ungerade      mimerierten    Gatter dem Wartungsschalter 0.   Demgemäss    werden Signale auf dem Kabel 684 vom Wartungsschalter 1 parallel an jedes der   gerade    numerierten Gatter   angelegt.   



  und Signale auf   dein    Kabel 685 vom   Wartun¯sschalter      0    Parallel an jedes der ungerade numerierten ¯Gatter. Die Kabel 684 und 685 führen ie 16 Bits einschliesslich von 11 Bits für den   Reaistercode.    eine   Serienirmnuls-Daten    leitung und vier Takt- und   Svnchronisationsleitunren.   



   Im   betätigten    Zustand ermöglicht iedes der Gatter 670 bis 683 die   Durchschaltun¯    der 16 abgebenden Leitungen zu einem der Kombinationsgatter 686 bis 692. Da Signale nur von einem der Wartungsschalter zu jeweils einem Zeitpunkt ankommen, ist jeweils nur ein Gatter jedes Paares von Gattern 670 bis 683 betätigt.



  Die 16 Bits auf dem Kabel 684 oder 685 werden daher über eines der ODER-Gatter 686 bis 692 und über einen entsprechenden   Kabeitreiber    693 bis 699 zu dem entsprechenden Ausgangskabel 700 bis 706 übertragen.



   Jedes der Ausgangskabel 700 bis 706 ist mit einem bestimmten   Betriebsbaustein    des Datenverarbeitungssystems verbunden. Die Signale lauf diesen Kabeln werden, wie in Verbindung mit Fig. 14 beschrieben, zur Steuerung des   Einsehreibens    und Lesens von Prüfdaten in bzw. aus den Betriebsbausteinen verwendet. Jeder   Betriebsbaustein    gibt drei Signale auf   einem    der Kabel 707 bis 713 zurück.

  Die Leitungen für diese Signale enthalten eine   Seriendaten-Rückgabeieitung    und die   Einstellbetätigungs-Bestätigungsleitung.    Die Signale werden über ungerade numerierte Gatter der Gatter 670 bis 683 zum ODER-Gatter 707 oder über die gerade numerierten Gatter der Gatter 670 bis 683 zum ODER Gatter 708   zurückgegeben.    Sie werden durch das ODER-Gatter 708 auf dem Kabel 709 zur Rückgabe zum Wartungsschalter 1 und im ODER-Gatter 707 auf dem Kabel 710 zur Rückgabe zum Wartungsschalter 0 kombiniert.



   Vorstehend ist eine Wartungs-Diagnoseuntereinheit beschrieben worden, das zur Sammlung und Verteilung von Prüfsignalen in einer grossen Datenverarbeitungsanlage geeignet ist. Dabei werden diese   Prüfsignale    mit Hilfe eines Datensammelleitungssystems verteilt und   gesammelt,    das vollständig unabhängig von den normalen Daten in der Datenverarbeitungsanlage ist. Aus   diesem    Grund können Wartungs- und Diagnosevorgänge während des Betriebs der Anlage stattfinden. Dadurch wird ein besserer Wirkungsgrad für die Operationen des Systems ,ermöglicht, da die Anlage bei Routinewartungsvorgängen nicht ausser Betrieb genommen werden muss.



   Darüberhinaus ist es nicht einmal erforderlich, die normale   B etriebsanlage    mit diesen Wartungsfunktionen zu belasten. Wegen des bausteinartigen Aufbaus der Datenverarbeitungsanlage besteht   sohliesslich    auch die Möglichkeit, einzelne Bausteine aus der Betriebsanlage für Wartungs- und Diagnosezwecke herauszunehmen. 

Claims (1)

  1. PATENTANSPRUCH
    Rechneranlage mit einer Vielzahl von Speicherschaltungen, einer Vielzahl von Verarbeitungsschaltungen und Datenwegen, die die Speicherschaltungen und die Verarbeitungsschaltungen verbinden und Datenverarbei tungsoperationen mit in den Speicherschaltungen gespeicherten Daten ermöglichen, dadurch gekennzeichnet, dass ein von den genannten Datenwegen getrennter Prüfsignalweg (340, 341, 342) die Speicherschaltungen mit einer Wartungsanordnung (331) verbindet, die unabhängig von ¯diesen Datenwegen Daten in die Speicherschaltungen einschreibt und aus ihnen liest.
    UNTERANSPRüCHE 1. Anlage nach Patentanspruch, dadurch gekennzeichnet, dass der Prüfsignalweg eine zeitlich gemeinsam benutzte Datensammelleitung (342) zum Einschreiben von Daten in eine und Lesen von Daten aus einer Vielzahl der Speicherschaltungen enthält (Fig. 13).
    2. Anlage nach Patentanspruch, dadurch gekenn zeichnet, dass die Wartungsanordnung entweder manuell steuerbar (330) oder ¯durch Programm steuerbar (335) ist.
    3. Anlage nach Patentanspruch, dadurch gekennzeichnet, dass die Wartungsanordnung eine Programmund Prüfdatenspeicheranordnung (527, 530, 521) und einen Signalverteiler (18, 19, 20) enthält, der sequentiell entsprechend programmierten Schritten Prüfdaten an die Speicherschaltungen gibt und zur Feststellung von Feh- lerzuständen Prüfergebnisse aus den Speicherschaltungen liest (Fig. 17 und 18).
    4. Anlage nach Unteranspruch 3, dadurch gekennzeichnet, dass die Programm- und Prüfdatenspeicheranordnung den internen Speicher der Anlage (30¯32, 36-38) enthält und dass eine Zugriffssteuerung (39, 40) eine Verbindung (335) zwischen dem genannten Speicher und der Wartungsanordnung schafft (Fig. 2 und ¯12).
    5. Anlage nach Unteranspruch 3, dadurch gekennzeichnet, dass die Programm- und Prüfdatenspeicheranordnung eine Vielzahl von Speicherplätzen für Prüffolgen und eine Zugriffsschaltung (533) zum wahlweisen Zugriff zu diesen Speicherplätzen und zum Auslesen einer der Prüffolgen enthält (Fig. 17).
    6. Anlage nach Patentanspruch, dadurch gekennzeichnet, dass ¯die Wartungsanordnung eine Vorrichtung (526, 534) zur Anzeige von Fehlerzuständen für das Bedienungspersonal enthält (Fig. 17).
CH1452170A 1969-06-25 1970-10-01 Rechneranlage CH522921A (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US836241A US3623011A (en) 1969-06-25 1969-06-25 Time-shared access to computer registers
SE08388/70A SE353805B (de) 1969-06-25 1970-06-17
GB38944/70A GB1253648A (en) 1969-06-25 1970-08-12 Improvements in or relating to computing systems
BE756587A BE756587A (fr) 1969-06-25 1970-09-24 Systeme d'ordinateur comportant plusieurs circuits d'emmagasinage
DE19702047256 DE2047256C3 (de) 1970-09-25 Prüfanordnung für eine Datenverarbeitungsanlage
CH1452170A CH522921A (de) 1969-06-25 1970-10-01 Rechneranlage
FR7035934A FR2109164A5 (de) 1969-06-25 1970-10-05
NLAANVRAGE7015286,A NL171843C (nl) 1969-06-25 1970-10-19 Rekenstelsel.

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US836241A US3623011A (en) 1969-06-25 1969-06-25 Time-shared access to computer registers
GB38944/70A GB1253648A (en) 1969-06-25 1970-08-12 Improvements in or relating to computing systems
DE19702047256 DE2047256C3 (de) 1970-09-25 Prüfanordnung für eine Datenverarbeitungsanlage
CH1452170A CH522921A (de) 1969-06-25 1970-10-01 Rechneranlage
FR7035934A FR2109164A5 (de) 1969-06-25 1970-10-05
NLAANVRAGE7015286,A NL171843C (nl) 1969-06-25 1970-10-19 Rekenstelsel.

Publications (1)

Publication Number Publication Date
CH522921A true CH522921A (de) 1972-05-15

Family

ID=43759957

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1452170A CH522921A (de) 1969-06-25 1970-10-01 Rechneranlage

Country Status (7)

Country Link
US (1) US3623011A (de)
BE (1) BE756587A (de)
CH (1) CH522921A (de)
FR (1) FR2109164A5 (de)
GB (1) GB1253648A (de)
NL (1) NL171843C (de)
SE (1) SE353805B (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121284A (en) * 1972-09-11 1978-10-17 Hyatt Gilbert P Computerized system for operator interaction
US3854125A (en) * 1971-06-15 1974-12-10 Instrumentation Engineering Automated diagnostic testing system
GB1394431A (en) * 1971-06-24 1975-05-14 Plessey Co Ltd Multiprocessor data processing system
US3735362A (en) * 1971-09-22 1973-05-22 Ibm Shift register interconnection system
US4031521A (en) * 1971-10-15 1977-06-21 International Business Machines Corporation Multimode programmable machines
US3786430A (en) * 1971-11-15 1974-01-15 Ibm Data processing system including a small auxiliary processor for overcoming the effects of faulty hardware
NL7202501A (de) * 1972-02-25 1973-08-28
FR2182259A5 (de) * 1972-04-24 1973-12-07 Cii
US3815095A (en) * 1972-08-29 1974-06-04 Texas Instruments Inc General-purpose array processor
US3806887A (en) * 1973-01-02 1974-04-23 Fte Automatic Electric Labor I Access circuit for central processors of digital communication system
US3905023A (en) * 1973-08-15 1975-09-09 Burroughs Corp Large scale multi-level information processing system employing improved failsaft techniques
US3909795A (en) * 1973-08-31 1975-09-30 Gte Automatic Electric Lab Inc Program timing circuitry for central data processor of digital communications system
US3863227A (en) * 1973-09-17 1975-01-28 Gte Automatic Electric Lab Inc Method and arrangement for testing a core memory
FR2256706A5 (de) * 1973-12-27 1975-07-25 Cii
DE2438536C2 (de) * 1974-08-10 1985-12-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 8000 München Multiprozessoranordnung mit räumlich verteilten Mikroprozessorstationen
US3908099A (en) * 1974-09-27 1975-09-23 Gte Automatic Electric Lab Inc Fault detection system for a telephone exchange
US4030072A (en) * 1974-12-18 1977-06-14 Xerox Corporation Computer system operation and control
JPS5188144A (de) * 1975-01-17 1976-08-02
US4023142A (en) * 1975-04-14 1977-05-10 International Business Machines Corporation Common diagnostic bus for computer systems to enable testing concurrently with normal system operation
US4014005A (en) * 1976-01-05 1977-03-22 International Business Machines Corporation Configuration and control unit for a heterogeneous multi-system
US4101960A (en) * 1977-03-29 1978-07-18 Burroughs Corporation Scientific processor
US4167779A (en) * 1978-03-10 1979-09-11 Digital Equipment Corporation Diagnostic apparatus in a data processing system
US4298935A (en) * 1979-10-05 1981-11-03 Honeywell Information Systems Inc. Interface circuit for coupling an automated maintenance system to a CPU
US4342083A (en) * 1980-02-05 1982-07-27 The Bendix Corporation Communication system for a multiple-computer system
USRE33368E (en) * 1980-10-10 1990-10-02 At&T Bell Laboratories Data set network diagnostic system
US4403287A (en) * 1981-08-24 1983-09-06 Bell Telephone Laboratories, Incorporated Microprocessor architecture having internal access means
US4451884A (en) * 1982-02-02 1984-05-29 International Business Machines Corporation Cycle stealing I/O controller with programmable offline mode of operation
US4484323A (en) * 1982-06-14 1984-11-20 At&T Bell Laboratories Communication arrangements for distributed control systems
US4587609A (en) * 1983-07-01 1986-05-06 Honeywell Information Systems Inc. Lockout operation among asynchronous accessers of a shared computer system resource
US4633466A (en) * 1984-05-01 1986-12-30 Texas Instruments Incorporated Self testing data processing system with processor independent test program
US4646298A (en) * 1984-05-01 1987-02-24 Texas Instruments Incorporated Self testing data processing system with system test master arbitration
US5157595A (en) * 1985-07-19 1992-10-20 El Paso Technologies, Company Distributed logic control system and method
US5184312A (en) * 1985-10-13 1993-02-02 The Boeing Company Distributed built-in test equipment system for digital avionics
EP0271986B1 (de) * 1986-12-19 1994-09-28 Amdahl Corporation Datenverarbeitungssystem mit einer Bedienungsrechnerhierarchie
EP0301248B1 (de) * 1987-06-30 1991-12-11 Siemens Nixdorf Informationssysteme Aktiengesellschaft Datenverarbeitungsanlage mit Wartungsprozessor zur Steuerung von Wartungsoperationen und Verfahren zur Durchführung solcher Wartungsoperationen
ATE70377T1 (de) * 1987-06-30 1991-12-15 Siemens Nixdorf Inf Syst Ein-/ausgabeleitungssystem fuer datenverarbeitungsanlagen mit mehreren daran angeschlossenen ein-/ausgabeeinheiten.
US4943966A (en) * 1988-04-08 1990-07-24 Wang Laboratories, Inc. Memory diagnostic apparatus and method
JPH0769882B2 (ja) * 1988-05-11 1995-07-31 富士通株式会社 クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
US5864659A (en) * 1995-03-07 1999-01-26 Intel Corporation Computer server with improved reliability, availability and serviceability
US6247143B1 (en) * 1998-06-30 2001-06-12 Sun Microsystems, Inc. I/O handling for a multiprocessor computer system
US7076517B2 (en) * 2001-09-20 2006-07-11 Microchip Technology Incorporated Serial communication device with dynamic filter allocation
US20040153583A1 (en) * 2001-09-20 2004-08-05 Bartling James E. Serial communication device with dynamic allocation of acceptance masks using serial implementation
US7017074B2 (en) * 2002-03-12 2006-03-21 Sun Microsystems, Inc. System architecture providing redundant components to improve die yields and system reliability
EP1993014B1 (de) * 2007-05-16 2011-06-29 Siemens Aktiengesellschaft Verfahren zum Lokalisieren von defekten Hardwarekomponenten und/oder Systemfehlern innerhalb einer Produktionsanlage
GB2604089B (en) * 2020-11-27 2024-05-08 Advanced Risc Mach Ltd Data processing systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3213428A (en) * 1961-01-19 1965-10-19 Gen Dynamics Corp Sequential testing system
GB1051700A (de) * 1962-12-08
US3252149A (en) * 1963-03-28 1966-05-17 Digitronics Corp Data processing system
US3311890A (en) * 1963-08-20 1967-03-28 Bell Telephone Labor Inc Apparatus for testing a storage system
US3377471A (en) * 1964-07-21 1968-04-09 Hughes Aircraft Co System effectiveness simulator and computer
US3409877A (en) * 1964-11-27 1968-11-05 Bell Telephone Labor Inc Automatic maintenance arrangement for data processing systems
US3387276A (en) * 1965-08-13 1968-06-04 Sperry Rand Corp Off-line memory test
US3377623A (en) * 1965-09-29 1968-04-09 Foxboro Co Process backup system
US3401379A (en) * 1966-01-10 1968-09-10 Bell Telephone Labor Inc False code generator
US3436734A (en) * 1966-06-21 1969-04-01 Ibm Error correcting and repairable data processing storage system
GB1196752A (en) * 1967-05-04 1970-07-01 Int Computers Ltd Improvements relating to Data Handling Arrangements.

Also Published As

Publication number Publication date
SE353805B (de) 1973-02-12
FR2109164A5 (de) 1972-05-26
DE2047256B2 (de) 1976-02-19
NL171843C (nl) 1983-05-16
NL171843B (nl) 1982-12-16
DE2047256A1 (de) 1972-03-30
GB1253648A (en) 1971-11-17
BE756587A (fr) 1971-03-01
US3623011A (en) 1971-11-23
NL7015286A (de) 1972-04-21

Similar Documents

Publication Publication Date Title
CH522921A (de) Rechneranlage
DE2030812A1 (de) Modulare Datenrechnersysteme
DE2459975C2 (de)
DE69028462T2 (de) Vorrichtung zur Verbindung von einer Steuereinheit mit parallelem Bus mit einem Kanal mit serieller Verbindung
DE2908316C2 (de) Modular aufgebaute Multiprozessor-Datenverarbeitungsanlage
DE2902080C2 (de) Anordnung zum Steuern von Datenübertragungen zwischen einem Hauptspeicher und Eingabe/Ausgabe-Einheiten
DE2316296C2 (de) Mikroprogrammierbarer Prozessor
DE2657848C2 (de)
DE2148847C3 (de) Datenübertragungssteuerung zwischen Speichern und peripheren Geräten einer Datenverarbeitungsanlage
DE2328058C2 (de) Fehlerdiagnoseeinrichtung in einer digitalen Datenverarbeitungsanordnung
DE3110378C2 (de)
DE2612083A1 (de) Verfahren und vorrichtung zur ein/ausgang-datenverarbeitung
DE2750299A1 (de) Ein/ausgabe-system
DE1279980B (de) Aus mehreren miteinander gekoppelten Datenverarbeitungseinheiten bestehendes Datenverarbeitungssystem
DE2750721A1 (de) Ein/ausgabe-system
DE2806045A1 (de) Dv-system mit pufferspeicher
DE2755952C2 (de)
DE3508291A1 (de) Realzeit-datenverarbeitungssystem
DE2806024A1 (de) Speichersystem mit fehlerfeststell- und korrekturmoeglichkeit
DE1299145B (de) Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen
DE2612139A1 (de) Ein/ausgang-steuerungssystem
DE2655827B2 (de) Datenverarbeitungssystem mit Konfigurationssteuerung
DE2237672A1 (de) Fehlerpruef- und fehlerdiagnoseeinrichtung in einer elektronischen datenverarbeitungsanlage und verfahren zu deren betrieb
DE4313190B4 (de) Vorrichtung und Verfahren zur Initialisierung einer Datenschnittstelle für eine programmierbare Steuerung
DE2758023B2 (de) Anschlußschaltung für eine Eingabe-/ Ausgabeschnittstelle einer Datenverarbeitungsanlage

Legal Events

Date Code Title Description
PL Patent ceased