DE2902080C2

DE2902080C2 - Anordnung zum Steuern von Datenübertragungen zwischen einem Hauptspeicher und Eingabe/Ausgabe-Einheiten

Info

Publication number: DE2902080C2
Application number: DE2902080A
Authority: DE
Inventors: Yoshihiko Kadowski; Takashi Hadano Morkawa; Hiroya Okuda
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-01-20
Filing date: 1979-01-19
Publication date: 1982-05-13
Also published as: JPS5498140A; GB2013004B; DE2902132A1; DE2902060C2; DE2902132C2; JPS586173B2; US4272815A; GB2013005B; DE2902060A1; GB2013005A; GB2013003A; GB2013003B; DE2902080A1; GB2013004A

Description

Die Erfindung betrifft eine Anordnung zum Steuern von Datenübertragungen zwischen einem Hauptspeicher und Eingabe/Ausgabe-Einheiten nach dem Oberbegriff des Patentanspruchs 1.

Die Erfindung sieht insbesondere vor eine Zeitfolge-Daten-Anordnung zum Steuern mehrerer Wähl-Datenkanäle (SEL) und Block-Multiplexer-Kanäle (BLMPX) in Multiplex-Betrieb.

Es gibt bereits eine Anordnung mit gemeinsamer Steuerung zum Steuern mehrerer Kanäle in Multiplex-Betrieb durch Steuerschaltungen, die gemeinsam für die Kanäle derart vorgesehen sind, daß eine Schaltung den Befehlsbeginn, eine Schaltung das Befehlsende, eine Schaltung die Datenübertragung usw. steuert (vgl. US-PS 40 56 843).

Die Anordnung mit gemeinsamer Steuerung besteht aus einer Mikroprogramm-Steuereinheit (MC), einer Datenübertragungs-Steuereinheit (DTC) und Eingabe/ Ausgabe-f£//4/SchnittstelIen (Interface-)Steuereinheiten (IFC). Diese Steuereinheiten MC, DTC und IFC können unabhängig voneinander betrieben werden. Die Steuereinheiten MC und DTC werden gemeinsam von mehreren K malen verwendet, während die Steuereinheit IFC einzeln für jeden Kanal vorgesehen ist. Die Haupt-Kanal-Steuerfunktionen sind in der unten erläuterten Weise auf diese Steuereinnheiten verteilt oder diesen zugeordnet Die Steuereinheit MC dient zur Schnittstellen-Steuerung zwischen Kanälen und einer Zentraleinheit (CPU)zum Beginnen eines Eingabe/Ausgabe-Befehls (£//4-BefehIs) und einer Eingabe/Ausgabe-Unterbrechung (£Z4-Unterbrechung), zur Schnittstellen-Steuerung zwischen Kanälen und einem Hauptspeicher (MS), zur Steuerung zum Beginnen und Beenden des Befehls, zur Befehlsketten-Steuerung, zur DatenkettCii-Steuerung, zur indirekten Daten-Adreß-(7£>/t> Steuerung usw. Die Steuereinheit DTC ist zur Steuerung der Datenübertragungen zwischen den Kanälen und Eingabe/Ausgabe-Einheiten (E/A-E'mhe'\- ten) auf 1-Byte-Basis vorgesehen, während die Steuereinheit IFC ü/A-Schnittstellen-Steuerungen ausführt, die zum Beginnen und Beenden von Befehlen und Datenübertragungen erforderlich sind. Auf diese Weise wird die Datenübertragungs-Steuerung, die bei einer relativ hohen Frequenz erfolgt, durch die DTC-Steuereinheit ausgeführt, die in Hardware ausgebildet ist und ein schnelles Ansprechen zeigt, während die Ausführung einer komplizierten Verarbeitung, die bei einer relativ kleinen Frequenz durchgeführt wird, von der Steuereinheit AfCgesteuert ist.

Die Funktionen der Anordnung können allgemein in die folgenden vier Haupis'.euerungen eingeteilt werden:

(i) JS/zt-Schnittstellen-Steuerung,
(ii) Steuerung der Datenübertragungen zwischen Kanälen und £/A-Einheiten,

(üi) Steuerungen, die gleichzeitig mit der Datenübertraj gungs-Steuerung zwischen Kanälen und E/A-Emhieten auszuführen sind und für die ein schnelles Verarbeiten benötigt wird, wie z. B. Datenketten-Steuerung, Datenübertragungs-Steuerung für Kanal und Hauptspeicher AiS sowie /DA-Steuerung, ίο und

(iv) Steuerungen, die nicht gleichzeitig mit der Steuerung für Datenübertragungen zwischen Kanälen und £/y4-Einheiten vorgesehen sind oder relativ langsam verarbeitet werden können, wie z. B. eine is Steuerung zum Beginnen und Beenden eines Befehls, eine Befehlsketten-Steuerung, eine (Programm-)Unterbrechungs-Steuerungusw.
Die oben im Abschnitt (üi) festgelegte Steuerung oder Verarbeitung soll während einer Datenübertragung zwischen einem Kanal und einer E/A- Einheit abhängig von einem abgegebenen Befehl auftreten und eine Steuerung unifassen, die eine Änderung oder Abwandlung einer Adresse bei der Datenübertragung einschließt, wie z. B. eine Datenketten-Steuerung ur.d eine /ZM-Steuerung, die zur kontinuierlichen Übertragung von Daten zu verschiedenen und bestimmten Bereichen oder Stellen des Hauptspeichers MS vorgesehen sind.

Aus den obigen Erläuterungen folgt, daß bei der Kanalanordnung mit der herkömmlichen gemeinsamen Steuerung die Steuerung mittels eines Mikroprogrammes lediglich aus dem Grund durchgeführt wird, daß die zu verarbeitenden Inhalte relativ kompliziert sind und eine häufige Verarbeitung nicht benötigt wird. Folglich kann die bisher übliche Kanal-Steueranordnung nicht an die steigende Anzahl der gemeinsam zu steuernden Kanäle und den schnelleren Betrieb der £Z4-Einheiten angepaßt werden, ohne eine Verschlechterung oder Unzulänglichkeit in der Gesamtleistung aufzuweisen, insbesondere hinsichtlich der Funktionen, die ein relativ schnelles Verarbeiten trotz einer relativ kleinen Frequenz benötigen, bei der die Verarbeitungen auszuführen sind, wie dies bei der Datenketten-Steuerung, der Datenübertragungs-Steuerung mit dem Hauptspeicher (MS), der /ZM-Steuerung od. dgl. der Fall ist

Eine bekannte Anordnung der eingangs genannten Art (vgl. DE-OS 21 48 847) besitzt zwar drei Steuereinheiten, die jedoch sämtlich Steuerungen für die gleiche Magnetbandeinheit nur mit der gleichen Zeitsteuerung ausführen. Im übrigen soll diese Anordnung zur Steuerung von Ein- und Ausgabegeräten mit möglichst wenig Aufwand an Schaltungsmitteln eine unabhängige Steuerung der Ein- und Ausgabegeräte unter der überwachenden Steuerung der zentralen Verarbeitungseinheit gestatten.

Dagegen ist es Aufgabe der Erfindung, eine derartige

Anordnung anzugeben, die Steuereinheiten aufweist, die getrennt und unabhängig voneinander für verschiedene Steuerungen beti jibbar sind, um so ein schnelles Verarbeiter von Signalen zu ermöglichen.

Die Lösung dieser Aufgabe erfolgt erfindungsgemäß durch die Lehre nach dem Kennzeichen des Patentanspruchs 1.

Bei der erfindungsgemäßen Anordnung besitzt die Eingabe/Ausgabe-Scf.nittstfcllen-Steuereinheit für jeden Kanal einen unabhängigen Steuerteil und führt die jeweilige gemeinsame Steuereinheit Mehrfach-Operationen für verschiedene Kanäle aus, während bei der

bekannten Anordnung (vgl. oben) alle Steuereinheiten als gemeinsame Steuereinheit für jede Magnetbandeinheit dienen.

Es erfolgt eine Beteiligung an jeder Verarbeitung zweckmäßig unter Berücksichtigung der Funktionen der einzelnen Kanäle, wodurch eine Anordnung mit verbesserten Eigenschaften ohne Beeinträchtigung infolge größerer Anzahl der Kanäle und höherer Betriebsgeschwindigkeit der £V/4-Einheiten erzielbar ist

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Anhand der Zeichnung wird die Erfindung nachfolgend beispielsweise näher erläutert. Es zeigt

Fi g. I ein Blockschaltbild eines Ausführungsbeispiels der Erfindung,

Fig. 2 ein Blockschaltbild mit Einzelheiten einer in Fig. I dargestellten Mikroprogramm-Steuereinheit (MLJ,

F i g. 3 ein Blockschaltbild mit dem Aufbau einer in Fig.] dargestellten Datenübertragungs-Steuereinheit (DTCA).

Fig. 4 ein Blockschaltbild mit dem Aufbau einer in F i g. 1 dargestellten Datenübertragungs-Steuereinheit (DTC-B).

F i g. 5 bis 7 den Ablauf von Kanal-Operationen nach der Erfindung, wobei F i g. 5 in einem Flußdiagramm die Verarbeitung eines Befehlsbeginns, F i g. 6A und 6B gemeinsam in einem Flußdiagramm die Datenübertragungs-Verarbeitung und F i g. 7 in einem Flußdiagramm eine Befehlsende-Verarbeitung zeigt,

F i g. 8 ein Blockschaltbild mit einer Multiplex-Steuer-Logik in der Mikroprogramm-Steuereinheit (MC), die in Fi g. 1 dargestellt ist,

Fig. 9 in einem Blockschaltbild eine Multiplex-Steuer-Logik und eine Stufen-Steuer-Logik in der in F i g. 1 gezeigten Datenübertragungs-Steuereinheit (DTC-A),

F i g. 10 in einem Blockschaltbild eine Multiplex-Steuer-Logik in der in Fig. 1 dargestellten Datenübertragungs-Steuereinheit (DTCB).

Fig. II ein Format eines in Fig. 2 dargestellten Kar.al-Steuer-Registers (SBCR),

Fig. 12 ein Format eines in F i g. 4 dargestellten Kanal-Steuer-Registers (CCRB),

Fig. 13 ein Format eines in Fig. 3 dargestellten Kanal-Steuer-Registers (CCR-A),

Fig. 14 eine MB-Schnittstelle zwischen der Mikroprogramm-Steuereinheit (MC) und der Datenübertragungs-Steuereinheit (DTC-B),

Fig. !5 eine MI- Schnittstelle zwischen der Mikroprogramm-Steuereinrteit (MC) und der Schnittstellen-Steuereinheit (IFC),

Fig. 16 eine /!/-Schnittstelle zwischen der Datenübertragungs-Steuereinheit (DTC-A) und der Schnittstellen-Steuereinheit (IFQ.

Fig. 17 eine AB-Schnittstelle zwischen der Datenübertragungs-Steuereinheit DTC-B und der Datenübertragungs-Steuereinheit DTC-A,

Fig. 18 ein Blockschaltbild mit dem Aufbau der in F i g. 2 dargestellten Mikroprogramm-Steuer-Logik (MCL).

Fig. 19 ein Blockschaltbild mit dem Aufbau einer Steuer-Logik (DTCL-A) zum Steuern des Betriebs der in Fig.3 dargestellten Datenübertragungs-Steuereinheit DTC-A,

Fig.20 ein Blockschaltbild mit einer Steuer-Logik (DTCL-B) zum Steuern des Betriebs der in Fig.4 dargestelltön Datenübertragungs-Steuereinheit DTC-B,

Fig.21A und 21B eine Multiplex-Steuerung mit der Datenübertragungs-Steuereinheit DTC-A,

F i g. 22 den Ablauf der /D<4-Steuerung zur Verarbeitung einer Datenkette mit »SCHREIBw-Operationen,

F i g. 23 eine Verarbeitung zum Abrufen »Folgendes IDA W«,

F i g. 24 eine Verarbeitung zum Abrufen »Erstes IDA Wn,

F i g. 25 Verarbeitungs-Anforderungen zum Auslösen von CCR-A und CCR-B zur Ausführung einer Datenkette,

Fig. 26 eine Verarbeitung zum Abrufen von CCW nach Ausführung einer Datenkette,

Fig. 27 eine Verarbeitung TlCzum Ausführen einer Datenkette von »SCHREIB«-Operationen und

Fig. 28 eine Verarbeitung TICzum Ausführen einer Datenkette von »LESE«-Operationen.

F i g. 1 zeigt in einem Blockschaltbild ein Ausführungsbeispiei einer erfindungsgemäuen Anordnung mit einer Mikroprogramm-Steuereinheit (MC) 11, die verschiedene Verarbeitungen oder Verfahrensschritte ausführen kann, wie z. B. Einleiten der Verarbeitung von Befehlen, Abschluß der Verarbeitung von Befehlen und Verarbeiten einer Befehlskette bei einer Verarbeitung für mehrere Kanäle sowie Unterbrechen einer Verarbeitung zu einer Zentraleinheit (CPU) Weiterhin hat die Anordnung eine Datenübertragungs-Steuereinheit (DTC-A)12 zum Ausführen der Übertragung von Daten zwischen einem Hauptspeicher (MS) und mehreren Kanälen durch Steuern mehrerer Daten-Puffer, die für die Kanäle vorgesehen sind, eine zweites Datenübertragungs-Steuereinheit (DTC-B) 13 zum Ausführen einer Datenübertragungs-Steuerung, einer Datenketten-Steuerung und einer indirekten Adreß-Steuerung sowie £Z4-Schnittstellen-Steuereinheiten (IFC) 14, die entsprechend jedem Kanal angeordnet sind.

F i g. 2 zeigt ein Blockschaltbild der Mikroprogramm-Steuereinheit MCW, Fig. 3 zeigt ein Blockschaltbild der ersten Datenübertragungs-Steuereinheit bzw. DTC-A 12 und Fig.4 zeigt ein Blockschaltbild der zweiten Datenübertragungs-Steuereinhsit bzw. DTC-ßl3.

In F i g. 2 hat die Mikroprogramm-Steuereinheit MC 11 einen Steuerspeicher (CS)3i zum Speichern von Mikroprogrammen, eine Mikroprogramm-Steuer-Logik (MCL) 32 zum sequentiellen Auslesen von Mikroprogrammen aus dem Steuerspeicher bzw. CS31 für deren Ausführung, ein Kanal-Steuer-Register (SBCR) 33 zum Speichern von Steuerinformation an entsprechenden £//t-(Eingabe/Ausgabe-)Adressen, eine Gruppe von Arbeitsregistern (WR) 34, die zum Ausführen eines Mikroprogrammes verwendet werden, und eine Recheneinheit (ALU)X zum Durchführen von Rechenoperationen, die benötigt werden, wenn das Mikroprogramm ausgeführt wird.

in Fig.3 sind vorgesehen ein Kanal-Daten-Puffer-Speicher (bzw. CRSJ 41, der für jeden der Kanäle oder /FCs 14 vorgesehen ist, ein Kanal-Steuer-Register (bzw. CCR-A) 42 zum Speichern von Datenübertragungs-Steuer-Information und eine Steuer-Logik (bzw. DTCL-A)M zum Steuern des Betriebs von DTC-A.

In F i g. 4 sind vorgesehen ein Kanai-Steuer-Register (bzw. CCR-B) 51 zum Speichern der Datenübertragungs-Steuer-Information und eine Steuer-Logik (bzw. DTCL-B)Sl zum Steuern des Betriebs von DTC-R

Die F i g. 5 bis 7 zeigen Ablauf- bzw. FhiBdiagramme zur kurzen Erläuterung des Betriebs der erfindungsgemäßen Anordnung. Die Verarbeitung des Befehlsbe-

ginns ist im Flußdiagramm der Fig.5 gezeigt; das Unterprogramm zur Ausführung der Datenübertragung ist in den Flußdiagrammen der Fig.6A und 6B dargestellt; und das Unterprogramm zur Verarbeitung bzw. Ausführung des Befehlsendes ist im Flußdiagramm der F i g. 7 gezeigt.

Indem kurz die Kanal-Steuerung mittels der Flußdiagrawiie der Fig.5 bis 7 beschrieben wird, sei angenommen, daß ein Befehl START-E/A von der Zentraleinheit (CPU)abgegeben wird, wie dies in F i g. 5 gezeigt ist. Dann wird Start-Anzeige S"'iTART-E/A zu AiCIl von CPU zusammen mit codierten Zahlen gespeist, die den zugeordneten Kanal und die zugeordnete Eingabe/Ausgabe-Einheit (E/A-E\nhe\\) festlegen. Abhängig von der Start-Anzeige überträgt AiC 11 eine Anforderung nach DTC-BXH, um das Kanal-Adreß-Wort (bzw. CA W) auszulesen. Dann liest DTC B13 aus dem Hauptspeicher (bzw. MS) das

wird dann nach MCW übertragen. Die Inhalte von CA W bezeichnen einen Schlüssel KEY, der verwendet wird, wenn ein Zugriff zum Hauptspeicher (bzw. MS) betätigt wird, um einen Eingabe/Ausgabe- bzw. £//4-Befehl auszuführen, sowie die Adresse (CCW-Adresse) von MS. bei der ein Kanal-Befehls-Wort oder CCW gespeichert ist. Die Mikroprogramm-Steuereinheit oder MCW erzeugt eine Anforderung zum Lesen von CCW nach der Datenübertragungs-Steuereinheit oder DTC-B 13 mittels KEY- und CCW-Adressen. Das aus MS durch DTC-Bn gelesene Kanal-Befehls-Wort ode CCW wird nach WCIl übertragen, die dann das Befehl-Beginn-Anzeige-Signal zusammen mit der festlegenden Zahl, die der zu beginnenden Eingabe/Ausgabe-Einheit zugeordnet ist. zu der Schnittstellen-Steuereinheit oder IFC14 entsprechend der durch CPU bezeichneten Kanalzahl gibt. Entsprechend dem Befehl-Beginn-Anzeige-Signal führt die Schnittstellen-Steuereinheit oder IFC14 die Beginn-Verarbeitung des Befehls für die bezeichnete Eingabe/Ausgabe-Einheit oder £Z4-Einheit aus. Als Ergebnis der Ausführung der Beginn-Verarbeitung wird das von der EM-Einheit verfügbare Einheit-Zustand-Byt (DSB) nach MCW gespeist, wonach die Beginn-Verarbeitung des Befehls abgeschlossen wird. Gleichzeitig mit der durch AiCIl und IFC14 ausgeführten Befehl-Beginn-Verarbeitung werden nach der Übertragung von CCW nach MCW das Kanal-Steuer-Register oder CCR-B51 der Datenübertragungs-Steuerung oder DTC-B 13 und CCR-A 42 von DTC-A 12 abhängig von den Inhalten von CCW begonnen. Danach wird entsprechend der indirekten Daten-Adresse (IDA) — wenn vorhanden — die zum Ausführen der tatsächlichen Datenübertragung erforderliche tatsächliche oder reale Daten-Adresse durch Auslesen des indirekten Daten-Adreß-Wortes (IDA W) bestimmt Wenn der Befehl von der Art »SCHREIB«- Operationen ist, wird der relevante Datenwert zuvor oder vorbereitend aus dem Hauptspeicher MS ausgelesen und im Daten-Puffer CBS 41 von DTC-A12 gespeichert.

Wenn die oben erläuterte Befehl-Beginn-Verarbeitung abgeschlossen ist, tritt das Unterprogramm in die Datenübertragungs-Verarbeitung ein. Da die E/A-Start-Verarbeitung durch AfCIl und IFC14 parallel mit und unabhängig von der vorbereitenden Verarbeitung für die Datenübertragung bei DTC-B13 und DTC-A 12 ausgeführt wird, ist es unsicher, welche der Verarbeitungen zuerst beendet ist Damit wird eine synchrone Steuerung benötigt, um sicherzustellen, daß die

Datenübertragungs-Verarbeitung begonnen wird, nachdem beide oben erläuterten Verarbeitungen abgeschlossen sind. Eine derartige synchrone Steuerung wird erfindungsgemäß verwirklicht, indem der Empfang der Datenübertragungs-Anforderung von IFC14 gesperrt wird, bis die vorbereitende Verarbeitung für die Datenübertragung bei DTC-A 12 abgeschlossen ist.

Im folgenden werden Datenübertragungs-Verarbeitungs-Operationen für einen Befehl bezüglich verschiedener »SCHREIBw-Operationen anhand der Fig.6A und 6B näher erläutert. Die Schnittstellen-Steuerung oder IFCXA, für die die Beiehl-Beginn-Verarbeitung abgeschlossen ist, erzeugt eine Datenübertragungs-Anforderung für DTC-A 12, ohne auf die Datenübertragungs-Anforderung von der Eingabe/Ausgabe-^f/4/ Einheit zu warten, wenn der begonnene Befehl von der Art von »SCHREIBw-Operationen ist. Wenn andererseits der begonnene Befehl zu »LESE«-Operationen gChcrt, iVird uic DäiEüüiycrirägürigä-ÄriiürucTürig lüi' DTC-A 12 nui· nach dem Empfang der Datenübertragungs-Anforderung von der E/4-Einheit erzeugt. Wenn DTC-A 12 in dem zur Ausführung der Datenübertragung bereiten Zustand ist, wird die Datenübertragungs-Anforderung von /FC 14 zugelassen, wodurch die Datenübertragung auf 1-Byte-Basis ausgeführt wird. Bei der Ausführung der Datenübertragung zwischen DTC-A 12 und IFC14 gibt DTC-A 12 zu geeigneten Zeiten eine Anforderung für eine Datenübertragung zwischen A/5 und dem Daten-Puffer-Register (zu einer Zeit, wenn ein freier oder leerer Platz in CBS41 erzeugt ist), eine Anforderung zum Verarbeiten einer Datenkette (nach Erfassung eines Datenketten-Befehls) und eine Anforderung zum Verarbeiten einer indirekten Daten-Adresse (wenn die Daten-Adresse die Seitengrenze von 2K Bytes erreicht hat) an DTC-BXi ab, wodurch eine Datenübertragung zwischen AiS und E/A durch Ausführung dieser Verarbeitung durch DTC-B13 ausgeführt wird.

Wenn eine erforderliche Anzahl der Datenübertragungen zwischen dem betreffenden Kanal und E/A ausgeführt ist, beginnt der Kanal die Abschlußverarbeitung des Befehls. Wenn in Fig. 7 die Restzahl des Datenwertes als »0« in DTC-B13 erfaßt wird, wird ein Byte der Daten abhängig von der Datenübertragungs-Anforderung von IFC14 übertragen, das dann gleichzeitig von der Tatsache unterrichtet wird, daß die gerade übertragenen 1-Byte-Daten der letzte Wert sind. Nachdem der letzte Datenwert nach E/A von IFC14 übertragen wurde, sendet IFC14 folglich die Befehl-Abschluß-Anzeige nach E/A abhängig von einer weiteren Datenübertragungs-Anforderung hiervon. Entsprechend der Befehl-Abschluß-Anzeige beendet E/A die Datenübertragung und speist nach IFC14 das Einheits-Zustands-Byte oder DSB, das den abgeschlossenen Befehl-Zustand darstellt IFC i4 unterrichtet abhängig hiervon DTC-A 12 von der Tatsache, daß die Datenübertragung abgeschlossen ist Nach Ausführung der Datenübertragungs-Abschluß-Verarbeitungen bei DTC-A 12 und DTC-BM meldet die Schn:ttstellen-Steuerung oder IFC14 an MC 11, daß die Befehls-Verarbeitung nunmehr abgeschlossen ist Die Mikroprogramm-Steuerung oder MC ti liest die Information über den abgeschlossenen Datenübertragungs-Zustand aus dem Kanal-Steuer-Register oder CCR-B 51 von DTCund führt die Befehlsketten-Verarbeitung oder die £/i4-Unterbrechungs-Verarbeitung bei Bedarf mittels der ausgelesenen Information und dem oben beschriebenen DSB aus.

(i) Multiplex-Steuerungen

Im folgenden werden die Multiplex-Steuerungen näher erläutert, die durch die einzelnen gemeinsamen Steuereinheiten (vgl. oben) für verschiedene Verarbeitungs-Anforderutfgen von den mehreren Kanälen bewirkt werden.

(a) Muiliplex-Steuerungen bei MC 11

F i g. 8 zeigt eine Logik-Einheit zur Verwirklichung der Multiplex-Steuerungen bei MCW.

Anforderungen von Verarbeitungen für MCIl von den anderen Steuereinheiten umfassen eine Anforderung für eine Verarbeitung des Beginns des Eingabe/ Ausgabe-Befehls von CPU, eine Anforderung für eine Verarbeitung des Beginns und Endes eines Befehls von IFC14 und eine Anforderung für eine Verarbeitung der Unterbrechung bei der programmierten Steuerung, die von DTCB i3 beim Ausführen der Dsisnübsrtrs"'jr;"s Steuerung erzeugt ist. Zur Ausführung dieser Anforderungen ordnet MCW Mikroprogramme mit drei Prioritäts- oder Vorrangpegeln »0«, »1« und »2« zu. Eine dem Pegel zugewiesene kleinere Zahl stellt eine höhere Priorität dar. Indem Prioritäten von drei Pegeln vorgesehen werden, wird eine gerade ausgeführte Verarbeitung unterbrochen, wenn eine Anforderung für eine einer höheren Priorität zugeordnete Verarbeitung erzeugt wird, wodurch die Verarbeitung mit der höheren Priorität bevorzugt gegenüber der unterbrochenen Verarbeitung ausgeführt wird. Ein derartiges Unterbrechen kann als »Zwischenbetrieb« bezeichnet werden. In Fig. 8 ist eine Prioritätseinheit 701 vorgesehen, um die programmierten Steuer-Unterbrechung-Anforderung-Signale PCIREQfi) von DTC-B13 zu verriegeln (wobei i) die die Kanäle festlegenden Zahlen bedeutet), und um die codierte Zahl des Kanals abzugeben, der der höchsten Priorität unter den Anforderungen zugeordnet ist. Weiterhin ist eine zweite Prioritätseinheit 702 vorgesehen, um die Verarbeitung-Anforderung-Signale CQ(i)CHlNT von IFC14 zu verriegeln und die codierte Zahl des Kanals abzugeben, der mit der höchsten Priorität unter den Anforderungen versehen ist; weiterhin ist ein Gatter 703 vorgesehen, das das Signal PFCHADR, das die Zahl darstellt, die den begonnenen Kanal festlegt, zusammen mit dem E/4-Beginn-Befehl oder einem Befehl SIO von CPt/ empfängt. Die Signale PCIREQfi) von den mit den Zahlen »0« und »6« versehenen Kanälen sind von einer Vervendung ausgeschlossen, da sie im Byte-Multiplex-Kanal oder BYMPX verwendet werden, in dem alle Steuerungen durch Mikroprogramme ausgeführt werden. Da sich die Erfindung mit der Steuerung von SEL und BLMPX beschäftigt, wird hier die Beschreibung der Steuerung von BYMPXweggelassen. Eine Zwischenbetriebs-Steuer-Logik 704 bestimmt die Prioritätspegel, mit denen die von den Prioritätseinheiten 701 und 702 und dem Gatter 703 abgegebenen Verarbeitungs-Anfordeningen zu verarbeiten sind Wenn der nunmehr durch AfCIl verarbeitete Posten (Datenwort) kleiner als irgendeine der Verarbeitungs-Anforderungen bezüglich der zugeordneten Prioritätsreihenfolge ist wird die codierte Zahl des Kanals, der die Verarbeitungs-Anforderung mit der höchsten Priorität erzeugt, zu einem ODER-Gatter 705 gespeist und in einem der Kanal-Adreß-Register 707, 708 und 709 gespeichert, das mit ECHADR 0 bis 2 bezeichnet und mit dem entsprechenden Prioritäts-Wahl-Pegel versehen ist Ein in das ODER-Gatter 711 eingespeistes Wähl-Signal wird zu demjenigen für die Verarbeitung mit der höheren Priorität umgeändert, wodurch die Kanal-Zahl (ECHADR), die alternativ danach zu verarbeiten ist, zu den einzelnen Logik-Einheiten in MCW gespeist wird. Die Beziehungen zwischen der Prioritätsreihenfolge der verschiedenen Verarbeitung-Anforderungen für MC 11 und die Prioritäts- oder Wähl-Pegel sind in der folgenden Tabelle zusammengefaßt:

Prioriläts- VerarheitungreihenTolge Anforderungen

Wan I-

Pegel

0 CQ(I)CIiIM 0

1 CQQ)CHI₁VI t) ' 2 CQO)CHINT 0

.1 CQ(A)CHINT 0

4 CQ(S)CHINT 0

5 CQ(I)CHINT 0

6 PCIREQ(O) 0

" 7 pciri:q(\) ο

8 PCIREQ(I) 0

y PCIREQO) 0

10 PCIREQ(A) 0

,. Il PCIREQiS) 0

' 12 PC IR EQiI) 0

13 CQ(O)CHINT 1

14 CQ(b)CH I M 1 \5 Wahl des Heginns von CPL 2

_)(l und t Intel brechung für CPU

(b) Multiplex-Steuerungbei DTC-A 12

Fig.9 zeigt ein Logik-Blockschaltbild zur Ausführung der Multiplex-Steuerungen bei DTC-A 12. In

ii dieser Figur sind vorgesehen eine Multiplex-Steuer-Logik-Einheit 1801 für DTC-A und eine Stufen-Steuer-Logik 1802, die weiter unten anhand der Fig. 19 näher beschrieben wird. Verarbeitung-Anforderungen für DTC-A 12 von anderen Steuerungen umfassen die

JD Datenübertragungs-Anforderungen von IFC14 bzw. Lese/Schreib-Anforderungen für DTC-P13 von CCR-A 42 und CB541. Eine Prioritätseinheit 801 verriegelt die Verarbeitung-Anforderung-Signale CDCHREQfi) von IFC14 und gibt die codierte Zahl des

->-< Kanals ab, der der höchsten Priorität zugewiesen ist.

Die Zugriff-Anforderungen von DTC-B13 auf CCR-A 42 und CßS41 werden bevorzugt gegenüber den Anforderungen CDCHREQfi) von IFC14 verarbeitet. Dies kann durch eine Auswahl-Logik 808 erfolgen.

v< die den Empfang aller Anforderungen CDCHREQ(i) von IFC14 durch die Prioritätseinheit 801 für eine Zeitdauer sperrt, die zum Ausführen der Anforderung von DTC-BXZ erforderlich ist Eine Steuer-Logik 811 sperrt den Empfang von CDCHREQfi) und wird durch DTCL-A 43 in den für eine Datenübertragung unbereiten Zustand gesetzt sowie durch DTC-B13 in den für die Datenübertragung bereiten Zustand rückgesetzt

(c) Muitiplex-Steuerung bei DTC-B13

en F i g. 10 zeigt ein Logik-Blockschaltbild zur Durchführung der Multiplex-Steuerung bei DTC-B13. In dieser Figur verriegelt eine Prioritätseinheit 901 die Signale EDSREQ und STSREQ von MCW bzw. DTC-A 12 und gibt in codierter Form die Zahl des Kanals ab, dem die höchste Priorität zugewiesen ist Wenn eine der Anforderungen durch die Prioritätseinheit 901 angenommen wird, ist ein Steuer-Flipflop (SBUSY) 902 gesetzt und gleichzeitig wird die empfangene Kanal-

Zahl in ein Register (SCHADR)903 eingegeben. Wenn die Anforderung EDSREQ von AfCIl empfangen wird, •st es erforderlich, in das Register 903 die Zahl des ■Canals einzugeben, der tatsächlich die Verarbeitung von AiCIl anfordert. Gleichzeitig wird ESHADtibem Register 903 gesetzt Gleichzeitig mit dem Setzen des Steuer-Flipflops 902 und des Registers 903 (vgl. oben), werden der Inhalt oder die Art der durch die Prioritätseinheit 901 angenommenen Anforderung bei einem Steuer-Register PREQID 906 gesetzt, das zum Bezeichnen der Art der Verarbeitung dient, die durch DTC-B 13 auszuführen ist. und den Empfang von allen weiteren Anforderungen während der Ausführung der einzelnen Verarbeitung durch DTC-B13 sperrt.

Im folgenden wird die Verarbeitung der Anforderungen, wie z.B. CCW/CCREQ und CTSTREQ von DTCA 12 und ECRAREQ von MCIl näher erläutert, die keinen Zugriff auf MS erfordern, sondern lediglich durch einen Zugriff auf CCR-B !3 zu verarbeiten sind in Fig. 10 verriegelt eine Prioritätseinheit 904 CCW/ CGREQ(O iw:d CTSTREQ(O von DTC-A 12 und ECRAREQ von MC 11, um die codierte Zahl des Kanals abzugeben, dem die höchste Priorität zugewiesen ist. Die durch die Prioritätseinheit 904 angenommene Verarbeitung-Anforderung hat eine kleinere Priorität als die den Zugriff auf MS erfordernde Verarbeitung-Anforderung und kann so durch die Prioritätseinheit 904 nur angenommen werden, wenn kein PREQID beim Register 906 gesetzt ist und keinr Verarbeitung-Anforde-ung für die Prioritätseinheit 901 vorliegt. Nach Empfang der Verarbeitung-Anforderung durch die Prioritätseinheit 904 wird das Steuer-Flipflop (CBUSY) 905 gesetzt, während die Art der angenommenen Anforderung beim Register 906 gesetzt und die Zahl des Kanals mit der angenommenen Anforderung beim Register 903 gesetzt wird. Die beim Register 903 gesetzte Kanalzahl entspricht dem codierten Ausgangssignal von der Prioritätseinheit 904 für die Anforderung von DTC-A 12 sowie ESCHADR für die Anforderung von AfCIl.

(ii) Teilung der Kanal-Steuer-Information und
Bestimmung des Steuer-Register-Formats

Da die Funktionen, die bisher durch MC und DTC ausgeführt sind, durch die drei Steuereinheiten, d. h. AfCIl. DTC-A 12 und DTCB 13 (vgl. F i g. 1). nach der Erfindung auszuführen sind, ist es erforderlich, die Steuer-Information, die zuvor in den Kanal-Steuer-Registern gespeichert wurde, in drei Teile oder Felder zu teilen, die in den jeweiligen Registern der einzelnen Steuereinheiten zu speichern sind, und zusätzlich die Steuer-Information inkrementweise zu erhöhen, daß sie an die gesteigerte Bereitschaft- oder Warte-Zeitdauer für die Verarbeitung angepaßt ist Weiterhin haben die Formate der einzelnen Steuer-Register eine merkliche Bedeutung als Medien für einen Informationsaustausch unter den oben erläuterten Steuereinheiten. Im folgenden werden die Formate der einzelnen Steuer-Register näher erläutert.

(a) Format von SBCR (vgL F i g. 11)

SBCR 33 ist für jede Adresse der β-Ά-Einheiter. vorgesehen und besteht aus einem Register mit 12-Byte-Kapazität, um Zustand-Information zu speichern, die für MC 11 benötigt wird, um den Bedingungs-Code für den Eingabe/Ausgabe-Befehl, die Steuer-Tnformation zum Ausführen der Befehlskette und die Steuer-Information zum Ausführen der Unterbrechung- oder der Zwischenbetrieb-Verarbeitung zu bestimmen. In der F i g. 11 besteht das Format aus den folgenden Bereichen:
0-0: unverwendet.

-1: i/5(?C(Einheits-Folge-Code) Es ist enthalten, daß die Zustands-lnformation, wie z. B. ein Befehl, ausgeführt wird, eine Unterbrechung aufgeschoben wird od. dgl.

0-2: NlOR (nächstes Unterbrechungs-Schlange-Register)

Wenn eine Unterbrechung aufgeschoben wird, wird eine E//\-Adresse, die als nächste zu verarbeiten ist, in einer Unterbrechungs-Schlange angezeigt.

0-3: BIQR (Rückwärts-Unterbrechungs-Schlange-Register)

Wenn eine Unterbrechung aufgeschoben wird, wird eine E/A-Adresse angezeigt, die unmittel-

UQI TlM UI.I V_Mltl*l Ut *.t-IIUI Ig «.U (ί-tttJ 1/t.llLII

war.
1-0: KEY

Ein Schlüssel von CA Wist enthalten, um zum Auslesen von CCWverwendet zu werden.

-0: DCC(verschobener Bedingungs-Code) Nach Ausführen des Befehls »Beginn-E/A-Schnell-Freigabe« wird DCCzeitweise gespeichert, wenn DCCgemeldet werden muß.

1-1-3: Nächste CCW-Adresse

Die Adresse von CCW im Kanal-Zusiand-Wort (CSW) zur Zeit der Eingabe/Ausgabe-Unterbrechung sowie die Adresse von CCW, die zum Ausführen der Befehlskette verwendet wird, die durch DSB begonnen wird, das zur Ende-Einheit einheitlich ist. werden angezeigt.

2-0-3: DSB, CSB, Daten-Zählerstand Diese Bereiche werden zum zeitweisen Speichern von DSB in CSW, des Kanal-Zustand-Bytc (CSB) und d-s Rest-Datenwert Zählerstandes verwendet.

(b) Format von CCfl-S(vgi. F i g. 12)

CCR-B 51 ist entsprechend für jeden Kanal vorg .sehen und besteht aus einem Steuer-Register einer 24-Byte-■ Kapazität, um Steuer-Information zu speichern, die verwendet wird für eine Datenübertragungs-Steuerung zwischen DTC-B13 und MS und dem Kanal, eine Datenkette-Steuerung, eine /D/l-Steuerung und eine Datenübertragungs-Ende-Steuening. Dieses Format besteht aus den folgenden Bereichen:
0-0: KEY

Ein Schlüssel (KEY), der für einen Zugriff auf MS verwendet wird, ist gespeichert 0-1 -3: Nächste CCW-Adresse

> Es wird die Adresse von CCW angezeigt die

zur Ausführung einer Datenkette verwendet wird. Nach Anforderungen für einen Beginn eines Befehls und für Auslesen von CCW für die Befehlskette von /VfCIl wird die von AfCIl plus 8 übertragene Adresse von CCW gespeichert. Danach wird der gespeicherte Inhalt für jedes Auslesen von CCW nach Ausführung der Datenkette durch Addition von 8 auf den neuesten Stand gebracht Wenn ein In-Kanal-Spnmg-Befehl (TlC) während der Ausführung der Daienkette erzeugt wird, wird der gespeicherte Inhalt durch die durch 77Cgegebene Adresse ersetzt

-0: FLAG(FIagge)

Bits, die eine Datenkette (CD), eine Befehlskette (CC), eine ungenaue Wort-l.änge-Unterdrückung (SLIX ein Oberspringen (SKIP) und IDA bezeichnen, wie dies durch ein Flagge-Feid in CCW angezeigt ist, werden gespeichert.

1-1: CSB

Es ist eine nach Ansführung einer Datenübertragung erzeugte Fehler-Information enthal- io 0—1—0—1: ten. Eine derartige Fehler-Information umfaßt einen Kanal-Steuer-Prüf-Fehler (CCC), einen Kanal-Daten-Prüf-Fehler (CDC), einen Programm-Prüf-Fehler (PC) und einen Schutz-Prüf-Fehler(PÄC;

1-2-3: Datenwert-Zählerstand

Der Rest-Zählerstand der Daten nach Ausfüh-

ruug der Datenübertragung wird angezeigt 0 — 1 — 2:

2-1-3: Nächstes IDA W/Nächste CCW-Adresse + 8 Es wird ein vorbereitend oder zuvor abgerufenes (d.h. vorabgerufenes) indirektes Daten-AdreS-Wort (IDA W) gespeichert. Wenn TIC 0-1-3: nach Ausführung einer Datenkette erzeugt wird, ist eine durch 77C plus 8 angezeigte Adresse von CCWgespeichert

3-0: PFFLAG (PF-Flagge) 0-1-4-6:

Der nach Ausführung der Datenkette vorabgerufene Flaggen-Bereich wird gespeichert

3-1: PFCSB

Es wird eine während einer Vorabruf-Verarbeitung von CCW, IDA W und Daten nach Ansführung einer Datenkette erzeugte Fehler-Information gespeichert Die Arten des Fehlers sind die gleichen, wie dies oben anhand 0 — 2: von CSBbeschrieben wurde.

3-2: PF-Datenwert-Zählerstand ·

Der Datenwert-Zählerstand-Bereich des vorabgerufenen CCW nach Ausführung einer Datenkette wird gespeichert

_ 1 «. 3; Da ten-Adresse -to

Die Daten-Adresse in MS bei Ausführung 0 — 3: einer Datenübertragung wird angezeigt

5—1 ~3: Nächste IDA W-Adresse

Es wird eine Adresse in MS angezeigt bei der

das nächste auszuführende IDA Wgespeichert ->5 1—0 — 5:

ist

(c) Format von CCR-A (vgl. F i g. 13)

CCR-A 42 ist entsprechend für jsden Kanal vorgesehen und besteht aus einem Steuer-Register einer 8-Byte-Kapazität, um darin eine Steuer-Information von CBS4\ und eine Information zum Steuern verschiedener Verarbeitungs-Anforderungen für DTC-B13 von DTC-A 12 zu speichern. Dieses Format besteht aus den folgenden Bereichen: >'

0-0-0: CD

Anzeige einer Datenkette. 0-0-1: /£»-4

Anzeige von IDA.

0-0-2: SKIP i»o

Anzeige eines Überspringens in gelesenen Daten. 1 —0 — 6: 0-0-3: /vm4WW(Nächstes IDA W- Warten) 1-0-7: - 0 - 4: CADR W(Steuer- Adresse- Warten) 0-0-5: DADRW(Dzlen- Adresse- Warten) 0-0-6: FNlDA W(Abrufen nächstes IDA W)

Vier Bits von 0-0-3 bis 0-0-6 dienen zur Steuerung der Folge der Ausführung 14

von Anforderungen, wenn die Anforderungen für eine Datenübertragung mit MS, für ein Auslesen von CCW einer Datenkette bzw. für ein Auslesen von IDAW mehrfach erzeugt werden. Fine genaue Beschreibung der einzelnen Bits wird im folgenden im Zusammenhang mit der Datenübertragungs-Verarbeitung gegeben.

SÄF(Speicher-AnfordenLig-Ausfari) Diese Bits dienen zum Speichern einer Unregelmäßigkeit, die in der Datenübertragungs-Verarbeitung mit AfS auftritt Eine genaue Beschreibung der einzelnen Bits wird weiter unten im Zusammenhang mit der Verarbeitung von Ausfällen oder Fehlern gegeben. DR 0 (Daten-Anforderung 0) Die Abgabe einer Daten-Speicher-Anforderung an MS von CBSAt wird von DTC-A 12 an DTC-B13 mitgeteilt DA 1 (Daten-Anforderung 1) Die Abgabe einer Daten-Lese-Anforderung an CBSAX von MS wird an DTC-B13 von DTC-A 12mitgeteilt CF(Steuer-AbrufV

Die Arten der gelesenen Anforderungen für CCW und IDA W von DTC-A 12 bis DTC-B13 sowie Ergebnisse des Lesens werden gespeichert Eine genaue Beschreibung dieser Bits wird weiter unten im Zusammenhang mit der Datenübertragungs-Verarbeitung gegeben. SP(Beginn-Zeiger)

Die erste Adresse von CBSAX nach einer Datenübertragung mit MS wird angezeigt Die erste Adresse wird für jede Ausführung einer Datenübertragung zwischen einem Kanal und MS auf den neuesten Stand gebracht LF(letzter Zeiger)

Die letzte Adresse von CBSAX wird angezeigt, bei der die Datenübertragung mit MS noch ausgeführt werden kann. LOT(letzte Datenübertragung) Gemeinsam mit »LESE«- und »SCHREIB-Operationen wird die Tatsache angezeigt, daß die Datenübertragung mit IFC14 noch nicht ausgeführt ist Diese Bits werden gesetzt, wenn CCIVbei der anfänglichen Beginn- oder Befehlskette abgerufen ist, und rückgesetzt, wenn CD(I)CHREQ von IFCXA empfangen wird sowie erneut gesetzt nach Empfang des CDLDX von IFCXA oder wenn der Wert des Rest-Byte-Zählerstandes gleich »0« bei einem Befehl bezüglich »LESE«- Operationen wird. Andererseits werden bei einem Befehl bezüglich »SCHREIB«- Operationen diese Bits erneut auch nach Information des LDTvon IFC14 gesetzt COMd(COmM)UnOO). COM \ (COmM)und \) Diese Bits dienen zum Kennzeichnen oder Festlegen eines Befehls, der gerade ausgeführt und vorbereitet wird, indem die drei niederwertigsten Bits des Befehl-Musters von CCW decodiert werden, das

SCHREIBEN LESEN

RÜCKWÄRTSLESEN

Inhalte

16

bei der anfänglichen Beginn- oder Befehlskette abgerufen ist Es gibt folgende Kombinationen:

COM 0 COAfI Befehle

Inhalte

CSW speichern CA W abrufen CCW abrufen fur BYMPX-Steuerung

10

1 -1: CP(Laufender Zeiger)

Es wird die Adresse von CBSAt angezeigt bei der die nächste Datenübertragung zwischen DTC-A12 und /K714 auszuführen ist

1 - 2 ~ 3: Datenwert-Zählerstand

Der Rest-Zählerstand des Datenwertes bei der Ausführung der Übertragung wird angezeigt

(iii) Schnittstellen zwischen Steuerungen

In der Kanal-Steueranordnung einschließlich mehrerer gemeinsamer Steuerungen zum Steuern mehrerer Kanäle ist es von Bedeutung, wie die Schnittstellen zwischen den einzelnen Steuereinheiten in standardisierter Weise so auszulegen sind, daß mehrere Kanäle mit verschiedenen Zuständen gleichwertig behandelt und die den einzelnen Steuereinheiten zugewiesenen vorbestimmten Funktionen genau ausgeführt werden können. Im folgenden werden Beschreibungen der Schnittstellen zwischen den Steuereinheiten nach der Erfindung anhand der Fig. 14—17 gegeben, wobei Fig. 14 die Schnittstellen zwischen MC 11 und DTC-513, Fig. 15 die Schnittstellen zwischen MCU und IFC14, Fig. 16 die Schnittstellen zwischen DTC-A 12 und IFCXA und Fig. 17 die Schnittstellen zwischen DTC-A 12 und DTC-B13 zeigen.

(a) Schnittstellen zwischen MC 11 und DTC-B13 (als AfS-Schnittstelle bezeichnet)

In Fig. 14, die die Afö-Schnittstelle zeigt, haben die

an den verschiedenen Signalleitungen angebrachten

Marken die folgenden Bedeutungen:

EDSREQ-. Verarbeiten eines Anforderungssi

gnals nach MS, das durch da» Mikroprogramm eingestellt ist.

DESIDLE: Empfang von EDSREQ bei DTC-

513.

ECRAREQ: Anforderungssignal zum Auslesen

von CCR-B5X ist von MCU nach DTC-B13 gespeist.

ESEND: Abschluß der angeforderten Opera

tionen von DTC-B13.

ESERR: Erfassen eines bestimmten Fehlers

bei DTC-B13 für fie Anforderung nach AfSvon AfClI.

EDSCNTO-2: Es gibt folgende Arten von Anforderungen an MS:

ESCHADR: QDPWF:

15

QDDTO:

QDDTl:

20 DQDTO:

QDKEY:

25

PCIREQ:

30 Adresse des Kanals mit Anforderung an MS

Es wird eine Fragment-Schreib-FIagge für AiS nach Speicherung eine'r Information angefordert Datenbus zum Obertragen einer in MSzu speichernden Information. Adresse von MS, zu der eiw Zugriff erfolgen solL

Datenbus zum Obertragen einer aus MS und CCR-B 51 gelesenen Information.

Obertragen eines zu verwenden KEY (eines Schlüssels), wenn ein Zugriff auf AfSerfolgt Eine PCZ-Verarbeitungs-Anforderung wird an MS11 abgegeben, wenn PCI (programmierter Steuer-Unterbrechungs-Befehl) während der Ausführung einer Datenkette durch DTC-B13 erfaßt wird. Diese Anforderung ist für jeden Kanal vorgesehen.

35

40

(b) Schnittstellen zwischen AfC 11 und IFC14 (im folgenden als A/ASchnittstelle bezeichnet)

In F i g. 15, die die M/-Schnittstelle zeigt stellen die an den verschiedenen Signalleitungen angebrachten Marken die folgenden Posten dar:

QQi)CHSEL:

45

QCEOBUS:

CQ(i)CHlNT:

60 CQEIBUS:

O	O	ο ι	In BYM,	P^-Steue-	,%	CQ(I)MEtNT:
O	O	ι	rung zu	verwenden
O	I	⁰
O	I	1 I

Informationsaustausch zwischen dem bezeichneten IFC14 und MCIl durch die dazwischen aufgebaute Koppel-Schnittstelle. Die Marke kann durch CHSEL für die Informationsübertragung zum einzelnen IFC14 zu einer Zeit ersetzt werden. Datenbus zum Übertragen von Information zu einzelnen IFCs 14 von AfCIl. Befehl über Operation von IFC14 ist im ersten Byte enthalten. Vorliegen von Informationen, die von IFC14 nach MCU zu übertragen ist. Da CHINTs nach MCU gleichzeitig von mehreren IFCs 14 gespeist werden können, erfolgt die Verarbeitung von CHlNT entsprechend der vorbestimmten Prioritätsreihenfolge auf der Seite von MC 11. Datenbus zum Übertragen von Information nach MCU von IFC14. Ein Signal QQi)CHSEL bezeichnet diejenigen /FCi 14, deren Information lediglich durch diesen Datenbus übertragen werden kann. Erfassen einer Schnittstellen-Steuer-Prüfung ICC oder Kanal-Steuer- Prüfung CCCdurch IFC14.

17

18

(c) Schnittstellen zwischen DTC-A 12 und IFC14
(im folgenden als /^/-Schnittstelle bezeichnet)

In F i g, 16, die die AZ-Schnittstelle zeigt, stellen die an

den verschiedenen Signalleitungen vorgesehenen Marken die folgenden Posten dar:

CD(i)CHREQ. Verarbeiten eines von IFC14 an DTC-A12 abgegebenen Anforderungssignals,

DQi)REQOK: Empfang eines Signals für CD(i)CHREQ.

DC(J)TRNS: Ein Signal, das anzeigt, daß eine Daten- und Steuer-Information von DTC-AXl zu IFC14 übertragen werden.

DCBOBUS: Datenbus zum Obertragen von Daten an IFC14 von DTC-A 12.

CDBlBUS: Datenbus zum Übertragen von Da

ten an DTC-A 12 von IFC14.

CDLDX: Ein Signal, das den Empfang des

Befehl-Ende-Signals von E/A bei Abgabe an DTC-A 12 von IFC14 anzeigt

CDLDT: Ein Signal, das anzeigt, daß der letzte

Datenwert von CCW, der gerade in der Datenkette für die Ausführung des Befehls der »SCHREIB«-Operationsfolgen ausgeführt wurde, nach E/A übertragen wurde.

DCCDT: Signal, das von DTC-A12 nach

IFC14 gespeist ist und anzeigt, daß die Abgabe der Datenketten-Unterweisung für den Befehl gerade ausgeführt wird.

DCCTO- 3: Signal, das, von DTC-A12 nach IFC14 gespeist k . und den Rest-Zählerstand des Datenwertes angibt

DCCKHLT: Signal, das von DTC-A12 nach IFC14 gespeist ist und das Ende der Datenübertragung wegen der Erfassung eines Ausfalles oder Fehlers befiehlt.

DCBIBUSPE: Erfassen eines Paritätsfehlers in den Daten auf CDBIBUS.

DQi)CCWlNV: Signal, das nach IFC14 gespeist ist und anzeigt, daß die Datenübertragungs-Verarbeitungen bei DTC-A 12 und DTC-B13 abgeschlossen sind.

(d) Schnittstelle zwischen DTC-A 12 und DTC-B13
(als /45-SchnittstelIe bezeichnet)

In Fig. 17, die die ΛΒ-Schnittstelle zeigt, stellen die

an den verschiedenen Signalleitungen vorgesehenen Marken die folgenden Posten dar:

STSREQ(I): Verarbeiten eines Anforderungssi

gnals an DTC-B13 von DTC-A 12, das für jeden Kanal vorgesehen ist. Die Art der angeforderten Verarbeitung ist durch die Inhalte von CCR-A 42 bezeichnet.

CRAREQ: Signal zum Anfordern eines Zugriffs

auf CCR-A 42, das von DTC-BM nach DTC-A 12 gespeist ist, um die Art der angeforderten Verarbeitung abhängig von Annahme der Verarbeitungs-Anforderung von DTCA 12 durch DTC-Bn zu bestimmen,

CRCHAD: Zahl zum Kennzeichnen des Kanals,

zu dem eine Zugriff-Anforderung von DTC-B13 abgegeben ist

CBSSTREQ: Signal zum Anfordern einer Speicherung von Daten, die aus MS in CBS41 bei Einspeisung in DTC-A 12 von DTC-B13 ausgelesen sind.
CBSFEREQ. Signal zum Anfordern eines Auslesens von Daten aus CBS4* zum

Speichern in MS bei Einspeisung von DTC-B13 in DTC-A 12.

CCWCGREQ(i): Signal, das von DTC-A12 nach DTC-B13 gespeist ist, um die Verarbeitung anzufordern, so daß das vorabgerufene CCW durch das vorliegende oder tatsächliche CCW abhängig von der abgeschlossenen Übertragung des letzten DaJanwertes des vorliegenden CC Wbei IFC14

nach Ausführung der Datenkette ersetzt ist Dieses Signal ist für jeden Kanal vorgesehen.

CTSTREQfi): Signal, das von DTC-A12 nach DTC-B13 abgegeben ist, um die

Übertragung des letzten Rest-Zählerstandes des Datenwertes von CCR-A 42 nach CCR-BSi abhängig vom vollständigen Abschluß der Datenübertragung anzufordern. Die

ses Signal ist für jeden Kanal vorgesehen.

CCWCGACPT(i}. Signal, das von DTC-B13 nach DTC-A 12 gespeist ist um über die Annahme von CCWCGREQ zu in

formieren. Dieses Signal ist auch für jeden Kanal vorgesehen.

CTSTACPT(iy. Signal, das von DTC-B13 nach

DTC-A 12 abgegeben ist um über den Empfang vor· CTSTREQ zu

informieren, wobei das Signal für

jeden Kanal vorgesehen ist

CROBUS: Datenbus zum Übertragen der aus

CCR-A 42 gelesenen Information nach DTC-B13.

CRIBUS: Datenbus zum Übertragen von in

CCR-A 42 zu speichernder Information nach DTC-A 12 von DTC-B13.
CBOBUS: Datenbus zum Übertragen der aus

V) CBS4i gelesenen Daten nach DTC-

B13.

CBIBUS: Datenbus zum Übertragen der in

CBS4\ zu speichernden Information nach DTC-A 12 von DTC-B13.

5-, CRSTREQ: Von DTC-B13 nach DTC-A 12 abge

gebenes Signal, um das Einschreiben in CCR-A 42 anzufordern.

Im folgenden werden die Operationen der verschiedenen Steuereinheiten und die Schnittstellen-Operatiofto nen zwischen den Steuereinheiten zum Ausführen der Befehl-Beginn-Verarbeitung, der Datenübertragungs-Verarbeitung und der Befehl-Ende-Verarbeitung, wie diese oben anhand der F i g. 7 aufgezeigt wurden, in Einzelheiten näher beschrieben, indem den im Flußdiaf)5 gramm der Fig. 7 dargestellten Unterprogrammen anhand der Fig. 18, 19 und 20 gefolgt wird, die jeweils Blockschaltbilder von MCL32, DTCL-A 43 und DTCL-B 52 zeigen.

Anhand der F ί g, 18 wird der Ablauf der Operationen bei MCL 32 kurz erneut betrachtet. Eine der an MCIl von den anderen Steuereinheiten abgegebenen Verarbeitungs-Anforderungen wird wahlweise durch eine Multiplex-Steuer-Logik 1701 angenommen, wodurch die codierte Zahl des Kanales entsprechend der angenommenen Anforderung als ECHADR (vgl. auch F ig. 8) zur CPtZ-Schnittstellen-Steuer-Logik 1703, MB-Schnittstellen-Steuer-Logik 1704, M/-Schnittstellen-Steuer-Logik 1705, SßCÄ-Steuer-Logik 1706 und ι ο W7?-.ALi/-Steuer-Logik 1707 gespeist wird, während die Inhalte der angenommenen Anforderung der CS-Steuer-Logik 1702 mitgeteilt werden. Abhängig von den Inhalten der angenommenen Anforderung bestimmt die CS-Steuerung 1702 die Adressen von C531, bei denen ein zur Ausführung der angeforderten Verarbeitung erforderliches Mikroprogramm gespeichert ist, und liest die Mikrobefehle sequentiell aus CS31 aus. In Übereinstimmung mit den ausgelesenen Mikrobefehlen sind die verschiedenen, oben beschriebenen Steuereinheiten entsprechend gesteuert, um die angeforderte Verarbeitung auszuführen.

Im folgenden wird in Fig. 19, die den Ablauf der Operationen von DTCL-A 43 zeigt, eine der Verarbeitungs-Anforderungen, die an DTC-A12 von den anderen Steuerungen abgegeben ist, selektiv durch eine Multiplex-Steuer-Logik 1801 angenommen. Die Inhalte der angenommenen Anforderung und die den hiermit zugeordneten Kanal kennzeichnende oder festlegende Zahl werden zu einer Stufen-Steuer-Logik 1802 übertragen, die die angeforderte Verarbeitung in drei kontinuierliche Stufen teilt, wie dies oben anhand der Fig.9 erläutert wurde. Zu diesem Zweck hat die Stufen-Steuer-Logik 1802 Steuer-Flipflops 802,803 und 804, um anzuzeigen, ob die zugeordneten Verarbeitungsstufen tatsächlich die geteilten und zugeordneten Verarbeitungen ausführen, und Register HCHADR 0 - 805, HCHADR 1 - 806 und

HCHADR 2 -807, die Anzeigen der Kanalzahl geben, für die die Verarbeitung tatsächlich oder wirklich bei den zugeordneten Stufen ausgeführt wird. Im folgenden wird auch die Fig.9 näher erläutert. Mit der oben beschriebenen Anordnung ist es möglich, die verschiedenen Verarbeitungs-Anforderungen auszuführen, die von drei Kanälen in überlappter Weise (Rohrleitungs (»pipe line«)-Verarbeitung) ausgehen. Die Steuersignale sowie die von den einzelnen Verarbeitungsstufen der Stufen-Steuer-Einheit 1802 verfügbare(n) Kanalzahl(en) wird (werden) zur Al-Schnittstellen-Steuer-Logik 1803, /lÄ-Schnittstellen-Steuer-Logik 1804, CCÄvt-Steuer- w Logik 1805 und CÄS-Stfuer-Logik 1806 übertragen, wodurch die angeforderte Verarbeitung ausgeführt wird.

In der F i g. 20, die den allgemeinen Aufbau von DTCL-B52 zeigt, wird eine der Verarbeitungs-Anforde- -,5 rungen für DTC-B Ϊ3 von den anderen Steuereinheiten wahlweise durch eine Multiplex-Steuer-Logik 1901 angenommen, wodurch der Inhalt der angenommenen Anforderung zu einer Folge-Steuer-Logik 1902 übertragen wird, während die der angenommenen Anforderung t>o zugeordnete Kanalzahl als SCHADR an eine AB-Schnittstellen-Steuer-Logik 1904 und eine CCR-B-Siener-Logik 1905 abgegeben wird. Abhängig von der angenommenen Anforderung erzeugt die Folge-Steuer-Logik 1902 eine erforderliche Folge zum Steuern einer A/B-Schnittstellen-Steuer-Logik 1903, der Λβ-Schnittstellen-Steuer-Logik 1904, der CCfl-B-Steuer-Logik 1905 und einer M.SSchrittstellen-Steuer-Logik 1906, wodurch die angeforderte Verarbeitung ausgeführt werden kann,

(iv) Befehl-Beginn
(1) Empfang eines START-E/A-Beteh\s

Wenn ein START-E/A-Befeh] in CPU abgegeben wird, liegt an den Eingängen von AiCIl ein Beginn- oder Start-Anzeige-Signal SIO zusammen mit der Beginnoder Start-Kanal-Zahl PFCHADR und der Beginnoder Start-£/A-Zahl PFIOADR (nicht dargestellt). Das Signal SlO wird in die Zwischenbetrieb-Steuer-Logik 704 der MC Il-Multiplex-Steuer-Logik 1701 in MCL32 eingespeist Die Zwischenbetrieb-Steuer-Logik 704 bestimmt dann, ob MCIl die Beginn- oder Auslöse-Verarbeitung zu dieser Zeit ausführen kann. Da, wie oben im Abschnitt 1 »Multiplex-Steuerung« erläutert wurde, die von CPU abgegebene Beginn-Verarbeitung-Anforderung mit der niedersten Priorität des Pegels »2« ausgeführt wird, ist diese Anforderung durch MC ti nur dann angenommen, wenn andere Verarbeitungen, die höheren Prioritäten zugewiesen sii«£, nicht ausgeführt werden. Sonst v/ird die Annahme von SIO verzögert, bis die andere Verarbeitung bei MCH abgeschlossen wurde. Wenn das Signal SIO von der Zwischenbetrieb-Steuer-Logik 704 aufgenommen wurde, wird das Steuersignal eingeschaltet, das ermöglicht, daß das Ausgangssignal eines UND-Gatters 703, an dessen Eingang die Beginn- oder Start-Kanal-Zahl liegt, an den Eingang des ODER-Gatters 705 abgegeben wird, und das Steuersignal wird ebenfalls eingeschaltet, das ermöglicht, daß der Ausgang des ODER-Gatters 705 beim Register 709 eingestellt wird, um die Kanalzahl zu speichern, die mit dem Prioritätspegel »2« ausgeführt wird, wodurch die Beginn- oder Start-Kanal-Zahl in das Register 709 eingespeist wird. Wenn danach das Ausführungs-Anzeige-Signal des Prioritätspegels 2 (Wähl-Pegel 2) eingeschaltet wird, damit das Ausgangssignal des Registers 709 in das ODER-Gatter 711 eingespeist werden kann, wird die Beginn- oder Start-Kanal-Zahl nach MCIl als die Kanal-Zahl ECHADR gespeist, deren Verarbeitung nunmehr ausgeführt wird. Danach wird die Andresse von C531, bei der das Mikroprogramm zum Verarbeiten des Befehl-Beginns gespeichert ist, durch die CS-Steuer-Logik 1702 vorbereitet, wodurch die Verarbeitung des Befehl-Beginns durch die Ausführung des Mikroprogrammes ausgeführt wird.

(2) Bestimmung des Zustandes von Start-E/A

Die erste Verarbeitung, die nach der abgeschlossenen Beginn-Verarbeitung des Befehles auszuführen ist. liegt in der Bestimmung, ob die Start-E/A in dem zur Annalime des begonnenen Befehles bereiten Zustand ist. Unter der Steuerung der CS-Steuer-Logik 1702 werden das ECHa DR-Ausgangssignal von der MC-Multiplex-Steuer-Logik 1701 und das PFIOADR-Ausgangssignal von der CW-Schnittstelle-Steuer-Logik 1703 zur SBCR-S'euer- Logik 1706 gespeist, um so SBCR entsprechend der Start-i/Λ auszulesen und in das Arbeitsregister WR2 (34) einzugeben, dem der Prioritäts-Wähl-Pegel 2 zugewiesen ist. Danach wird abhängig von dem durch ALU35 bestimmten Muster von USQC in SBCR der Zustand der Start-£//4 entschieden. Wenn <iie Start-£/4 im Ruhezustand ist, wird die Verarbeitung des Befehls eingeleitet oder ausgelöst.

(3) Abruf-Verarbeitung von CA W

(a) CA W-Abruf-Anforderung an DTC-B13 von MC 11

Um das in MS bei einer festen Adresse (72ste Adresse) gespeicherte CAW auszulesen, steuert die Afß-Schnittstellen-Steuer-Logik 1704 die Λ/5-Schnittstelle, um eine Anforderung an DTC-B13 zum Abrufen von CAW abzugeben. In der Λ/5-Schnittstelle (vgl. Fig. 14) wird dann das Verarbeitungs-Anforderungs-Signal EDSREQ eingestellt, und die EDSCNT'sO, 1 und 2 zum Anzeigen der Art der Verarbeitungs-Anforderung werden auf »1, 0, I« eingestellt. Die Beginn- oder Start-Kanal-Zahl ECHADR wird durch ESCHADR eingestellt, während QDKEY auf alle O's« in dem Richtungssinn des Schlüssels eingestellt wird, um die Überprüfung für einen Speicher-Schutz auszusparen, und die 72ste Adresse wird bei QDDTX eingestellt, was eine MS-Adresse anzeigt. Auf diese Weise wird die CA W-Abruf-Anforderung erzeugt.

(b) Empfang der CA W-Abruf-Anforderung bei DTC-B 13

EDSREQ wird in die Prioritätseinheit 901 der Multiplex-Steuer-Logik 1901 in DTCL-B52 eingespeist. Unter den von DTC-BM angenommenen Verarbeitungs-Anorderungen ist die Verarbeitungs-Anforderung von MCW an MS der höchsten Priorität zugewiesen. Entsprechend wird diese Anforderung unmittelbar angenommen, wenn DTC-B 13 im Ruhezustand ist, d. h, wenn PREQID906 keine Last aufweist. Sonst muß EDSREQ warten, bis PREQID906 im Ruhezusland ist, wonach die Anforderung zur Prioritätseinheit 901 bevorzugt über andere Anforderungen zugelassen wird. Dann wird das Söi/SV-Flipflop 902 gesetzt, EDSREQ wird bei PREQID 906 eingestellt, und ESCHADR wird zu SCHADR 903 angesteuert. Wenn das EDSREQ vorliegt, wird eine der Arten der Anforderung bei PREQID906 eingestellt, dann gibt die MB-Schnittstellen-Steuer-Logik 1903 das Antwort-Signal DESIDLE an MC 11 ab und empfängt EDSCNT. QDKEY und QDDT1 unter dem Befehl der Folge-Steuer-Logik 1902. Wenn die Folge-Steuer-Logik 1902 die CA W-Abruf-Anforderung auf der Basis der Inhalte von EDSCNT erkennt, beauftragt die Steuer-Logik 1902 die MS-Schnittstellen-Steuer-Logik 1902. die CA W-Abruf-Anforderung an MS mittels QDKEY und QDDTX als KEY- und CA W-Adressen von MS abzugeben. Wenn CA W von MS übertragen wird, antwortet die MB-Schnittstellen-Steuer-Logik 1903 auf MS. indem dort das Abschluß- oder End-Signal ESEND eingespeist wird, und stellt CA W auf DQDT₁ für die Übertragung unter der Steuerung der Folge-Steuer-Logik 1902 ein.

(4) Abruf-Verarbeitung von CCW

Abhängig von ESEND von DTC-B 13 überträgt die CS-Steuer-Logik 1702 CA W von DQDT₀ nach WR 2 -34 und befiehlt der MB-Schnittstellen-Steuer-Logik 1704, EDSREQ einzustellen sowie die CCtV-Abruf-Anforderung von »110« auf EDSCNT einzustellen, während die KEY- und die CClV-Adressen in CA VV auf QDKEY bzw. QDDT: eingestellt werden, wodurch die CCTV-Abruf-Anforderung an DTC-B13 abgegeben wird. Nach Empfang von EDSREQ der CCW-Abruf-Anforderung liest DTC-B 13 den Wen CCw aus MSm ähnlicher Operation wie bei der obigen CA W-Abruf-Anforderung und überträgt das gelesene CCW an MC 11, während die vorbereitende Verarbeitung für die Datenübertragung ausgeführt wird.

(5) Start- bzw. Beginn-Verarbeitung von E/A

Nach Empfang der Antwort ESEND von DTC-B13 für die CClV-Abruf-Anforderung wird CCW auf DQDTo nach WR 2—34 unter der Steuerung der C5-Steuer-Logik 1702 eingestellt. Gleichzeitig wird durch Steuerung der MI-Schnittstellen-Steuer-Logik 1705 die Einheit QQi)CHSEL für das zu betätigende IFC14 eingestellt, während die Befehl-Start-Anzeige die Start-E/A-ZM und der Befehl nach QCEOBUS übertragen werden. Gleichzeitig stellt MCII die Einheit USQC von SBCR 33 auf den Bereitschaftszustand zum Warten auf das Ende der Start-Verarbeitung ein und beendet die Verarbeitung des Prioritätspegels 2.

Das zur Ausführung der Start-Verarbeitung von E/A befohlene IFC14 steuert die EM-Schnittstelle, um E/A Af>r Hurrh Ki(^ 1 i h<»-7*»ir'hnp|pn K pnn7»irhntin0enum. _ — .- _e_.......

mer auszulösen, den Befehl zu übertragen, DSB zu empfangen und die E/A-Start-Verarbeitung abzuschließen. Sodann stellt IFC14 die Einheit CQ(i)CHINT t\n, um MCXX vom Abschluß der f/4-Start-Verarbeitung zu unterrichten.

(6) Empfang von CQ(i)CHINTbe\ MC X1

CQiJCHINTwerden durch MCXX entsprechend der oben irr Abschnitt 1 »Multiplex-Steuerung« beschriebenen Reihenfolge angenommen. Da CQ(i)CHINT von BLMPX und SEL mit dem Prioritäts-Wähl-Pegel 0 verarbeitet werden, ist die Kanahahl beim ECHADR₀-Register 707 eingestellt.

Wenn CQ(i)CHINT von der Multiplex-Steuer-Logik 1701 von MCXX angenommen wird, schickt die CS-Steuer-Logik 1702 die Einheit QQi)CHSEL von der M/Schmttstellen-Steuer-Logik 1705 nach IFC14 zurück. Abhängig von QQi)CHSEL unterrichtet IFC14 die Einheit MCIl vom Abschluß einer £//4-Start-Vcrarbeitung mittels CQEIBUS und überträgt die Start-£> A-ZaM und das von E/A übertragene DSi? nach MCIl über CQEIBUS. Die CS-Steuer-Logik 1702 verwendet ECHADR und die von IFC14 gesandte Start-£//4-Zahl. um erneut SBCR der entsprechenden E/A von SBCR 33 nach WRO-34 auszulesen, das Warten des Abschlusses der Start-Verarbeitung von USQC zu bestätigen und das DSB zu prüfen. Wenn DSB normal ist, unterrichtet zu dieser Zeit die CPU-Schnittstellen-Steuer-Logik 1703 die CPU von dem Bedingungs-Code 0. d. h_ vom Abschluß der Start-Verarbeitung als Ergebnis des S7",4/?7"-£//l-Befehls.

(7) Vorbereitende Verarbeitung der
Datenübertragung

DTC-B13 Obertragt CCW nach MC 11. Gleichzeitig führt unter der Steuerung der Folge-Steuer-Logik 1902 die CC/?-£-Steuer-Logik 1905 die Auslösung des durch SCHADR von CCR-B51 einzunehmenden Bereiches aus. Die Beginn-Verarbeitung für CCR-B 51 erfolgt durch Einstellen des Schlüssels, der zum Abrufen von CCWbeim Bereich für KEY verwendet wird, Einstellen des Wertes gleich der CCtV-Adresse, die zum Abrufen von CCW plus 8 beim Bereich für die nächste CCW-Adresse verwendet wird, Einstellen der Flagge des abgerufenen CCWbei dem Bereich für die Flagge und durch Einstellen der Daten-Adreß-Bits von CCW beim Bereich für die nächste IDA W-Adresse im Fall IDA — 1 und beim Bereich für die Daten-Adresse im Fall

IDA = O, während alle übrigen Bereiche auf »Cs« gelöscht sind. Sodann wird CRAREQ durch die /IS-Schnittstellen-Steuer-Logik 1804 eingestellt, um dadurch CCRA 42 zu betätigen.

(8) Empfang von CRAREQbei DTC-A 12

In DTC-A 12 wird die Verarbeitungs-Anforderung von DTC-BM mit der höchsten Priorität durch die MultrAtx-Steuer-Logik 1801 angenommen und für die für die Verarbeitung dieser Anforderung benötigte Zeit werden die Verarbeitungs-Anforderungen von IFC14 vor einer Annahme durch die Prioritä'.'ieinheit 801 gesperrt. Damit kann DTC-B13 die angeforderte Verarbeitung nach Ablauf einer vorbestimmten und mit dem Verarbeitungs-Anforderungssignal synchronisierten Zeitdauer ausführen. Bei der Betätigung von CCR A 42 nach Empfang von CRSTREQ sperrt die Multiplex-Steuer-Logik 1801 den Empfang der Verarbeitungs-Anforderung von IFC14 für einen einzigen Operationszyklus. Folglich kann DTC-B 1.1 Information bei CCR-A 42 nach zwei Operationszyklen einstellen, da die Verarbeitungs-Anforderungen von IFC14 in überlappter Weise in drei Stufen bei DTC-A 12 verarbeitet sind. Eine derartige überlappte Verarbeitung ist im Zeitdiagramm der Fig. 21A gezeigt. Entsprechend stellt nach Zeitablauf von zwei Operationszyklen von der Abgabe von CRSTREQ an. DTCB13 die Einheit SCHADR und das eine Information auslösende CCR-A 42 bei CRCHAD bzw. CRIBUS ein. während bei der CCR-Λ-Steuer-Logik 1805 von DTC-B 13 der Bereich von CCR-A 42 für den durch CRCHAD angeregten Kanal auf der Basis der CC7?-/4-Beginn-Information erfaßt wird. Die erfaßten Inhalte in CCR-A 42 umfassen Bits von CD, IDA und SKIP im Flaggen-Feld von CCW, COM im Befehls-Feld von CCWbzw. einen Datenwert-Zählerstand im Datenwert-Zählerstand-Feld von CCW. Wenn keine Anzeige von IDA vorliegt (d.h. IDA=O), werden 5Pund CP vom Daten-Adreß-FeId von CCW erfaßt und gleichzeitig eingestellt, und zusätzlich wird auch auf einen »SCHREIBw-Befehl DR₁ eingestellt. Wenn DR, eingestellt ist, setzt die AB-Schnitlstellen-Steuer-Logik 1804 die Einheit STSREQfi), um dadurch DTC-BU von Abruf-Daten von MS anzufordern. Wenn eine Anzeige einer indirekten Daten-Adresse für IDA = 1 vorliegt, wird CF₀-I auf »011« bei der Erfassung von CCR-A 42 eingestellt, was das Vorliegen einer Abruf-Anforderung für das erste IDA W anzeigt, wodurch die Mß-Schnittstellen-Steuer-Logik 1804 die Einheit STSREQ(i) einstellt, um die Anforderung für IDAWan DTC-B13 abzugeben.

STSREO(O von DTC-A 12 werden durch die Multipiex-Steuer-Logik 1901 von DTC-B13 in der oben im Abschnitt »Multiplex-Steuerung« beschriebenen Folge angenommen, und die Steuerung wird zur Folge-Steuer-Logik 1902 umgeändert Wenn der zu verarbeitende Gegenstand als STSREQ(O bestimmt ist, stellt die Folge-Steuer-Logik 1902 unmittelbar CRAREQ ein und liest DRo-\ und CF₀-I aus CCR-A 42 aus, um die Inhalte der Anforderung zu gewinnen. Die Folge, in der CRAREQ angenommen und bei DTC-A 12 ausgeführt wird, ist vollkommen die gleiche wie im Fall von CRSTREQ. Die Inhalte der abgelesenen CCR-A 42 werden durch CÄOÄi/Sübertragen.

DTC-B 13 bestimmt die Inhalte der angeforderten Verarbeitung aus den Inhalten von DRtu und CF0-2, um die entsprechende Verarbeitung auszuführen.

Bei der Abruf-Anforderung für das erste IDAW werden die KEY- und die nächste IDA W-Adresse von CCR-BSi ausgelesen, um die Abruf-Anforderung von IDA W an MS abzugeben. Abhängig von der Übertragung von IDAW von MS befiehlt die Folge-Steuer-ιοί gik 1902 der CCÄ-5-Steuer-Logik 1905, die Einheit IDAW im Daten-Adreß-Bereich von CCR-BSi zu speichern, und anschließend der .Afl-Schnittstellen-Steuer-Logik 1904, SP und CP von CCR-A42 entsprechend den Inhalten von IDA W auszulösen. Die

in CCÄ-ß-Steuer-Logik 1905 erkennt die Feststellung der Daten-Adresse nach der Auslösung von SP und CP und stellt DRi ein. wenn COA/diewSCHREIBw-Operationen festlegt, wodurch STSREQ(Obe\ der Λο-Schnittstellen-Steuer-Logik 1904 eingestellt ist. DTCB 13 empfängt

ι STSREQ(O und liest, wenn DR, den Wert »I« hat, die KEY- und Daten-Adresse aus CCR-A 42, um dadurch M5zur Übertragung von Daten anzuweisen.

Wenn die Daten von MS übertragen werden, bringt DTC-B 13 die Daten-Adresse von CCRBSi auf den

:i> neuesten Stand, stellt CBSSTRFQ fίir DTC-A \2 ein und überträgt auf CBSAi die von MS über CBIBUS abgerufenen Daten. Die Annahme-Operation für CBSSTREQ bei DTC A 12 erfolgt in gleicher Weise wie für CRSTREQund CRAREQ. Der Zeitpunkt zu dem die

.'■> Daten in CBS von DTC-B13 geschrieben sind, tritt nach zwei Operationszyklen von der Abgabe von CBSSTREQ auf, da ein Zugriff zu CBSAi bei der ersten Stufe erfolgt, wie dies aus F i g. 21 zu ersehen ist.

(9) Synchronisier-Steuerung

Die vorbereitende Verarbeitung für die Datenübertragung bei DTC-Bn und DTC-A 12 wurde so abgeschlossen, und damit kann nun die Anforderung für die Datenübertragung von IFC14 angenommen wer-

i> den. Das Sperren des Empfangs der Datenübertragungs-Anforderung von IFCiA, das DTC-A 12 auferlegt ist, wird durch die Steuer-Logik 811 der Multiplex-Steuerung 1801 entfernt (F i g. 9). Die Steuer-Logik 811 ist aufgebaut, um gewöhnlich die Annahme

4u der Verarbeitungs-Anforderung von IFCiA zu sperren, die dem Kanal zugeordnet ist, für den kein Befehl ausgeführt wird. Die obige Sperr-Bedingung wird entfernt, wenn die Daten-Adresse eingestellt ist, d. h., die Beginn- oder Anfangswerte von SP und CP werden

·»> auf »LESE«-Befeh! oder — bei in CSS41 gespeicherten Daten - auf »SCHREIB«-Befehl eingestellt.

(v) Datenübertragungs-Verarbeitung

(1) Verarbeitung der Datenübertragung zwischen
Kanal und E/A

Wenn die Start-Verarbeitung des Befehls zu E/A abgeschlossen wurde, stellt IFCiA unmittelbar CD(i)CHREQ ein und gibt eine Datenübertragungs-Anförderung an DTC-A 12 auf einen »SCHREIB«-Befehl ab. Bei einem »LESE«-Befehl stellt IFCXA nach Empfang von Daten von E/A die Einheit CD(i)CHREQ ein. Wenn die vorbereitende Verarbeitung für die Datenübertragung bei DTC-A 12 abgeschlossen wurde, empfängt die Multiplex-Steuer-Logik 1801 die Einheit CD(i)CHREQ, und die Verarbeitung wird in drei Stufen unter der Steuerung der Stufen-Steuer-Logik 1802 in der in Fig.21A gezeigten Weise ausgeführt Wenn insbesondere CD(OCHREQ durch die Muhiplex-Steuer-Logik 1801 angenommen wird, ist das Steuer-Flipflop 802 im ersten Operationszyklus (Stufe) eingestellt und gleichzeitig ist die Kanal-Zahl bei Empfang auf HCHAR 0-865 eingestellt In diesem Zyklus stellt die

/4 /-Sch nittstellen-Steuer- Lx>gik 1803 die Einheit DQi)REQOK ein, während die COM-Steuer-Logik 1805 den Wert CCR-A der Kanal-Zahl ausliest, wie dies durch HCHARo angedeutet ist, wodurch eine Adresse von CBS4i, zu der ein Zugriff erfolgen soll, von HCHAR₀ und CP vorbereitet ist. Im Oten (nullten) Operationszyklus werden die Inhalte des Steuer-Flipflops 802 zum Steuer-Flipflop 803 verschoben, während die Inhalte vo" HCHAR 0-805 nach HCHAR 1 -806 verschoben sind. Was im ersten Operationszyklus ausgeführt wird, ist das Fortschreiben von CCR-A und das Lesen von Daten von CRS 41 auf einen »SCHREIBw-Befehl oder das zum Speichern der Daten erforderliche Verarbeiten auf CDBIBUSm CBS4\ auf einen »LESE«-Befehl. Das Fortschreiben der Inhalte von CCC-A erfolgt durch Fortschreiben von CP und Subtrahieren von 1 (eins) vom Datenwert-Zählerstand. Im zweiten Operationszyklus werden die Inhalte des Steuer-Flipflops 803 zum Steuer-Flipflop 804 verschoben, während die Inhalte von HCHAR 1-806 nach HCHAR 2 — 807 verschoben werden. Das im zweiten Operationszyklus ausgeführte Verarbeiten liegt im Einstellen von DQi)TRNS von der A/-Schnittstellen-Steuer-Logik 1803 und im Einstellen der aus CBS4i gelesenen Daten auf DCBOBUS zur Übertragung nach IFC14.

Die in drei Stufen ausgeführte Verarbeitung (vgl. oben) kann in überlappter Weise ausgeführt werden, wie dies in Fig.21B gezeigt ist. Insbesondere ist es möglich, wahlweise die Verarbeitungs-Anforderung mit der um eins höchsten Priorität für jeden Operationszyklus unter mehreren Verarbeitungs-Anforderungen anzunehmen, die in der Multiplex-Steuer-Logik 1801 auftreten. Obwohl mehrere Verarbeitungs-Anforderungen beträchtlich nahe zueinander in den Zyklen in Fig. 21B gezeigt sind, um deutlich die überlappten Verarbeitungen herauszustellen, sei darauf hingewiesen, daß die tatsächlich erzeugten Verarbeitungs-Anforderungen in den Zyklen voneinander weiter beabstandet sind.

(2) Verarbeitung der Datenübertragung mit MS

Wenn die CCR-Α-Steuer-Logik 1805 die Inhalte von CCR-A 42 in der ersten Stufe auf den neuesten Stand bringt, wird auf der Basis des neuesten Wertes von CP entschieden, ob es erforderlich ist, die Datenübertragung mit MS auszuführen. Wenn das Ergebnis der Entscheidung bestätigend ist, werden D/?o-Bits in CCR-A 42 auf einen »LESE«-Befehl eingestellt, um das Vorliegen einer Daten-Speicher-Anforderung an MS anzuzeigen. Wenn andererseits die Datenübertragungs-Anforderung auf einen »SCHREIB«-Befehl vorliegt, werden DR_rBits in CCR-A 42 gesetzt Abhängig vom Setzen von DR₀- oder DÄi-Bits, setzt die ΛΑ-Schnittstellen-Steuer-Logik 1804 den Wert STSREQfi). Das Verarbeiten im Falle des gerade gesetzten DR\ entspricht genau dem Verarbeiten bei der die Datenübertragung nach CBSAX von MS abhängig von dem gerade gesetzten DRi ausgeführt wird, wie dies oben eräutert ist Wenn beim Setzen von DRa das Setzen des DRo-B\ts von den Inhalten von CCR-A 42 nach dem Empfang von STSREQfi) bei DTC-B13 erkannt wird, ist CBSFEREQ gesetzt und der Datenwert wird von CBSAi über den Bus CBOBUS ausgelesen, um nach MS übertragen zu werden. Mit Ausnahme dieser Operation erfolgt die Verarbeitung in der gleichen Weise wie die Verarbeitung beim Setzen von DR\. Nach der Datenübertragung auf MS bringt DTC-B13 den Wert von SP von CCR-A 42 auf den neuesten Stand.

(3) Abruf-Verarbeitung von IDA W

DTC-B13 ruft das erste IDA Wab und stellt CF₀^₂ auf »001« ein, um IDAW vorabzurufen, wenn SP von CCR-A 42 auf dessen Anfangswert eingestellt ist. Dann wird STSREQfi) durch DTC-A12 eingestellt, und

ίο IDAW wird von MS durch DTC-BM mittels der nächsten IDA W-Adresse und KEY (Schlüssel) von CCR-B 51 abgerufen und in CCR-B 51 beim Bereich für das nächste IDA W gespeichert. Nach Abschluß der Datenübertragung mit MS werden danach die Inhalte

π beim Bereich des nächsten IDAW zum Bereich für die Daten-Adresse verschoben, wenn der auf den neuesten Stand gebrachte Wert der Daten-Adresse die Seitenoder Blatt-Grenze anzeigt (d. h., die Grenze bei 2K Bytes). Nach dem Fortschreiben von SP von CCR-A 42

JIi wird der Wert von CFo 2 auf »001« eingestellt, wodurch die folgende Vorabruf-Anforderung für IDA W von DTC-A 12 abgegeben werden kann.

(4) Datenketten-Verarbeitung

:> In diesem Abschnitt wird die Verarbeitung einer Datenkette eines »SCHREIB«-Befehls erläutert, für den eine Vorabruf-Verarbeitung von CCW ausgeführt ist. Wenn bei der Ausführung eines »SCHREIB«-Befehls mit Datenkette-Anzeige die Daten-Abruf-Anforderung

in für MS als die letzte zum Ausführen des vorliegenden CCW aufgrund der Erkenntnis bestimmt wird, daß der Rest-Datenwert-Zählerstand kleiner als die Anzahl der Bytes für die Datenübertragung mit MS ist, stellt DTC-BM die Einheit CF_n -2 auf »100« gleichzeitig mit

Ii DR_t ein. Folglich stellt nach Abschluß der Daten-Abruf-Verarbeitung DTC-A 12 wieder STSREQ(i) ein, da CFo-2 den Wert »100« hat, wodurch eine CCW-Abruf-Anforderung an DTC-B13 abgegeben wird, das so CCW von MS mittels der nächsten CCW-Adresse und

ι« KEY (Schlüssel) in CCR-B51 abruft. Die Flagge des vorabgerufenen CCWwird beim Bereich PFFLAC von CCR-B 51 gespeichert, der Datenwert-Zählp.rstand wird beim Bereich PF DATA COUNT(PF-Datenwert-Zählerstand) gespeichert, und die Daten-Adresse wird im Bereich DATA ADDRESS (Daten-Adresse) gespeichert, wenn IDA der Flagge gleich »0« ist, oder beim Bereich Nächste IDA W-Adresse, wenn IDA = 1 vorliegt Weiterhin wird bei IDA=X der Wert CF0-2 in CCR-A 42 auf »001« eingestellt, um dadurch das erste

•-in IDA ^abzurufen.

Wenn andererseits das Ergebnis des auf den neuesten Stand gebrachten Datenwert-Zählerstandes in CCR-A 42 beim Ausführen der Datenübertragung zwischen DTC-A 12 und IFC14 den Wert »0« annimmt, unterrichtet DTC-A12 die Einheit IFC14 von der Tatsache, daß der vorliegende Datenwert der letzte Wert für den Befehl mit der Datenkette-Anzeige ist indem DCCDT und DCCT0-3 auf »1« und »000« eingestellt sind. Folglich stellt IFC14 die Einheit

μ CD(i)CHREQ nach Übertragung des letzten Datenwertes auf E/A ein, und es stellt CDLDTnach Empfang des letzten Datenwertes durch E/A ein, und es unterrichtet DTC-A Yl von der Tatsache, daß der letzte Datenwert auf E/A übertragen wurde. Dann stellt DTC-A 12 den Wert CCWCGREQ(i) ein, um für DTC-B13 anzuzeigen, daß die Datenübertragung von CCWmit der Datenkette-Anzeige abgeschlossen ist Danach verschiebt DTC-B13 PFFLAG nach FLAG (Flagge) in CCR-B5t

und betätigt CCR-A 42, um die Ausführung des verketteten CCWdadurch einzuleiten.

(5) Folgesteuerung für Vorabruf-Verarbeitungen
für mehrere Datenworte bzw. Posten

Die Anforderungen für eine Datenübertragung von MS sowie das Abrufen von IDAW und CCW mit Ausnahme der Datenübertragungs-Anforderung an MS für einen »LESE«-Befehl werden alle zuvor verarbeitet, bevor die Daten oder Informationen tatsächlich benötigt werden, und es besteht die Möglichkeit, daß mehrere Datenworte gleichzeitig ausgegeben werden. Unter einer derartigen Bedingung ist eine Steuerung für eine Anordnung der genauen Verarbeitungs-Folge durch die Steuer-Bits von CFo-₂ und NIDAWW, CADRW, DADRW und FNlDAW in CCR-A 42 möglich.

Im folgenden werden diese Steuer-Bits näher erläutert. In diesem Zusammenhang sei erwähnt, daß die

nir>ht nrtt

CCR- Λ 42 VCrliCS"

müssen, sondern an jedem Platz gespeichert werden können, sofei λ ein Zugriff zu diesen Bits gemeinsam von DTC-A 12und DTCB13erlaubt ist.

0-0-3: NIDA WW(Nächstes IDA WAbwarten)

Diese Bits werden gesetzt, wenn ein Widerspruch zwischen der Abruf-Anforderung für IDA W, das nach Übertragung der Daten mit der Anzeige von IDA eingestellt ist, und der Abruf/Speicher-Anforderung für die Daten auftritt. Das heißt, die? gilt für den Fall, in dem trotz Erfüllung der Bedingungen -uir Ausführung der Abruf/Speicherung der Daten die in dieser Ausführung zu verwendende Daten-Adresse durch das folgende oder nächste IDA Wangezeigt wird, dessen Abruf-Operation noch nicht abgeschlossen ist. In einem derartigen Fall muß eine Anforderung für eine Abruf/Speicherung von Daten erneut erzeugt werden, wenn die Abruf-Operation des nächsten IDA W abgeschlossen wurde. Diese Bits werden zum Speichern dieser Tatsache verwendet.

Beispielsweise sei angenommen, daß die durch ein erstes IDA Wangezeigte Daten-Adresse bei einer Stel'e um ein Byte vor der Blatt- oder Seiten-Grenze beginnt. Wenn unter einer derartigen Annahme der Abruf des ersten IDA W ausgeführt wurde, wird eine erste Daten-Abruf-Anforderung vor einer Ausführung des Abrufes des nächsten IDA W zuerst abgegeben. Da der gültige Datenwert unter den abgerufenen Werten lediglich bis ein Byte beträgt, wird versucht, nacheinander die nächste Daten-Abruf-Anforderung abzugeben. Jedoch kann die hierfür zu verwendende Adresse nicht bestimmt werden, wenn nicht das nächste IDA W abgerufen ist, da die Blatt- oder Seiten-Grenze vorbeigelaufen ist Zu dieser Zeit ist jedoch der Abruf des nächsten IDA W noch nicht abgeschlossen. Entsprechend wird die Einstellung der Daten-Abruf-Anforderung zeitweise aufgeschoben, während die Bits von NIDA WWeingestellt sind, und die Abruf-Operation für das nächste IDAW wird zuvor ausgeführt Nach Abschluß dieser Abruf-Operation wird die Abruf-Anforderung für Daten erneut abgegeben.

0-0-4: CADR W(Steuer-Adresse Abwarten)

CADRWkann eingestellt werden, wenn IDA und die Datenkette gleichzeitig angezeigt sind. Das heißt, wenn das nächste CCW entsprechend der Anzeige der Datenkette abgerufen werden soll, kann die CCW-Abruf-Anforderung nicht abgegeben werden, wenn nicht die vorhergehende Abruf-Operation des nächsten IDA W abgeschlossen wurde. Unter einer derartigen Bedingung werden diese Bits von CADRW gesetzt, damit die Abruf-Anforderung für CCW nach Abschluß der Abruf-Operation für das nächste IDAW wieder "> abgegeben werden kann.

0-0-5: ft4D/?W(Daten-Adresse Abwarten)

DADR W kann eingestellt werden, wenn der Datenwert mit /D/4-Anzeige übertragen wird. Ein nächstes

in IDA W, das gerade die Abruf-Anforderung abgibt, besteht aus diesen Bits, die in dem Feld einer Daten-Adresse von CCR-B zu speichern sind, wenn das nächste IDA Wabgerufen wird.

Gewöhnlich wird das nächste abgerufene IDAWm

!". CCR-B bei dem Bereich für das nächste IDA W gespeichert und zum Feld einer Daten-Adresse verschoben, wenn die Daten-Adresse die Blatt- oder Seiten-Grenze erreicht hat. Wenn jedoch der Abruf des nächsten IDA Wzu dieser Zeit noch nicht abgeschlossen

ι η Λ "L.* L. Γπηα ΙΓΛ A \1/ * * * 11·.

als die Daten-Adresse verwendet werden. Diese Bits werden zu diesem Zweck verwendet.

0-0-6: FNlDA W(Nächstes IDA WAbrufen)

FNIDA W wird in der Datenketten-Operation der »SCHREIB«-Art mit /D-4-Anzeige verwendet. Bei der Datenkette mit »SCHREIB«-Befehl wird das nächste CCW vorabgerufen, bevor die Datenübertragung durch CCW, die gerade ausgeführt wird, abgeschlossen wurde.

in Ein derartiger Vorabruf wird ausgeführt, wenn die durch das vorliegende CCW in CCR-B5X bezeichnete Daten-Adresse nicht mehr verwendet wird (d. h„ nach der Beendigung des letzten Daten-Abrufes durch das vorliegende CCW). Wenn IDA durch das vorabgerufene

r. CCW bezeichnet wird, wird der Abruf bis zum ersten IDA Unausgeführt.

Der Ablauf der oben beschriebenen Verarbeitungen ist in Fi e. 22 gezeigt, in der CHSARein Adreß-Register für MS und SDIR ein Daten-Register bezeichnen, in

in dem die von MS übertrapenen Daten eingestellt sind. Beide Register sind in der in Fig. 20 gezeigten /V/5-Schnittstelle-Steuer-Logik 1906 vorgesehen.

Wenn ein weiteres nächstes IDA W nacheinander abzurufen ist, ist kein Bereich in CCR-B51 vf.-fügbar,

Ji bei dem das abgerufene nächste IDA W gespeichert werden kann, wie aus F i g. 22 zu ersehen ist. Das abgerufene nächste IDA W kann eigentlich in den Bereich »Nächste CCR-Adresse +8« (vgl. Fig. 22) eingegeben werden. Jedoch ist dieser Bereich gewöhnlich besetzt, da die Datenkette ausgeführt wird. Folglich wird die gerade ausgeführte Datenübertragung von CCW bis zum Ende fortgesetzt und »Nächste CCW-Adresse +8« wird ersetzt durch »vorliegende CCW-Adresse +8«, wodurch der Abruf des nächsten IDA Wausgeführt wird, nachdem der Bereich »Nächste CCW-Adresse +8« leer wurde.

FNIDA W wird für die Speicherung verwendet um den Abruf des nächsten IDA W zu bewirken, nachdem die Steuerung zum nächsten CC Wgeschaltet wurde.

0-1-4 CF₀ (Steuer-Abruf 0) 0-1-5 CFi (Steuer-Abruf 1) 0-1-6 CF₂ (Steuer-Abruf 2\

Drei Bits von CFo, CFi und CF2 werden codiert, um die Art der Abruf-Anforderung zu speichern, die von DTC-A 12 an DTC-B13 abgegeben wird. Diese können auch als Bits zum Speichern der Ergebnisse (normal oder anormal) der Abruf-Operation verwendet werden.

CF,

CF₂

Bedeuiungen Keine Wirkung Abruf-Anforderung für nächstes IDA W ist abgegeben.

Vorabruf von CCW in Datenkette des »SCHREIBw-Befehls wurde abgeschlossen. Wenn Anzeigen von 77C und IDA vorliegen, bedeutet dies, daß das Abrufen der Daten-Adresse auch abgeschlossen wurde.

Abruf-Anforderung für erstes IDA W ist abgegeben. Abruf-Anforderung für CCW durch Datenkette liegt vor.

Vorliegen einer Unregelmäßigkeit im vorabgerufenen nächsten IDA W (bezüglich einer Programm-Prüfung od. dgl.) wird angezeigt

Da vorabgerufenes CCW für Datenkette als TIC gefunden wurde, wird Abruf-Anforderung für adressiertes CCW durch TIC abgegeben.

Unregelmäßigkeit (bezüglich Programm-Überprüfung od. dgl.) wurde in Abruf-Anforderungen durch CR₀ , ₂ ⁼ »011« bzw. »100« bzw. »110« gefunden.

0	0	0
0	0	1
0	1	Γ
ο	1	1
ι	0	0
1	0	1
1	1	0
1	1	1

Im folgenden wird die Zeitsteuerung zur Abgabe der oben beschriebenen verschiedenen Abruf-Anforderungen näher erläutert Dabei wird CFo, i. 2 = »001« vereinfacht durch CFOOl wiedergegeben. Das gleiche gilt für andere Bit-Kombinationen.

CFOOl

Die Zeitsteuerung für die Abgabe der Abruf-Anforderung für das nächste IDA Wist wie folgt: (1) Zu der Zeit wenn die Abruf-Operation des ersten IDAW normal abgeschlossen wurde: In diesem Zusammenhang ist darauf hinzuweisen, daß das nächste IDA W des nächsten oder folgenden CCW für die Datenkette des »SCHREIBä-BcicMs abgerufen wird, nachdem die Datenübertragung des vorliegenden CCW vollständig ausgeführt wurde. Es wird auf die Beschreibung über FNIDAW verwiesen.

(2) Zu der Zeit wenn der letzte Datenwert einer Seite odei eines Blattes (2K Bytes) abgerufen und bei der Ausführung von »SCHREIB«/»LESE«-Befehlen mit IDA-Anzeige gespeichert wurde, d. h, wenn die Adresse der an MS abgegebenen Anforderung dargestellt ist durch:

SCHREIBEN/LESEN

χ x-

xx 1 1 1 1 1 1

RÜCKWÄRTS LESEN

χ χ

xx 0 0 0 0 0 0

Das nächste abgerufene IDAWist IDAW, das die Seite oder das Blatt nach der nächsten Seite oder dem nächsten Blatt anzeigt (Hinweis: ID W, das die nächste Seite oder das nächste Blatt anzeigt, wird vorabgerufen und in CCR-B eingegeben.)

(3) Zu der Zeit, wenn die Datenübertragung durch das vorliegende CCW vollständig ausgeführt wurde, wobei FNIDA W gleich »1« ist: Es wird auf den ersten Abschnitt (1) und auf die Beschreibung über FNIDA W verwiesen.

(4) Zu der Zeit wenn der Abruf für das nächste IDA W normal abgeschlossen wurde, wobei DADRW gleich »1« ist: Bei DADRW=»i« kann das nächste abgerufene IDA W unmittelbar als Daten-Adresse verwendet werden, und somit kann ein weiteres nächstes IDA Wabgerufen werden. t>o

Der Verarbeitungsablauf für CFOOl ist in Fig.23 gezeigt.

CFOIl

Die Zeitsteuer-Bedingungen zur Abgabe der Abruf-Anforderung für das erste IDA W sind erfüllt, wenn keine Unregelmäßigkeit bezüglich einer Programm-Überprüfung oder dergleichen für das abgerufene CCW gefunden wurde, der Befehl nicht Γ/Cist und die Flagge von IDA den Wert »1« hat.

CCR-A 42 und CCR-B 51 von DTC-B13 werden entsprechend den Inhalten des abgerufenen IDAW ausgelöst Der relevante Verarbeitungsablauf ist in F i g. 24 dargestellt.

CFlOO

Die Zeitsteuerung für die Abgabe der Abruf-Anforderung für CCW für die Datenkette ändert sich abhängig davon, ob der betreffende Befehl von der Art »SCHREIB«- oder »LESE«-Operation ist a) Bei dem Befehl bezüglich »SCHREIBEN« muß die Vorabruf-Anforderung nach Abschluß des letzten Daten-Abrufs für das vorliegende CCWabgegeben werden. Sonst wird das Daten-Adreß-Feld von CCR-BSi durch die Daten-Adresse des vorabgerufenen CCWersetzt

Das vorabgerufene CCW wird in CCR-BSi bei dessen vorabgerufenem Bereich gespeichert Wenn die Datenübertragung des vorliegenden CCW vollständig ausgeführt ist (der letzte Datenwert wurde zu E/A übertragen), werden der Ersatz in CCR-BSi und die Auslösung von CCR-A 42

bewirkt. Jedoch wird die Daten-Adresse an dem Bereich eingeführt, die Daten des vorliegenden CCW ursprünglich eingegeben wurden. Der relevante Verarbeitungsablauf ist in F i g. 25 gezeigt.
Wenn das vorabgerufene CCW den Wert T/Chat, wird CFIlO eingestellt, und die Abruf-Anforderung für das durch 77C adressierte CCW wird abgegeben.

Wenn IDA für das vorabgerufene CCW angezeigt wird, ist CfOl 1 eingestellt, und die Abruf-Anforderung für das erste IDA W wird abgegeben. Der Verarbeitungsablauf für CF100 ist in F i g. 26 unter der Annahme dargestellt, daß das nächste CCW nicht 77Cist.

Der Verarbeitungsablauf ist in dem Fall, in dem das nächste CCWauch 77Cist, in F i g. 27 gezeigt b) Für den Befehl »LESEN«

Ein Vorabruf von CCW wird für den Befehl einer Art von »LESE«-Operationen nicht ausgeführt. Nachdem der letzte Datenwert für das vorliegende CCWempfangen wurde (d. h, wenn der Rest-Byte-Zählerstand Null wird), wird die Abruf-Anforderung für CCW ausgesandt.

Bis das Abrufen von CCW abgeschlossen ist, wird die Annahme des Datenübertragungs-Anforderungssignals CD(I)CHREQ zu DTC-A12 von IFC14 gesperrt Wenn das nächste CCW durch TIC gegeben ist oder IDA angezeigt wird, ist die Annahme von CD(i)CHREQ verzögert, bis das Abrufen der Daten-Adresse abgeschlossen wurde. Wenn das abgerufene CCWdurch TICgegeben ist, wird CF110 erfaßt, und die Abruf-Anforderung für das durch TIC adressierte CCW wird abgegeben. Wenn IDA bezeichnet ist, wird CFOIl eingestellt, und die Abruf-Anforderung für das erste IDA W wird abgegeben.

CF110

Wenn das durch die Datenkette abgerufene CCW durch 77Cgegeben ist, wird der Wert von CFauf »110« eingestellt, und das durch TIC adressierte CClV wird abgerufen.

Wenn das durch TICadressierte CCWwieder T/Cist, wird eine Programm-Überprüfung ausgeführt.

Wenn IDA für das durch TIC adressierte CCW angezeigt wird, ist CF 011 eingestellt, und die Anforderung für das erste IDA W wird abgegeben.

Der Verarbeitungsablauf für CF 110 ist in Fig.28 gezeigt

50

(vi) Verarbeitung für Abschluß-Befehl
(1) Verarbeitung für Abschluß- Datenübertragung

Wenn der Rest-Datenwert-Zählerstand Null bei der Ausführung von CCW mit keiner Anzeige einer Datenkette in DTC-A 12 erfaßt wird, ist DCCDT auf »0« eingestellt, während DCCT₀- 3 auf »000« eingestellt ist, wodurch die Anzeige des Abschlusses oder Endes zu /FC 14 gespeist ist, das dann eine Anzeige eines Befehls-Abschlusses an E/A für die Datenübertragungs-Anforderung von dort abgibt, nachdem der letzte Datenwert in E/A gespeist wurde. Abhängig Von der durch Befehl abgeschlossenen Anzeige unterrichtet E/A die Einheit /FC 14 über den Zustand von E/A beim Abschluß oder Ende des Befehls. /FC 14 wird fö CD(I)CHREQ für DTC-A12 einstellen und dann CDLDX einstellen, wenn CD(I)CHREQ angenommen wurde. DTC-A 12 stellt seinerseits CTSREQfi) ein, wodurch der Datenwert-Zählerstand (DATA COUNT) bei CCR-A 42 zum Datenwert-Zählerstand-Bereich in CCR-B 51 bei DTC-B 13 verschoben wird, während PFCSB in CCR-B 51 nach CSB verschoben ist Danach sendet DTC-Bn den Wert CTSTACPT(i) zurück zu DTC-A 12, das seinerseits Dqi)CCWINV an IFC 14 sendet, das dann CQ(i)CHINTfür MCU einstellt Wenn MCH den Wert CQ(J)CHINT annimmt, wird die Befehls-Abschluß-Verarbeitung eingeleitet Die obige Beschreibung betrifft die Verarbeitung für das Beenden des Datenübertragungs-Beginns vom Kanal. Wenn die Datenübertragungs-Verarbeitung ausgehend von E/A abzuschließen oder zu beenden ist, ist Information über den Befehls-Abschluß von E/A verfügbar, bevor der Rest-Datenwert-Zählerstand in DTC-A 12 den Wert Null annimmt In diesem Fall wird CDLDX von IFC14 unterrichtet, ohne die Anzeige von DCCT0-3, das den Wert »000« hat, von DTC-A12 abzuwarten. Die folgende Verarbeitung wird in der gleichen \s eise wie der Abschluß des Befehl-Beginns vom Kanal ausgeführt

(2) Verarbeitung für Abschluß-Befehl

Um den Befehl abzuschließen oder zu beenden, liest AfCIl aus DTC-B 13 die Werte KEY, nächste CCW-Adresse, Flagge, CSB und Datenwert-Zählerstand von CCR-BSi. Wenn keine Anzeige einer Befehlskette vorliegt, wird CSW vorbereitet und in SBCR 33 gespeichert, wonach eine Unterbrechungs-Anforderung an CPU abgegeben wird. Wenn die Anzeige einer Befehlskette vorhanden ist, wird bestätigt, daß kein Fehler vorliegt, wobei die Inhalte von DSB den Wert »1« für das Kanal-Ende und das Einheits-Ende haben; und die folgende Befehlskette-Verarbeitung wird ausgeführt, indem die aus CCR-B 51 gelesene CCW-Adresse verwendet wird. Wenn die Inhalte von DSB den Wert »1« lediglich für das Kanal-Ende haben, wird der Zustand, daß das Einheits-Ende der Befehlskette abgewartet wird, bei USQC von SBCR 33 eingestellt, und gleichzeitig wird die CCW-Adresse von CCR-B 51 beim Bereich der nächsten CCW-Adresse von SBCR gespeichert, wodurch die Befehls-Abschluß-Verarbeitung zu einem Ende kommt

(vii) Verarbeitung für Ausfälle (Fehler)

Da die Kanal-Operation unabhängig durch mehrere Steuereinheiten verarbeitet wird, ist es erforderlich, den Befehl in den verschiedenen Steuerungen in genauer Zeitsteuerung in einer genauen Folge zu beenden, insbesondere wenn ein Ausfall oder Fehler bei der Ausführung der Vorabruf Verarbeitungen erfaßt wird. Die weitere Beschreibung erfolgt im Zusammenhang mit dem Fehler oder Ausfall, der in den Verarbeitungen bezüglich MS erfaßt wird, das insbesondere schwierig zu behandeln ist

Wenn ein Ausfall oder Fehler in den Verarbeitungen bezüglich MS bei DTC-B 13 erfaßt wird, werden die Inhalte hiervon bei PFCSB von CCR-BSi eingestellt, und gleichzeitig wird CRAREQ durch die -40-Schnittstellen-Steuer-Logik 1904 eingestellt, während die Art des Ausfalles oder Fehlers mittels SRF-B'rts in CCR-A 42 eingestellt wird. DTC-A bestimmt die Inhalte def SRF-BiIs und erlaubt, daß DCCKHLT an IFC14 von der /^/-Schnittstellen-Steuer-Logik 1803 zur richtigen Zeit abgegeben wird, um dadurch den Abschluß des Befehles anzuzeigen. Die folgenden Befehl-Abschluß-Verarbeitungen werden in der gleichen Weise wie beim Normalfall ausgeführt, DTC-B 13 bestätigt die Fehleroder Ausfall-Information, indem PFCSB von CCR-BSi

nach CSB in der Verarbeitung des CTSTRE(XO von DTC-A 12 verschoben wird. Im folgenden werden die SRF-B\ts in CCR-A 42 und das Signal DCCKHLTder .AT-Schnittstellen-Steuer-Logik 1803 näher erläutert Dabei wird folgendes vorausgesetzt:

0-1-0: SRF₀
0—1 — 1: SRFi

Die in den Verarbeitungen bezüglich MS erfaßte anormale Bedingung wird in CCR-A bei SRF gespeichert. Der hier verwendete Ausdruck »anormale Bedingung« soll die Unregelmäßigkeit im Zusammenhang der Hardware, wie z. B. Paritäts-Überprüfungen von Daten und Adressen, sowie die Unregelmäßigkeit im Zusammenhang der Software, wie z. B. Programm-Überprüfung, Speicher-Schutz-Überprüfung od. dgl, umfassen, das im Zusammenhang mit dem Abrufen von IDA Wund CCWausgeführt wird.

Es gibt verschiedene anormale Bedingungen. Diejenigen, die im Zusammenhang mit den Vorabruf-Anforderungen für nächstes IDA W, nächstes CCWund nächster Datenwert erfaßt sind, werden nicht unmittelbar bestätigt, während die übrigen, die im Zusammenhang mit der Speicherung von Daten od. dgl. erfaßt sind, unmittelbar bestätigt werden. Entsprechend ändert sich die Zeitdauer, in der die Datenübertragung unterbrochen ist, abhängig von den Artyn der Ausfälle oder Fehler.

Die Steuerungen zum Behandeln der oben beschriebenen anormalen Bedingungen werden durch Kombinationen von SRFo und SRFi wie folgt bewirkt:

a) Lediglich SRF₀ ist eingestellt

Eine anormale Bedingi'ng wird im abgerufenen IDA Wgefunden, das als Daten-Adresse zur Ausführung der Abruf-Anforderung für den nächsten Datenwert verwendet werden soll.

Damit ist die Abgabe der Abruf-Anforderung für den nächsten Datenwert aufgeschoben, und die anormale Bedingung wird zu der Zeit bestätigt, wenn der vorliegende Datenwert in CBS4\ ganz zu E/A gesandt wurde, um dadurch die Übertragungs-Operation zu unterbrechen.

b) Lediglich SRFi ist eingestellt

Eine anormale Bedingung wird im Zusammenhang mit der Daten-Vorabruf-Anforderung gefunden.

Eine folgende Abgabe der Daten-Abruf-Anforderungen wird unterdrückt, und die anormale Bedingung wird zu der Zeit bestätigt, wenn der vorliegende Datenwert in CBS 41 insgesamt zu E/A ausgesandt wurde, um dadurch die Übertragungs-Operation zu unterbrechen.

c) SRFo und SRFi sind beide eingestellt

Es wird eine anormale Bedingung, die sofort zu bestätigen ist, erfaßt, oder es ist die Zeit eingetreten, wenn die durch die Vorabruf-Anforderung verursachte anormale Bedingung zu bestätigen ist.

Unter diesem Zustand wird abhängig vom Empfang von CD(i)CHREQ eine DCCKHLT-Anzeige abgegeben. In Einzelheiten liegen folgende Bedingungen für die Einstellungen vor:

(1) Eine anormale Bedingung wurde im Zusammenhang mit der Daten-Speicher-Anforderung erfaßt.

(2) Eine anormale Bedingung wurde in der Abruf-Anforderung für CCW durch das erste IDA W und Kettendaten bei der Ausführung eines »LESE«-Befehls erfaßt.

(3) Wenn eine anormale Bedingung in der Abruf-Anforderung für CCW durch das erste IDA W und Kettendaten erfaßt wurde, waren diese Informationen bereits in dem Zustand, um unmittelbar verwendet zu werden.

(4) Wenn eine anormale Bedingung in der Abruf-Anforderung für Daten erfaßt wurde, war CÖS41 bereits leer oder frei, wobei der Abruf dieses Datenwertes abgewartet wurde.

ίο (5) Eine anormale Bedingung wurde im Zusammenhang mit dem nächsten IDA W für einen »LESE«- Befehl gefunden, und es ist die Zeit eingetreten, wenn der nächste Daten-Speicher dieses neue IDA Wabruft

π (6) Anormale Bedingungen bei der Zeit des Vorabrufens von CCW, IDA Wund Daten werden bestätigt Es ist die Zeit eingetreten, wenn diese Informationen zu verwenden sind.

DCCKHLT

Wenn die anormale Bedingung, die in den Schnittstellen mit MS erfaßt wird, einschließlich der anormalen Bedingungen im Zusammenhang mit Hardware, wie z. B. einem Paritäts-Fehler, und im Zusammenhang mit

2i Software, wie z. B. einer Programm-Überprüfung und einer Speicher-Schutz-Überprüfung, bestätigt wird, ist eine DCCKH'LT-Anzeige an IFC14 abgegeben, um die gerade ausgeführte Datenübertragungs-Operation abzuschließen oder zu beenden. Nach Empfang von

jo DCCKHLT unterweist IFC14 an E/A, den Befehl zu beenden. Weiterhin wird die Erfassung einer anormalen Bedingung an AiCIl mitgeteilt. Die Inhalte der anormalen Bedingung werden in CBS41 von CCR-A 42 gespeichert.

r> Die Zeit, zu der die anormale Bedingung gültig gemacht ist, entspricht der Zeit, zu der beide Bits von SRF₀ und SRFi in CCR-A 42 den Wert»1« annehmen.

DCCKHLT ist gültig lediglich für IFC14, das über eine Multiplex-Leitung DQ>777?;V5smpfangen hat.

(viii) Synchronisier-Operation

Da eine Reihe von in dem einzigen Kanal ausgeführten Operationen erfindungsgemäß durch mehrere der verschiedenen Steuereinheiten verarbeitet wird, ist es schwierig, die Operationen im gleichen Kanal unter den Steuereinheiten in dem Sinn zu synchronisieren, daß die Phasen der Veraibeitung unter den Steuereinheiten angepaßt sind. Im folgenden werden die oben teilweise erlä-jterten Synchronisier-Steuerungen

')(» zusammengefaßt.

(a) Bei einer vorbereitenden Verarbeitung für eine Datenübertragung bei DTC-B nach einer Verschiebung von einem Befehls-Beginn zu einer Datenübertragung ist die Ausführung einer Datenkette

ü od. dgl. nicht in der Zeit und der Empfang von CDCHREQfi) des entsprechenden Kanals durch die Steuer-Logik 811 ist gesperrt.

(b) Wenn mehrere Anforderungen, wie z. B. eine Anforderung von DTC A 12 an DTC-B 13 für eine

W) Datenübertragung mit MS, eine IDA W-Abruf-Anforderung, eine CCiV=Abruf=Anforderung nach Ausführung einer Datenkette usw., in den gleichen Kanal ausgegeben werden, dann ist eine Folge-Steuerung mit Hilfe von Steuer-Bits, wie z. B.

hi DRo-u CFo-:, SlDAWW, CADRW, DADRW, FNIDA Wusw. in CCR-A 42 möglich.

(c) Ein bei DTCB 13 erfaßter Ausfall oder Fehler wird in CCR-A 42 von DTC-AH mittels der Bits

SRFa-\ gespeichert, und wenn der Ausfall bestätigt wird. Ein DCCKmr-Signal wird nach IFC14 von DTC-A 12 gesandt, um dadurch die Datenübertragung zu unterbrechen.

(d) Bei der Ausführung der Datenkette wird der letzte => Wert des vorliegenden CCWnach E/A übertragen, während das Signal CDLDT nach DTC-A12 gesandt wird, wodurch das CCWCGREQ(i}Signa\ von DTC-A 12 an DTC-B13 abgegeben wird, um den Ersatz des vorabgerufenen CCWin CCR-B51 in durch das vorliegende CCWanzufordern.

(e) Nach Abschluß eines Befehls wird ein CDLDX-Signal an DTC-A 12 von IFC14 gesandt Nachdem der Rest-Datenwert in CBS-B13 abgegeben, damit der Rest-Datenwert-Zählei stand von CCR-A 42 nach CCR-BSi verschoben werden kann, und das folgende DCßJCCVW/v V-Signal wird an IFC14 von DTC-A12 abgegeben, damit das Signal CQfiXJHINT zu MClI von IFC14 geschickt werden kann, das so die Anforderung für den Befehls-Abschluß an MCIl abgibt

Zur Verarbeitung des Befehl-Endes liest AiCIl aus CCR-BSi über DTC-Bn die Werte KE:\ nächste CCW-Adresse, Flagge, CSB und Datenwert-Zählerstand. Wenn keine Anzeige einer Befehlskette vorliegt, 2ϊ wird CSW vorbereitet und in SBCR33 gespeichert sowie an CPU eine Unterbrechungs-Anforderung abgegeben. Wenn andererseits die Anzeige eines Befehls vorliegt, wird die Befehlskette mittels einer aus CCR-B51 gelesenen CCW-Adresse ausgeführt, nach dem bestimmt wurde, daß kein Fehler auftritt und daß die Inhalte von DSB für das Kanal-Ende und das Glied-Ende beide »1« sind. Wenn der Inhalt von DSB lediglich für das Kanal-Ende den Wert »1« hat, wird der das Glied-Ende abwartende Zustand bei USQC von SBCR 33 eingestellt, während eine CCW-Adresse von CCR-BSi beim Bereich nächste CCW-Adresse von SBCR gespeichert wird, um die Verarbeitung abzuschließen.

Die Erfindung sieht also eine Anordnung zum gemeinsamen Steuern mehrerer Kanäle vor, bei dem die bisher durch die Mikroprogramm-Steuerung ausgeführten Verarbeitungen, wie z. B. die Steuerung für die Datenübertragung mit MS₁ die Steuerung einer Datenkette, die Steuerung von IDA od. dgl., bei einer relativ kleinen Frequenz erfolgen, jedoch eine schnelle Verarbeitung erfordern, um die Gleichzeitigkeit zwischen der Datenübertragung sicherzustellen, und die Verarbeitung erfolgt durch unabhängige und gemeinsame Hardware-Steuereinheiten.

Durch die Erfindung kann eine Verschlechterung in den Eigenschaften infolge erhöhter Anzahl von zu steuernden Kanälen und erhöhter £//4-Operationsge· schwindigkeit wirksam verhindert werden.

Hiuivii I 8 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung zum Steuern von Datenübertragungen zwischen einem Hauptspeicher und mehreren Eingabe/Ausgabe-Einheiten über mehrere Kanäle abhängig von Befehlen von einer Zentraleinheit,

— mit einer ersten, einer zweiten und einer dritten Steuereinheit, die für die mehreren Kanäle gemeinsam vorgesehen sind, und

— mit je einer Eingabe/Ausgabe-Schnittstellen-Steuereinheit für jeden Kanal,

dadurch gekennzeichnet,

a) daß die erste, die zweite und die dritte gemeinsame Steuereinheit (MCW, DTC-A 12, DTC-B13) unabhängig voneinander betreibbar sind;

b) daß die erste gemeinsame Steuereinheit (MCU)

— ein irstes Kanal-Steuerregister (SBCR 33) zum Speichern von Steuerinformation zur Datenübertragung entsprechend für jeden Kanal aufweist und

— anspricht auf einen Befehl von der Zentraleinheit hin zur Abgabe von Steuerinformationen an das erste Kanal-Steuerregister (SBCR33) entsprechend für jede Eingabe/Ausgabe-Einheit und zur Abgabe von Steuerinformation an das erste Kanal-Steuerregister (SBCR 33) entsprechend für jede der Eingabe/Ausgabe-Einheiten, um daraus den Beginn aVr Datenübertragung an die dritte gemeinsame Steuereinheit (DTC-B 13) und au die Eingabe/Ausgabe-Schnittstellen-Steuereinneit (IFC14) auf einen Befehl von der Zentraleinheit hin abzuleiten;

c) daß die zweite gemeinsame Steuereinheit (DTC-A 12)

— einen Kanal-Daten-Puffer-Speicher (CBSAX) für zu übertragende Daten entsprechend für jeden Kanal sowie ein zweites Kanal-Steuerregister (CCR-A 42) zum Speichern von Steuerinformation zur Datenübertragung entsprechend für jeden Kanal aufweist und

— mittels einer Steuerlogik (DTCL-A 43) die Inhalte der Steuerinformation des zweiten Kanal-Steuerregisters (CCR-A 42) in Obereinstimmung mit der Datenübertra- so gung für jeden Kanal zwischen dem Kanal-Daten-Puffer-Speicher (CBSAX) und der Eingabe/Ausgabe-Schnittstellen-Steuereinheit (!FCXA) fortschreibt und

— für die dritte gemeinsame Steuereinheit (DTC-B 13) eine Datenübertragung zwischen dem Hauptspeicher und dem Kanal-Daten-Puffer-Speicher (CBSAX) und ein Lesen der Steuerinformation aus dem Hauptspeicher entsprechend den Inhalten eo der Steuerinformation des zweiten Kanal-Steuerregisters (CCR-A 42) anfordert;

d) daß die dritte gemeinsame Steuereinheit (DTC-B13)

— ein drittes Kanal-Steuerregister (CCR- «.=. B5X) aufweist zum Speichern von Steuerinformation zur Datenübertragung entsprechend für jeden Kanal und zu dem Lesen der Steuerinformation vom Hauptspeicher und ihrem Speichern im zweiten und im dritten Kanal-Steuerregister (CCR-A 42, CCR-B 51) in Abhängigkeit von einer Steuerlogik DTCL-B 52) auf einen Befehl zum Beginnen der Datenübertragung von der ersten gemeinsamen Steuereinheit (MCXX) und den Inhalt des dritten Kanal-Steuerregisters (CCR-B5X) und eine Anforderung zum Lesen der Steuerinformation von der zweiten gemeinsamen Steuereinheit (DTC-A 12) hin,

— mittels der Steuerlogik (DTCL-B 52) auf eine von der zweiten gemeinsamen Steuereinheit (DTC-A 12) abgegebene Anforderung zum Ausführen einer Datenübertragung zwischen dem Hauptspeicher und dem Kanal-Daten-Puffer-Speicher (CBSAX) anspricht und

— die Inhalte der Steuerinformation des dritten Kanal-Steuerregisters (CCR-BSX) aufgrund der Datenübertragung zwischen dem Hauptspeicher und dem Daten-Puffer-Speicher (CBSAX) fortschreibt; und

e) daß die Eingabe/Ausgabe-Schnittstellen-Steuereinheit (IFC XA)

— auf einen von der Zentraleinheit abgegebenen Befehl für den Beginn einer Datenübertragung hin anspricht, um die Datenübertragung zwischen dem Kanal-Daten-Puffer-Speicher (CÄS41) und den Eingabe/ Ausgabe-Einheiten auszuführen.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet,

— daß das dritte Kanal-Steuerregister (CCR-B 51)

— Hauptspeicher-Adressen zum Abrufen und Speichern von Daten sowie HaupUpeicher-Adressen zum Abrufen der Steuerinformation entsprechend j»idem Kanal speichert

3. Anordnung nach Anspruch i, dadurch gekennzeichnet,

— daß das zweite Kanal-Steuerregister (CCR-AA2)

— ausgebildet ist zum Speichern von Datenketten-Information, einer indirekten Daten-Anzeige, eines momentan ausgeführten Befehls, von Anforderungen zum Abrufen/Speichern von Daten aus dem bzw. in den Hauptspeicher (MS) und einer Anforderung zum Abruf von Steuerinformation aus dem Hauptspeicher (MS) entsprechend jedem Kanal.

4. Anordnung nach Anspruch 1, dadurch gekennzeichnet,

— daß die zweite gemeinsame Steuereinheit (DTC-A 12)

— an die dritte gemeinsame Steuereinheit (DTC-BXl) eine Anforderung für ein Vorabrufen des nächsten Kanal-Befehl-Wortes während der Ausführung der Datenübertragung durch das vorliegende Kanal-Befehl-Wort entsprechend den Inhalten der Steuerinformation des zweiten Kanal-Steuerregisters (CCR-A 42) abgibt, und

— daß die dritte gemeinsame Steuereinheit (DTC-BV

— das nächste Kanal-Befehl-Wort aus dem Hauptspeicher entsprechend der Anforderung vorabruft, um dieses in das dritte Kanal-Steuerregister (CCR-BSi) einzugeben, und das nächste Kanal-Befehl-Wort als Steuerinformation in das zweite Kanal-Steuerregister (CCR-A 42) eingibt abhängig von einem Signal, das anzeigt, daß der letzte zu übertragende Datenwert abhängig vom vorliegenden Kanal-Befehl-Wort zwischen dem Kanal-Daten-Puffer-Speicher (CBSAi) der zweiten geroeinsamen Steuereinheit (DTC-A 12) und einer Eingabe/Ausgabe-Einheit übertragen wurde.