DE2221926C3

DE2221926C3 - Datenverarbeitungsanlage mit wenigstens einem in Verbindung mit mehreren Peripheriegeräten stehenden Prozessor

Info

Publication number: DE2221926C3
Application number: DE2221926A
Authority: DE
Inventors: Alice Maria Chatenetmalabry Recoque (Frankreich)
Original assignee: INTERNATIONALE POUR L' INFORMATIQUE LOUVECIENNES (FRANKREICH) Cie
Current assignee: INTERNATIONALE POUR L' INFORMATIQUE LOUVECIENNES (FRANKREICH) Cie
Priority date: 1971-05-07
Filing date: 1972-05-04
Publication date: 1981-01-15
Also published as: BR7202822D0; BE781607A; DE2221926A1; FR2136845A1; ES402499A1; GB1391996A; US3768076A; JPS536824B1; NL160406B; DE2221926B2; NL7206142A; FR2136845B1; NL160406C; IT958804B

Description

Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage mit einem Zentralspeicher, wenigstens einem mit dem Zentralspeicher für den Austausch von Befehlswörtern und Operanden in zweiseitiger Verbindung stehenden Prozessor, der in Multi-Mikroprogrammierung organisiert ist und einen Mikroprogrammspeicher mit zugehörigem Mikroprogrammadressenregister sowie einen Arbeitsspeicher mit zugehörigem Arbeitszonenadressenregister enthält, wobei die beiden Speicher über ihre jeweiligen Schreib-Lese-Register in zweiseitiger Austauschverbindung stehen, und mit mehreren Peripheriegeräten, von denen jedes über einen zugehörigen Koppler in zweiseitiger Austauschverbindung mit dem Schreib-Lese-Register des Arbeitsspeichers des Prozessors steht, wobei jeder Koppler einen Bereitschaftsausgang aufweist, «n dem er ein den Zustand »austauschbereit« des entsprechenden Peripheriegeräts anzeigendes Signal abgiöt.

Bei Datenverarbeitungsanlagen dieser Art führt jeder Prozessor auf Grund der in seinem Mikroprogrammspeicher gespeicherten Mikroprogramme Aufgaben durch, die ihm voi einem zentralen Leitwerk zugeteilt werden. Im Zentralspeicher brauchen dann außer den für die Durchführung der Aufgaben erforderlichen Operanden nur die Befehle für das Aufrufen der Mikroprogramme zu stehen. Ferner ist es im allgemeinen vorgesehen, daß jede laufende Aufgabe an einer geeigneten Stelle unterbrochen werden kann, damit eine vorrangige Aufgabe durchgeführt wird; die Informationen der unterbrochenen Aufgabe werden vorübergehend festgehalten, damit diese nach Beendigung der vorrangigen Aufgabe an der Unterbrechungsstelle unverzüglich fortgesetzt werden kann. Dadurch wird die Arbeitskapazität der Prozessoren gut ausgenutzt.

Ferner muß natürlich die Möglichkeit eines Informationsaustausches zwischen dem Zentralspeicher und einer beliebigen Anzahl von Peripheriegeräten (Magnetbandspeichern, Magnetplattenspeichern, Lochstreifen^ oder Lochkartengeräten, Drückern, Datenendstellen usw.) bestehen. Dieser Informationsaustausch erfolgt über die Koppler, von denen jedem Peripheriegerät einer zugeordnet ist.

Bei den beispielsweise aus der US-PS 35 59 187 bekannten Datenverarbeitungsanlagen mit Zentralspeicher, Prozessor und Peripheriegeräten mit Kopplern

steht der Zentralspeicher über ein Speicherleitwerk einerseits mit dem Prozessor und andererseits mit den Peripheriegeräten in Verbindung. Ein ähnliches System ist in der FR-PS 15 75 939 beschrieben, wo der Hauptspeicher einerseits mit dem Rechenwerk und andererseits über ein Ein- .und Ausgabesteuerwerk mit mehreren Datenendstellen verbunden ist.

Bei diesen uud ähnlichen Datenverarbeitungsanlagen muß der jedem Peripheriegerät zugeordnete Koppler (wie auch in der I. E. E. Conference Publication Nr. 55 ίο »Conference in Computer Science and Technology: 30 June—3 July 1969«, London 1969, erläutert ist), nach Art eines kleinen Computers ausgebildet sein, der in der Lage ist, selbständig gewisse Operationen durchzuführen, die für den Informationsaustausch zwischen π Peripheriegerät und Zentralspeicher notwendig oder zweckmäßig sind. Dies erfordert jedoch einen beträchtlichen Aufwand, der schlecht genutzt wird. Einerseits multipliziert sich jeder bei einem Koppler getroffene Aufwand mit der Anzahl der Koppler, die entsprechend der Anzahl der Peripheriegeräte sehr groß sein kann, und andererseits steht jeder Koppler für eine.i großen Teil der Zeit still, da er nur während eines Informationsaustausches mit dem betreffenden Peripheriegerät arbeitet und auch während dieser Arbeitszeit seine volle Arbeitskapazität nur selten eingesetzt wird. Dieser Sachverhalt steht auch im Widerspruch zu dem Bestreben, insbesondere bei entfernten Datenendstellen den Aufbau möglichst einfach und billig zu halten, selbst wenn dies auf Kosten eines beträchtlichen Mehrauf- fo wands in der zentralen Anlage geschieht.

Der Erfindung liegt die Aufgabe zugrunde, eine Datenverarbeitungsanlage cer eingangs angegebenen Art so auszubilden, daß die jedem Peripheriegerät zugeordneten Koppler einen einfachen und billigen Aufbau haben können, ohne daß dafür ein merklicher Mehraufwand in der zentralen Anlage entsteht.

Diese Aufgabe wird durch den Gegenstand des Anspruchs 1 gelöst.

Die Erfindung beruht auf dem Gedanken, die bei <to jedem Informationsaustausch zwischen Peripheriegerät und Zentralspeicher erforderliche Datenverarbeitung soweit wie möglich einem Prozessor zu übertragen, so daß der beim Peripheriegerät befindliche Koppler nur noch die Einrichtungen zu enthalten braucht, die für die örtliche Steuerung des Peripheriegeräts benötigt werden. Da der Prozessor ohnehin alle für diese Datenverarbeitung erforderlichen Einrichtungen enthält, können die Koppler onne Mehraufwand an anderer Stelle beträchtlich vereinfacht werden. Es >st lediglich erforderlich, in dem Prozessor für jede Art der mit ihm verbundenen Peripheriegeräte ein zusätzliches Kopplungs-Mikroprogramm zu speichern, das aufgerufen wird, wenn ein Informationsaustausch mit einem Peripheriegerät der betreffenden Art stattfinden soll.

Die Einfügung des Informationsaustausches mit den Peripheriegeräten in die allgemeine Unterbrechungssteuerung des Prozessors auf Grund der von den Kopplern gelieferten Bereitschaftssignale ergibt einen reibungs- und lückenlosen Betrieb ohne Wartezeiten und zugleich eine noch bessere Ausnutzung der kapazität jedes Prozessors.

Eine vorteilhafte Ausgestaltung der Erfindung besteht darin, daß der Prozessor eine Gruppe von Doppelcodierern enthält, von denen jeder durch das Aüsgängssigrial des Bercitschaffsausgangs eines der Koppler erregt wird und daraufhin zwei Adressencode' gruppen für den Mikroorogrammspeicher bzw. den Arbeitsspeicher erzeugt und daß eine Erzwingungs schaltung für die Eingabe der von den Doppelcodieireni gebildeten Codegruppen in die Adressenregister des Mikroprogrammspeichers bzw. des Arbeitsspeichers des Prozessors vorgesehen ist

In diesem Fall ist die Datenverarbeitungsaninge vorzugsweise so ausgebildet, daß die Erzwingungssc haltung nur beim Vorhandensein eines in dem Prozessor gebildeten, die Zulässigkeit einer Unterbrechung des laufenden Programms anzeigenden Freigabesignials entsperrt wird.

Eine zweckmäßige Weiterbildung der Erfindung besteht darin, daß jede Verbindung zwischen dem Bereitschaftsausgang eines Kopplers und dem entsprechenden Eingang des Doppelcodierers über eine Torschaltung geführt ist und daß eine Prioritätsbestimmungsschaltung alle von den Bereitschaftsausgängen abgegebenen Signale empfängt und an ihren Ausgängen selektiv mit den Steuereingängen c ' Torschaltun gen verbunden ist.

Eine weitere vorteilhafte Ausgestaltung der Datenverarbeitungsanlage nach der Erfindung besteht darin, daß die Bereitschaftsausgänge der Koppler direkt cder über dv Prioritätsbestimmungsschaltung mit einer Oder-Schaltung verbunden sind, deren Ausgang mit einem zusätzlichen Entsperrungssteuereingang der Erzwingungsschaltung verbunden ist, sowie mit e.ner Schaltung welche bewirkt, daß unmittelbar vor der Eingabe der von den Doppelcodierern erzeugten Adrcssencodegruppen in die Adressenregister wenigstens die in den Adressenregistern stehenden Codegruppen des unterbrochenen Programms an definierten Stellen der Speicher gespeichert werden.

Ein Ausführungsbeispie! der Erfindung wird nachstehend an Hand der Zeichnung erläutert, die ein Blockschaltbild eines Teils einer Datenverarbeitungsanlage nach der Erfindung zeigt.

In der Zeichnung ist ein Prozessor UT₁ dargestellt der einen Teil einer Datenverarbeitungsanlage bildet, die mel.rere Prozessoren ..., UT_h UT₁, UT_k,... enthält Zu der Datenverarbeitungsanlage gehört ferner ein Zentralspeicher MC, der mit den Prozessoren in zweiseitiger Verbindung für den Austausch von Befehlswön<;rn und Operandenwörtern entsprechend den Erfordernissen der jeweils durchgeführten Programme steht.

Dem Prozessor UT₁ sind mehrere Peripheriegenäte Po, Pi... P_n zugeordnet, die jeweils über einen zugehörigen Koppler C₀, C\... C_n in zweiseitiger Verbindung für den Austausch von Informationen mit dem Prozessor stehen. Der Prozessor enthält einen Mikroprogramm-Speicher MD, der Mik'oprogramme MP/ bis MP_q enthä¹'.. die in Zonen in diesem Speicher verteilt und durch ein Mikroprogrammadressenregister Γ wählbar sind. Dem Mikrt Programmspeicher MD ist ein Schreib-Lese-Register V zugeordnet. Der Prozessor enthält ferner einen Arbeitsspeicher MT, der in Arbeitszonen Zi bis Z_n, organisiert ist, die durch ein Arbeitszonenadressenregister / wählbar sind; er ist ferner mit einem Schreib-Lese-Register Uausgestattet, Mit dem Arbeitsspeicher MT ist ein Rechenwerk OP verbünden, z. B. elfl Addier-Subtrahier-Recfienwerk Unit Prüfeinrichtungen für Parltäts-, Überlauf- und sonstige Prüfungen.

Dieses Rechenwerk OP kann auch außerhalb des Arbeitsspeichers MTangeo- 'net sein. Der Arbeitsspeicher MT besteht aus allgemeinen Registern, d.h., (laß die Register in seinen verschiedenen Zonen keine festen Zuordnungen haben. Diese Zuordnungen erhalten sie

entsprechend dem im Mikrdprogrammspeicher MD gewählten Mikroprogramm, wodurch in einer Afbeitszone Z des Arbeitsspeichers Abgearbeitet wird, deren Adresse bei dieser Wahl bezeichnet wird. Entsprechend diesen Zuordnungen können Register des Arbeitsspeichers auch als Befehlsspeicher oder als Befehlszähler in jeder Speicherzöne Z verwendet werden. Es ist jedoch auch möglich, in dem Arbeitsspeicher Mf zwei Register MO und CO von vornherein für diese Funktionen Vorzusehen, die sie dann für jede Arbeit wenigstens in einem Teil der Zonen des Arbeitsspeichers /WTerfüllen.

Ein Register GT dient dazu, wenn nötig, den Inhalt des Mikroprogrammadressenregisters T vorübergehend aufzunehmen, und in gleicher Weise hüll ein Register GJ vorübergehend den Inhalt des Arbeitszonenadressenregisters / fest. Natürlich können hierfür zwei Register des Arbeitsspeichers MT verwendet werden, und weiteren Registern des Arbeitsspeichers kann die Speicherung weiterer Informationen einer Aufgabe zugeteilt werden, die in dem Prozessor zugunsten einer vorrangigen Aufgabe unterbrochen wurde; zu diesen festzuhaltenden Informationen der unterbrochenen Aufgabe gehört insbesondere der Inhalt des Schreib-Lese-Registers U des Arbeitsspeichers MT\m Augenblick der Unterbrechung.

Die Befehlswörter und Operanden werden einzeln in ein Pufferregister M eingegeben, das für den Zentralspeicher MC zugänglich ist. Das Pufferregister /Vf ist ein Schreib-Lese-Register des Zentralspeichers MC, das besonders für den Prozessor UT₁ vorgesehen ist. Jeder weitere Prozessor der Datenverarbeitungsanlage enthält ein Pufferregister gleicher Art. Um die Ergebnisse einer durch den Prozessor durchgeführten Arbeit in den Zentralspeicher MCeinzuschreiben, erhält das Pufferregister M einzeln die diese Ergebnisse darstellenden Informationswörter, die in Stellen des Zentralspeichers MC übertragen werden, deren Adressen in einem Zentralspeicheradressenregister S enthalten sind. In einem System mit mehreren Prozessoren und einem Zentralspeicher ist es sonst üblich, nur ein Schreib-Lese-Register nach Art des Registers M und nur ein AJicaseincgistci nach Alt des Registers S für den Zentralspeicher vorzusehen. Je nach den in dem System laufenden Aufgaben führt diese Maßnahme zu Wartezeiten für die Durchführung von Arbeiten in den Prozessoren, die sich nachteilig auf die Funktion und den Wirkungsgrad der Anlage auswirken. Ein in das Schreib-Lese-Register des Zentralspeichers eingegebener, für einen Prozessor, z. B. den Prozessor LfT₁ bestimmter Befehl muß in diesem Register den Abruf durch den Prozessor für seine Übernahme ubwarten, und während dieser Wartezeit kann der Zentralspeicher keinen anderen Prozessor bedienen. Andererseits muß für die Eingabe eines Arbeitsergebnisses eines Prozessors in den Zentralspeicher die gleichzeitige Verfügbarkeit des Schreib-Lese-Registers und des Adressenregisters des Zentralspeichers abgewartet werden. Die Anordnung der Register M und S in jedem Prozessor macht es möglich, daß das System ohne Warten auf die Verfügbarkeit des Zentnalspeichers weiterarbeiten kann und auch der Betrieb der Prozessoren optimal vergleichmäßigt wird. Wenn im Laufe der Durchführung einer Aufgabe ein Befehlswort oder ein Operandenwort in das Pufferregister M eines Prozessors eingegeben wird, kann, dieses Wort, ohne den Zentralspeicher zu blockieren warten, bis der Prozessor eine laufende Arbeit beendet hat, wenn die sofortige Auswertung dieses Wortes nicht notwendig ist Wenn die laufende Arbeit den Operanden benötigt, ruft ihn ein Mikrobefehl aus dem Pufferregister M ab. Wenn die laufende Arbeit beendet ist und der Prozessor die Freigabe dieser Aufgabe durchführt prüft ein Mikroprogramm den Inhalt des Pufferregistefs M, und wenn es sich nun um ein Befehlswort handelt, was normalerweise der Fall ist, wird die Durchführung dieses Befehls dadurch eingeleitet, daß er in der üblichen Weise zerlegt Wird. In diesem Befehl kann z. B. eine Adresse für Einordnung des Ergebnisses der Durchführung des Befehls in den Zentralspeicher MC enthalten sein, und diese Adresse wird für die Übertragung dieses Ergebnisses in den Zentralspeicher MC in das Register S eingegeben. Ganz allgemein ermöglicht die Anordnung der Register M und S in jedem Prozessor einen parallelen Betrieb der Prozessoren sowohl gegenüber dem Zentralspeicher MC als auch gegenüber der das System leitenden Zentraleinheit.

In der Zeichnung sind außerdem verschiedene Verbindungen angedeutet, die in üblicher Weise zwischen dem Mikroprogrammspeicher MD und dem Arbeitsspeicher MTzu deren funktioneller Zusammenarbeit bei der Durchführung der Mikrobefehle und der Mikroprogramme vor allem durch Übertragungen zwischen den Schreib-Lese-Registern V und /7 hergestellt werden können. Außerdem ist angedeutet, daß das Schreib-^l.ese-Register U des Arbeitsspeichers MT mn den Kopplern Gj bis C_n der Peripheriegeräte Po bis P_n verbunden ist.

Jeder Koppler eines Peripheriegeräts enthält nur die Organisation, die für die Steuerung des Auslesens und Eingehens von Daten in dem zugeordneten Peripheriegerät nötig ist; im Prozessor gespeicherte Kopplungsmikroprogramme erübrigen das Vorhandensein jeglicher Organisation zur Interpretation der Befehle in diesen Kopplern. Diese reduzierte Organisation umfaßt für Peripheriegeräte jeder Art die üblichen Anordnungen für die Synchronisation zwischen den Peripheriegeräten und den Prozessor und die normale Unterbrechungslogik. Bei Magnetband- und Lochstreifengeräten gehören dazu ferner die üblichen Pufferregister und im Faiie schneller Feripheriegerate, wie z. 5. rviagneipiatten- und Magnettrommelspeichern, die Operationen erfordern deren Durchführung so schnell erfolgen muß, daß sie nicht vom Prozessor übernommen werden kann, die für diese Operationen geeigneten Anordnungen, z. B. die Anordnungen zur Parallel-Serien-Umsetzung und Serien-Parallel-Umsetzung der in den Peripheriegeräten zu lesenden bzw. zu schreibenden Codegruppen. Die Wählschaltungen für die Stellen d^- zu schreibenden oder zu lesenden Wörter können ebenfalls in den Kopplern für Magnetplatten- und Magnettrommelspeicher enthalten sein, jedoch kann diese Wahl in den meisten Fällen durch ein Mikroprogramm und die direkte Steuerung des Kopplers des Peripheriegeräts vom Arbeitsspeicher MT aus erfolgen. Es ist hier nicht erforderlich, im einzelnen jeden Koppler für jede Art von Peripheriegerät zu beschreiben; es ist jedoch zu beachten, daß in üblicher Weise, wenn ein Peripheriegerät durch den Arbeitsspeicher MT aufgerufen worden ist und sein Koppler von diesem Arbeitsspeicher die erforderlichen Informationen erhalten hat und das Peripheriegerät in den Bereitschaftszustand für die Abgabe oder Aufnahme von Daten versetzt hat, dieser Koppler ein Signal abgibt, das einen derartigen Bereitschaftszustand anzeigt um dem Prozessor zu signalisieren, daß der gewünschte Austausch stattfinden kann. Diese Bereitschaftssignaie So bis S_n werden bei dem

dargestellten Beispiel jeweils an einem Bereitschaftsäusgang So, S\...S„ jedes Kopplers C₀, C\... C_n abgegeben. Solche Bereitschaftssignale sind üblich, doch werden sie in dem hier beschriebenen Prozessor in besonderer Weise verarbeitet, und sie ergeben eine spezifische Wirkung. Zu diesem Zweck Werden die Bercjtfjchaftssignale äo, s\...s„ einer besonderen, im folgenden erläuterten Einrichtung zugeführt.

Jedes der Bereitschaftssignale Sa bis s„ wird einem Öoppelcodierer K₀. K\ ... K_n zugeführt. Jeder· Doppelcodierer gibt, wenn er erregt wird, zwei Codegruppen /; und j, (7=1, 2 ... n) für die Vorbereitung der Adressenregister Tund /der Speicher MDund MTdes Prozessors ab. Da die Eingabe dieser Codegruppen in das Mikroprogrammadressenregister T bzw. in das Arbeitszonenadressenregister /eine laufende Arbeit im Prozessor aufschiebend unterbricht, werden sie diesen

A rlroDoonroniolorn itWör- ai η a T* i"7\uir%ctiinctccr*\ia\tttna

zugeführt, die durch Torschaltungen Γ/Und/i gebildet ist, die nur offen sind, wenn sie ein Freigabesignal ACQ erhalten, das das Ende der Durchführung eines Mikrobefehls in einem laufenden Mikroprogramm anzeigt und bei dem betrachteten Beispiel von dem Schreib-Lese-Register U des Arbeitsspeichers kommt Ein derartiges Freigabesignal steuert auch zugleich die vorübergehende Speicherung der Informationen der im Prozessor laufenden Aufgabe, d. h. in erster Linie die Eingabe der im Mikroprogrammadressenregister T stehenden Adresse in das Register GT über die Tor .'haltung B, und der im Arbeitszonenadressenregister / stehenden Adresse in das Register GJ über die Torschaltung B_t Außerdem wird durch das Freigabesignal die Aufbewahrung des Inhalts des Schreib-Lese-Registers U veranlaßt, beispielsweise in einem Register des Arbeitsspeichers MT, gegebenenfalls mit der Speicherung weiterer Informationen der unterbrochenen Aufgabe in solchen Registern. Für die Übertragung der von dem Doppelcodierer K, abgegebenen Codegruppen i,und j, wird an die Torschaltungen 7/und//das Bereitschaftssignal s/ des erregten Kopplers Q über eine Oder-Schaltung OU angelegt, deren Eingänge mit den Bereitschaftsausgängen So, Si ...S_n aller Koppler verbunden sind.

Diese Einrichtung bewirkt daher eine Unterbrechung bzw. einen Aufschub des Ablaufs des im Prozessor laufenden Mikroprogramms. Es kann aber vorkommen, daß eine derartige Unterbrechung beim Auftreten eines Bereitschaftssignals s am Ausgang eines Kopplers C selbst bei Freigabe eines Mikrobefehls unpassend ist Bei bestimmten Peripheriegeräten umfaßt der Informationsaustausch nämlich zwingend mehrere wiederholte Arbeitszyklen, die nicht unterbrochen werden können, (z.B. beim Austausch des Inhalts einer ganzen Speicherzone). Deshalb ist es zweckmäßig, daß in einem Prozessor mit Mehrfachkopplung von Peripheriegeräten eine Rangordnung für den Zugang der Peripheriegeräte zum Prozessor eingerichtet wird. Zu diesem Zweck sind die Bereitschaftsausgänge So bis S_n der Koppler Co bis C_n mit einer Prioritätsbestimmungsschaltung CH verbunden, deren Ausgänge Torschaltungen Ho bis H_n steuern, die zwischen die Bereitschaftsausgänge So bis S_n der Koppler und die entsprechenden Eingänge der Doppelcodierer K₀ bis K_n geschaltet sind. Die Ausgänge der Prioritätsbestimmungsschaltung CH sind dann mit den Eingängen der Oder-Schaltung OU verbunden. Die Prioritätsbestimmungsschaltung CH ist so ausgeführt, daß sie beim Auftreten von mehreren Bereitschaftssignalen 5 (von denen jedes nur dann verschwindet, wenn der Informationsaustausch mit dem zugehörigen Perl· pheriegerät beendet ist) jeweils nur einen einzigen ihrer Ausgänge erregt, und zwar den Ausgang der demjenigen Peripheriegerät zugeordnet istj das Von den ein Bereitschaftssignal s abgebenden Periphefiegeräten die höchste Priorität in der festgelegten Rangordnung hat. Die Prioritätsbestimmungsschaltung CH kann folgenden Aufbau haben: Für jeden Koppler mit Ausnahme des Kopplers mit der höchsten Priorität in der Rangordnung ist eine Torschaltung vorgesehen, und jede dieser Torschallungen wird durch die Erregung der Bereitschaftsausgänge der Koppler mit höherer Priorität in der Rangordnung gesperrt. Nimmt man beispielsweise an, daß die Rangordnung die der Indizes η bis 0 ist, dann sperrt das Bereitschaftssignal S_n sämtliche Torschaltungen, das Bereitschaftssignal s_n-\ sperrt die den Kopplern C_n-I bis Co zugeordneten Tnrcrhaltilnapn neu/ - >.. ·. — .._.. — .-ο - - · — — - - -

Zum besseren Verständnis des Aufbaus und der Funktion des beschriebenen Prozessors mit Mehrfachkopplung von Peripheriegeräten soll der Fall eines Informationsaustausches zwischen einem Peripheriegerät und dem Zentralspeicher /UCbetrachtet werden. Es sei angenommen, daß der Inhalt eines Sektors einer Magnetplatte in den Zentralspeicher MC eingegeben werden soll.

Für eine derartige Operation wird ein Befehl der vom Zentralspeicher MC kommt, in das Pufferregister M eingegeben, um in einer Speicherzone des Arbeitsspeichers MT zwei Übertragungsregister vorzubereiten, von denen eines einen Zählerstand erhält, welcher der Anzahl der Wörter entspricht, die von der Magnetplatte in den Zentralspeicher MC bei der in das andere Übertragungsregister eingegebenen Zentralspeicheradresse einzugeben sind. Diese beiden Daten sind in dem Befehl enthalten.

Wenn in dem Prozessor eine Arbeit läuft, wie dies normalerweise der Fall ist, wenn der Prozessor gut ausgenutzt ist, wartet der Befehl im Pufferregister M den Augenblick ab, in dem der Mikroprogrammspeicher MS ein Mikroprogramm oder einen Mikroprogrammabschnitt beendet, der eine Unterbrechung der laufenden Aufgabe ermöglicht. Der Befehl im Pufferregister M wird nun berücksichtigt, und im Mikroprogrammspeicher MD läuft ein Mikroprogramm zur Zerlegung dieses Befehls ab, das in einer Speicherzone Z des Arbeitsspeichers MT, die dem in dem Befehl bezeichneten Peripheriegerät zugeordnet ist, die beiden erwähnten Übertragungsregister einstellt Außerdem wird durch dieses Mikroprogramm z. B. die Adresse des von aem Informationsaustausch betroffenen Magnetplattensektor zu dem Register U und von da zu dem Koppler C dieses Peripheriegeräts übertragen. Diese Adresse könnte in dem im Pufferregister M gelesenen Befehl angegeben sein, doch ist sie in den meisten Fällen in einem zweiten Befehl enthalten, der vom Zentralspeicher MC kommt und von dem Prozessor nach der Vorbereitung abgerufen wird. Der Koppler, der diese Adresse erhalten hat, fährt mit der Vorbereitung der Übertragung fort, indem er die Adresse decodiert, den Sektor wählt und die Übertragung der abzulesenden Wörter in das Schreib-Lese-Register U vorbereitet Dabei wird angenommen, daß in dem Koppler die Einrichtung zur Decodierung der örtlichen Adresse und außerdem die Einrichtung zur Richtungssteuerung der Wörter des geforderten Informationsaustauschs beibehalten worden sind. Das am Bereitschaftsausgang S des Kopplers abgegebene Bereitschaftssignal s wird von

ίο

einem Komparator geliefert, der die dem Koppler zugeführte örtliche Adresse mit der Leseadresse der Magnetplatte vergleicht, Man könnte andererseits in Betracht ziehen, daß die Wahl des Sektors von eitlem durch die Mikrornaschine ausgeführten Mikroprogramm abhängt und daß das Bereitschaftssignal s abgegeben wird, \venn der Koppler für den Austausch bereit ist.

Wenn der Koppler demnach sein Bereitschaftssignal 5 abgibt und beispielsweise gegenüber einem anderen Koppler vorrangig ist, dessen Bereitschaftssignal s für eine laufende Arbeit an der Prioritätsbestimmungssclialtung CH anliegt, werden bei Freigabe von dem im Prozessor laufenden Mikrobefehl die Codegruppen t-, und ji, die von dem dem Koppler zugeordneten Doppelcodierer K angegeben werden, in die Adressenregister Tbzw. /gegeben, nachdem der vorherige Inhalt rl'tacar A Γΐι·ΛΡί·ο«ι"Λ#τί<·ίΛΐ" t*r\A siai* D ac F Anf I r>frt*»r«o ti«««*"·

K₁M j ^^^9^ι f \ ^j [ WtJt^ ^* III ^* ti I*J (W I LJ t f *i T ^J ^rf I 1 ^ W^ % ^^ ^* ( IfII ^Jf I I MlA If ^^f t\j 1>

der unterbrochenen Aufgabe gespeichert worden sind; zu diesem Zweck wird das von der Oder-Schaltung OU abgegebene Bereitschaftssignal s an eine weitere Torschaltung R angelegt, die durch das Freigabesignal ACQ geöffnet wird. In Abwandlung hiervon könnte die Speicherung dieser vorherigen Adressen und des Restes der Informationen durch einen besonderen Mikrobefehl sichergestellt werden, den das Bereitschaftssignal 5 durch einen zusätzlichen Codierer im Mikroprogrammspeicher MD abruft, wobei die Torschaltungen 7} und /,· dann nicht mehr von dem Bereitschaftssignal s selbst gesteuert werden, sondern von dem das Ende der Durchführung dieses Mikrobefehls anzeigenden Signal. Diese zusätzliche Torschaltung könnte die Torschaltung R sein, deren Ausgangssignal das Abrufen des genannten Mikrobefehls verursachen würde.

Wenn das Bereitschaftssignal s auf diese Weise vom Prozessor berücksichtigt worden ist, befindet sich die Adresse des Mikroprogramms im Mikroprogrammadressenregister T₁ und die Adresse der Arbeitszone Z befindet sich im Arbeitszonenadressenregister /. Das so abgerufene Mikroprogramm läuft nun entsprechend einem internen Prozeß, der nicht näher erläutert zu werden braucht, z. B. wie folgt ab: Lesen eines Wortes in dem Koppler, Eingabe dieses Wortes in den Zentralspeicher MC an der im Adressenregister S stehenden Adresse, Erhöhung dieser Adresse um eine Einheit und Verminderung des die Wortzahl angebenden Zähler^ Standes in dem durch den Anfangsbefehl Vorbereiteten Register, Lesen des nächsten Wortes in dem Koppler, Eingabe in den Zentralspeicher MC usw., bis zu der u j:~ λ _<■„

Am Ende der Durchführung sendet das Mikropro-2ö gramm über das Register U zu dem Koppler ein die Beendigung des Informationsaustausches anzeigendes Freigabesignal, und da dieser Koppler nun entaktiviert wird, verschwindet sein Bereitschaftssignal s. Das zuvor unterbrochene Kopplungsprogramm kann nun beispielsweise in dem Prozessor seine vorübergehend gespeicherten Informationen wieder übernehmen, die durch den letzten Befehl des durchgeführten Mikroprogramms automatisch wieder abgerufen werden: Die in den Registern GT und G/gespeicherten Codegruppen werden in die Adressenregister Tund / zurückgebracht usw.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Datenverarbeitungsanlage mit einem Zentralspeicher, wenigstens einem mit dem Zentralspeicher für den Austausch von Befehlswörtern und Operanden in zweiseitiger Verbindung stehenden Prozessor, der in Multi-Mikroprogrammierung organisiert ist und einen Mikroprogrammspeicher mit zugehörigem Mikroprogrammadressenregister sowie einen Arbeitsspeicher mit zugehörigem Arbeitszonenadressenregister enthält, wobei die beiden Speicher über ihre jeweiligen Schreib-Lese-Register in zweiseitiger Austauschverbindung stehen, und mit mehreren Peripheriegeräten, von denen jedes über einen zugehörigen Koppler in zweiseitiger Austauschverbindung mit dem Schreib-Lese-Register des Arbeitsspeichers des Prozessors steht, wobei jeder Κορμί .r einen Bereitschaftsausgang aufweist, an dem er ein den Zustand »austauschbereit« des entsprechenden Peripheriegeräts anzeigendes Signal abgibt, dadurch gekennzeichnet, daß der Mikroprogrammspeicher (MD) des Prozessors (UTj) Kopplungs-Mikroprcgramme enthält, welche die Befehle für die Vorbereitung und Durchführung des Datenaustauschs zwischen jedem Peripheriegerät und dem Prozessor ausführen, und jeder Koppler (C₀ bis C_n) nur die für die Steuerung der Entnahme und Eingabe der Daten bei dem zugehörigen Peripheriegerät (Po bis P_n) erforderliche Organisation enthält, und daß ferner durch die Erregung des Bereitschaftsausgangs {So bis l,„) eines Kopplers (G> bis C_n) eine Unterbrecnu.ig des laufenden Programms und die Durchführung t.nes für die Art des diesem Koppler zugeordneten Peripheriegeräts (P₀ bis P_n) spezifischen Kopplungs-Mikroprogramms ausgelöst wird.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß der Prozessor [LJT₁) eine Gruppe von Doppelcodierern (Kn bis K_n) enthält, von denen jeder durch das Ausgangssignal (5ό bis S_n) des Bereitschaftsausgangs (5b bis S_n) eines der Koppler (G bis C_n) erregt wird und daraufhin zwei Adressencodegruppen (t*j) für den Mikroprogrammspeicher (MD) bzw. den Arbeitsspeicher (MT) erzeugt, und daß eine Erzwingungsschaltung (T„ I,)tür die Eingabe der von den Doppelcodierern gebildeten Codegruppen (f. j) in die Adressenregister (T. J) des Mikroprogrammspeichers (MD) bzw. des Arbeitsspeichers (MT) des Prozessors vorgesehen ist.

3. Datenverarbeitungsanlage nach Anspruch 2, dadurch gekennzeichnet, daß die Erzwingungsschaltung (Γ, /,) nur beim Vorhandensein eines in dem Prozessor gebildeten, die Zulässigkeit einer Unterbrechung des laufenden Programms anzeigenden Freigabesignals (ACQ)entsperrt wird.

4. Datenverarbeitungsanlage nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß jede Verbindung zwischen dem Bereitschaftsausgang (So bis S_n) eines Kopplers (Ca bis C_n) und dem entsprechenden Eingang des Doppelcodierefs (K₀ bis K_n) über eine Torschaltung (M₀ bis H_n) geführt ist und daß eine Prioritätsbestimmungsschaltung (CH) alle von den Bereitschaftsausgängen (S₀ bis S_n) abgegebenen Signale empfängt und an ihren Ausgängen selektiv mit den Steuer eingängen der Torschältungen (H₀ bis H_n) verbunden ist

5. Datenverarbeitungsanlage nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Bereitschaftsausgänge (So bis S_n) der Koppler (Qj bis C₁J direkt oder über die Prioritätsbestimmungsschaltung (CH)mh einer Oder-Schaltung (OLJ) verbunden sind, deren Ausgang mit einem zusätzlichen Entsperrungssteuereingang der Erzwingunqsschaltung (Ti, J₁) verbunden ist, sov/ie mit einer Schaltung (R), weiche bewirkt, daß unmittelbar vor der Eingabe der von den Doppelcodierern (Ka bis K_n) erzeugten Adressencodegruppen in die Adressenregister (T, J) wenigstens die in den Adressenregistern (T, J) stehenden Codegruppen des unterbrochenen Programms an definierten Stellen (GT, JT) der Speicher (MD, MT) gespeichert werden.