DE2221926A1 - Prozessor mit Mehrfachkopplung von Periphergeraeten - Google Patents
Prozessor mit Mehrfachkopplung von PeriphergeraetenInfo
- Publication number
- DE2221926A1 DE2221926A1 DE19722221926 DE2221926A DE2221926A1 DE 2221926 A1 DE2221926 A1 DE 2221926A1 DE 19722221926 DE19722221926 DE 19722221926 DE 2221926 A DE2221926 A DE 2221926A DE 2221926 A1 DE2221926 A1 DE 2221926A1
- Authority
- DE
- Germany
- Prior art keywords
- processor
- memory
- micromachine
- peripheral device
- exchange
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
COMPAGNIE JNTSRlTATIOIiALE " pour 1 · INPORMATIQUE
68 Route de Versailles
78, Louveoiennes /Frankreich
Unser Zeichen: C 2908
Prozessor mit Mehrfachkopplung von Peripher-
geräten
Die Erfindung betrifft das Problem der Mehrfachkopplung von Periphergeräten in den Datenprozessoren, die das enthalten,
was als"Mikromaschine" angesehen werden kann, d.h. die Kombination
aus:
einem Steuerspeicher, der Mikroprogramme enthält, von dem Mikrobefehle abgerufen werden können, deren Aufgabe es ist,
die Punktion eines von einem externen Organ kommenden Befehls zu zerlegen, das Teil der Umgebung der Mikromaschine
ist,
einem Arbeitsspeicher, der aus mehreren Registern besteht, die fast alle zur FunktionsZuordnung entsprechend den Erfordernissen der Mikrobefehle des Steuerspeichers allge-
209847/1107
mein verwendbar sind: Übertragungs- und Arbeitsregister
mit Zuordnung zu der Mikromaschine und ihrer Umgebung,
Akkumulatoren und Basisregister, Befehlsspeicher, wobei die Arbeitsregister mit Zuordnung zu den Periphergeräten
die Mikromaschine bedienen, und weitere Funktionen zur Durchführung der Mikroprogramme und der Verbindungen
zwischen der Mikromaschine und ihrer Umgebung,
einem Rechenwerk, meist nur einem einfachen Addier-Subtrahierrechenwerk
mit verschiedenen Prüfelementen, das vorzugsweise zwischen die Arbeitsspeicherregister
und sein Schreib-Lese-Register geschaltet ist,
Einrichtungen; zum Austausch zwischen dem Steuerspeicher und dem Arbeitsspeicher und zwischen diesen Speichern
und wenigstens einem externen Organ der Umgebung der Mikromaschine, und
Einrichtungen zur Verbindung und zum Austausch zwischen der Mikromaschine und den verschiedenen Periphergeräten,
die ihr zur Bedienung zugeordnet sind.
Das oben erwähnte externe Organ besteht im wesentlichen aus einem Speicher, der in der Lage ist, Wort für Wort
Befehle und Operanden an die Mikromaschine zur Durchführung von Programmen, die durch die Umgebung verwaltet
werden, zu geben. Dieser Speicher kann ein allgemeiner Speicher mit einer Recheneinheit sein, dem der Prozessor
zur Bildung eines Systems mit ihm zugeordnet wird, oder er kann ein Zentralspeicher eines Systems sein, das
mehrere Prozessoren umfasst, von denen wenigstens einer eine Recheneinheit enthält. In der folgenden Beschreibung
wird das externe Organ, das einen Teil der Umgebung dar-
209 8 4-77 1 107
stellt, mit dem der Prozessor ein System bildet, als .
"Zentralspeicher" bezeichnet.
Üblicherweise wird der Zugriff zu einem Periphergerät über eine Verbindungseinheit bzw. einen Koppler ausserhalb des
Systems, das er bedient, sichergestellt, der von dem System empfangene Befehle durchführt. Diese Befehle können einfach
sein und z.B. den Austausch eines einzigen Wortes betreffen, können jedoch auch komplizierter sein und z.B. auch den Austausch
des Inhalts einer Speicherzone betreffen, deren Länge im Laufe der Operation dynamisch bestimmt wird. Jede Verbindungseinheit
weist daher üblicherweise ausser einer direkt zu der Art des Periphergerätes in Beziehung stehenden Einrichtung
eine Einrichtung zur Durchführung von Programmen auf, die durch derartige Befehle bestimmt werden, obgleich
sie von den Periphergeräten unabhängig sind, was ihre systeminterne Punktion anbelangt.
Der Erfindung liegt die Aufgäbe zugrunde, eine Einrichtung
des Prozessors vorzusehen, die durch den Betrieb seiner Milcroraas chine die besonderen Kopplungs funkt ionen der
Periphergeräte, die ihn bedienen, und zwar aufgrund einer
erhöhten Ausnutzung der Mikromaschine, also einen erhöhten
Wirkungsgrad des Prozessors und ausserdem eine Reduzierung des Aufbaus eines jeden Kopplers auf nur die Einrichtung
zur Steuerung der Funktion des Periphergeräts sicherstellt.
Gelöst wird diese Aufgabe gemäss der Erfindung dadurch,
dass er Einrichtungen enthält, die zur Durchführung jeder besonderen Kopplung eines Periphergeräts geeignet sind, ·
f ü r einen Austausch von Wörtern zwischen diesem Peripher-
2 0 9 8 4-7 / 1 1 0 7
gerät und dem Zentralspeicher sicherzustellen ist, wobei die Einrichtung des Kopplers dieses Periphergerätsauf
die Elemente beschränkt ist, die zur örtlichen Steuerung des Periphergeräts und seiner Verbindung mit der
Mikromaschine des Prozessors dienen.
Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der anliegenden Zeichnung erläutert, die ein
Blockschaltbild des Prozessors getnäss der Erfindung zeigt.
20984 7/1107
Das Ausführungsbeispiel, weist einen Prozessor UTj auf, der
einen Teil eines Systems mit»mehreren Prozessoren ··«, UTi, UTj, UTk, ... bildet, die von einem Zentralspeicher (MC)
bedient werden, der ihnen einzeln Wortbefehle und Wortoperanden entsprechend den Erfordernissen wenigstens eines
Programms zuführen kann, das durch eine nicht gezeigte Zentral- oder Recheneinheit durchgeführt wird, die in
einem der Prozessoren enthalten sein oder ausserhalb der
Prozessoren ein Leitwerk bilden kann.
Der Prozessor UTj ist durch seine Mikromaschine dargestellt,
und die Periphergeräte, die den Prozessor bedienen, den gemäss der Erfindung die Mikromaschine des
Prozessors bedienen muss, sind teilweise von PO bis PN gezeigt, wobei jedes seinem Koppler CO bis CN zugeordnet
ist. Die Mikromaschine weist einen Steuerspeicher (MD),
der Mikroprogramme MPl'bis MPq enthält, die in Zonen in
diesem Speicher verteilt und ausgehend vom Adressenregister T der Mikroprogramme wählbar sind. Mit V ist
das Leseregister des Speichers (MD) der Mikroprogramme bezeichnet. Der Arbeitsspeicher (MT) der Mikromaschine
ist in Speicherzonen Zl bis Zm organisiert, die ausgehend vom Adressenregister J wählbar sind, und ist mit
seinem Schreib-Lese-Register U ausgestattet. Mit OP ist ein Rechenwerk, z.B. ein Addier-Subtrahier-Rechenwerk
und für Paritäts-, Überlauf- und dgl. Prüfungen eingebaute Prüfeinrichtungen bezeichnet. Dieses Rechenwerk
kann auch ausserhalb des Speichers (MT) angeordnet sein. Der Speicher (MT) besteht aus allgemeinen Registern, d.h.,
dass in seinen verschiedenen Zonen die Register keine eigenen Zuordnungen haben. Diese Zuordnungen erhalten sie
209847/1107
entsprechend dem in (MD) gewählten Mikroprogramm, um in
einer Speicherzone Z von (MT) zu arbeiten, deren Adresse bei dieser Wahl bezeichnet wird. Unter diesen Zuordnungen
können diese Register als Befehlsspeicher oder als Befehlszähler· in jeder Speicherzone Z verwendet werden. Dennoch
sind in (MT) zwei Register MO und CO von vornherein für diese Funktionen vorgesehen,' die sie für jede
Arbeit wenigstens im Abschnitt der Zonen Z von (MT) erfüllen.
GT ist ein Register zur Speicherung, wenn nötig, des . Inhalts des Adressenregisters T und in gleicher Weise GJ
ein Register zur eventuellen Speicherung des Inhalts des Adressenregisters J. Diese könnten zwei Register des
Speichers (MT) sein und es könnten weitere Register für die Speicherung weiterer Daten des Kontext bzw. Inhalts
einer Aufgabe zugeordnet werden, die in der Mikromaschine
zu Gunsten einer gegenüber der laufenden vorrangigen Aufgabe
unterbrochen wurde, wobei der Kontext tatsächlich und insbesondere den Inhalt des Registers U des Speichers
(MT) im Augenblick einer derartigen Unterbrechung enthält,
Die Wortbefehle und Operanden werden einzeln in das Register
M gegeben, das für den Zentralspeicher (MC) zugänglich ist. Das Register M ist ein Schreib-Lese-Register
des Speichers (MC), das besonders für den Prozessor UTj vorgesehen ist. Jeder weitere Prozessor des Systems enthält
gemäss einer bevorzugten Ausführungsform der Erfindung
ebenfalls ein Register dieser Art. Zum Schreiben im Speicher (MC) der Ergebnisse einer durch den Prozessor
durchgeführten Arbeit erhält das Register M einzeln die
09 8 47/1107
Wörter. "Ergebnisse", die in den Speicher (MC) mit Adr.essen
übertragen werden, die nun in einem Adressenwahlregister S
in (MC) enthalten sind. In einem System mit mehreren Prozessoren und einem Zentralspeicher ist es üblich, nur ein
Register der Art M und ein Register der Art S für den Zentralspeicher vorzusehen. Entsprechend den in dem System
laufenden Aufgaben führt diese Anordnung zu Wartezeiten für die Durchführung von Arbeiten in den Prozessoren, die
sich nachteilig auf die Funktion und den Wirkungsgrad der Anlage auswirken: Ein in das Register der Art M des
Zentralspeichers zur Bestimmung eines Prozessors, z.B. UTj eingegebenen Befehls muss in diesem Register einen
Abruf des Prozessors für seine Übernahme abwarten und während dieser Wartezeit kann der Zentralspeicher keinen
anderen Prozessor bedienen. Andererseits muss die Einordnung eines Arbeitsergebnxsses eines Prozessors in den
Zentralspeicher zugleich die Verfügbarkeit der Register M und S des Zentralspeichers abwarten. Die Anordnung von
Registern M und S in jedem Prozessor ermöglicht es der Zentraleinheit des Systems,während des unzweckmässigen
Wartens auf die Verfügbarkeit des Zentralspeichers weiterzuarbeiten und ermöglicht es auch, dass die Arbeiten der
Prozessoren am besten geregelt werden. Wenn im Laufe der Durchführung einer Aufgabe ein Wort, ein Befehl oder ein
Operand in M in ein derartiges "Puffer"-Register eines
Prozessors gegeben wird, kann dieses Wort, ohne den Zentralspeicher zu blockieren, warten, bis der Prozessor
eine laufende Arbeit beendet hat, wenn die sofortige Auswertung dieses Wortes nicht notwendig ist. Wenn die laufende
Arbeit den Operanden benötigt, ruft ihn ein Mikrobefehl von M ab. Wenn die laufende Arbeit beendet ist und die Mikro-
209 8 4-7/1 107
maschine die Befreiung von dieser Aufgabe durchführt, prüft, ein Mikroprogramm den Inhalt von M und, wenn es
sich nun normalerweise um einen Wortbefehl handelt, sichert die Mikromaschine die Durchführung dieses Befehls
durch seine Zerlegung für die Arbeit, für die er in M eingegeben wurde. In diesem Befehl kann z.B. eine -Adresse
zur Einordnung in den Speicher (MC) des Ergebnisses der Durchführung des Befehls auftreten und diese Adresse
wird in S für die Übertragung dieses Ergebnisses in (MC) eingegeben. Im allgemeinen kann gesagt werden, dass die
Anordnung der Register M und S in jedem Prozessor eine para'llele Arbeit der Prozessoren gegenüber dem Zentralspeicher
(MC) ebenso wie der das System leitenden Zentraleinheit ermöglicht.
In der Zeichnung sind ausserdetn in üblicher Weise verschiedene
Verbindungen angegeben, die zwischen Steuer- und Arbeitsspeichern (MD), (MT)zu deren funktioneller
Zusammenarbeit bei der Durchführung der Mikrobefehle und der Mikroprogramme, vor allem durch Übertragungen zwischen
den Registern V und U hergestellt werden können. Ausserdem
ist in üblicher Weise angegeben, dass das Register U des Speichers (MT) mit den Kopplern Co bis Cn der Periphergeräte
Po bis Pn verbunden war.
Jeder Koppler eines Periphergerätes hat in einem gemäss
der Erfindung ausgebildeten Prozessor nur eine verminderte Einrichtung, die für die Steuerung des Auslesens und Eingebens
von Daten in den Periphergeräten geeignet ist, wobei die Kopplungsmikroprogramme die Beseitigung jeder Einrichtung
zur Interpretation der Befehle in diesen Kopplern ermöglicht. Diese reduzierte Einrichtung umfasst für die
209847/1107
Periphergeräte jeder Art die zweckmässigen und normalen
Elemente der Synchronisation* zwischen den Periphergeräten und der Mikromaschine .und die normale Unterbrechungs- .
logik. Sie umfasst auch für die Bänder und Streifen das übliche Pufferregister und im Falle schneller Periphergeräte,
wie z.B. Magnetscheiben bzw. -trommeln, die. Operationen erfordern, deren Durchführung sehr schnell
erfolgen muss, um durch die Mikromaschine übernommen werden zu können, die für diese Operationen geeigneten
Elemente, wie z.B. die Elemente zur Perallel-Serien-Umsetzung
und Serien-Parallel-Umsetzung der in den · Periphergeräten zu lesenden bzw. zu schreibenden Codes.
Die Kreise für die Wahl der Stellen der zu schreibenden oder zu lesenden Wörter können ebenfalls in den reduzierten
Kopplern für Scheiben und Trommeln enthalten sein. Meistens kann diese Wahl durch ein Mikroprogramm und
die direkte Steuerung des Kopplers des Periphergeräts ausgehend von (MT) verwirklicht werden. Für die Verwirklichung
der Erfindung in der Praxis ist es nicht erforderlich, im einzelnen jeden reduzierten Koppler für jede Art
von Periphergerät zu beschreiben, es ist jedoch zu beachten, dass in üblicher Weise, wenn ein Periphergerät
durch den Speicher (MT) abgerufen wurde und sein Koppler von diesem Speicher die erforderlichen Informationen hat
und das Periphergerät in den Zustand der Abgabe oder Aufnahme von Daten versetzt hat, dieser Koppler ein Signal
abgibt, das einen derartigen Zustand anzeigt, um dem Prozessor zu signalieren, dass der gewünschte Austausch
stattfinden kann. Derartige Signale,so bis sn bei dem dargestellten
Beispiel, sind üblich, jedoch sind ihre Wirkungen und ihre Verarbeitung In dem Prozessor gemäas der Er-
209847/1 107
.findung spezifisch und daher werden diese Signale auf
eine besondere, im folgenden erläuterte Einrichtung gegeben.
Jedes der Signale so bis sn wird auf einen Codierer Ko
bis Kn gegeben und jeder Codierer gibt, wenn er erregt wird, zwei Codes Ti und Ji für die Vorbereitung der
Adressenregister T und J der Speicher (MD) und (MT) der Mikromaschine ab. Da das Eingreifen dieser Codes in T
und J eine laufende Arbeit in der Mikromaschine aufschiebend
unterbricht, werden sie zu den Adressenregistern nur über Gatter mit der gleichen Bezeichnung Ti
und Ji geleitet, die nur offen sind, wenn sie ein Freigabesignal ACO erhalten, das das Ende der Durchführung
eines Mikrobefehls in einem laufenden Mikroprogramm anzeigt, der bei dem betrachteten Beispiel von dem Register
U kommt. Ein derartiges Freigabesignal steuert auch zugleich die Einordnung des Kontext der laufenden Aufgabe
in der Mikromaschine, d.h. in erster Linie die Einspeicherung der in T vorhandenen Adresse in das Register
GT über das Gatter gt und der in J vorhandenen Adresse in das Register GJ über das Gatter gj. Ausserdem wird
die Einspeicherung des Inhalts von U bei Auftreten der Freigabe z.B. in dem Register von (MT) gegebenenfalls
mit weiteren Daten des Kontext in diesen Registern sichergestellt. Für das Lesen der Aufgaben der Codierer
K erhalten die Gatter Ti und Ji das Signal s, das von dem Koppler über ein ODER-Glied OU für alle Signale so
bis sn kommt.
209847/1107
5221926
Diese Einrichtung bewirkt daher eine Unterbrechung bzw.
Verschiebung des Ablaufs des laufenden Mikroprogramms
in der Mikromaschine. Eine derartige Unterbrechung ist beim Auftreten eines Signals s am Ausgang eines Kopplers
C selbst bei Freigabe eines Mikrobefehls unzweckmässig. Für bestimmte Periphergeräte umfasst der Austausch
zwingend mehrere wiederholte Arbeitszyklen (Austausch des Inhalts einer Speicherzone z.B.), die nicht unterbrochen
werden können* Deshalb ist es zweckmässig, dass in einem Prozessor mit Mehrfachkopplung der Peripher*-
geräte getnäss der Erfindung eine Zugriffsrangordnung
der Periphergeräte zu der Mikroraaschine eingerichtet
wird. Zu diesem Zweck werden die Ausgaben so bis sn der Koppler Co bis Cn gemeinsam auf einen Rangordnungssteuerkreis
CH gegeben, dessen Ausgänge Gatter HO bis HN steuern» die zwischen die Ausgänge der Signale so .
bis sn der Koppler und die entsprechenden Eingänge der Codierer Ko bis Kn geschaltet sind. Die Ausgänge des
Kreises CH sind daher mit den Eingängen des ODER-Glieds OU verbunden. Der Kreis CH ist angeordnet, damit, wenn
zwei Signale s auftreten, wobei jedes Signal s nur verschwindet, wenn der Austausch für sein Periphergerät
beendet ist (oder in einem Einheitsspeicher in CH bis zu dem Ende des Austausche gespeichert wird) ein einziger
dieser Ausgänge aktiviert wird, der dem aktivierten Eingang
des höchsten Grades der zuvor zwischen den Periphergeräten gebildeten Rangordnung entspricht. Der Aufbau
eines derartigen Kreises CH ist wie folgt: Er weist so viele Gatter wie Ausgänge s der Koppler weniger einem,
dem mit der höchsten Priorität in der Rangordnung auf, und diese Gatter werden durch die Aktivierung der Aus-
209 8*7/1107
gänge s der Koppler der höchsten Priorität in der Rangordnung
gesperrt. Nimmt man beispielsweise an, dass die Rangordnung die der Indizes sn bis so ist, dann sperrt
das Ausgangssignal sn, wenn es "wahr" ist, alle anderen
Gatter, das von s(n-i), wenn es "wahr" ist, sperrt die den Ausgängen s(n-2) bis so zugeordneten Gatter usw.
Um die Einrichtung und Funktion des Prozessors mit Mehrfachkopplung
der Periphergeräte gemäss der Erfindung weiter zu erläutern, wird b-ei dem dargestellten Beispiel
der Fall eines Austausche zwischen einem Periphergerät, z.B. einer Magnetscheibe, von dem das System einen Sektor
lesen will, der für die Einordnung des Inhalts dieses Sektors in den Zentralspeicher (MC) bestimmt ist, und
dem Zentralspeicher betrachtet.
Für eine derartige Operation wird ein Befehl, der von (MC) kommt, in M eingegeben, um in einer Speicherzone von (MT)
zwei Übertragungsregister durch eine Zählung der von der Scheibe mit einer Einordnungsadresse in (MC) nach (MC) zu
tibertragenden Wörter vorzubereiten. Diese beiden Daten sind in dem Befehl enthalten.
Wenn in dem Prozessor.eine Arbeit . läuft , wie dies normalerweise
der Fall ist, wenn der Prozessor in dem System gut ausgenützt ist, zu dem er gehört, wartet der Befehl in M
den Augenblick ab, in dem der Befehlsspeicher (MD) ein Mikroprogramm oder einen Teil des Mikroprogramms MP beendet,
der eine Unterbrechung der laufenden Aufgabe ermöglicht. Der Befehl in M wird nun berücksichtigt und in (MD) läuft ein
Mikroprogramm zur Zerlegung dieses Befehls ab, das in einer
2098 47/1107
Speicherzone Z von (MT), die dem Periphergerät zugeordnet
ist, das in dem Befehl bezeichnet ist, die .beiden erwähnten
Register vorbereitet. Ausserdem wird durch dieses Mikroprogramm z.B. die Adresse des Scheibensektors, die
den Austausch betrifft, zu dem Register U und folglich zu dem Koppler C dieses Periphergeräts übertragen. Diese
Adresse könnte in dem in M gelesenen Befehl bestimmt sein, oft ist sie jedoch in einem zweiten Befehl, der
von (MC) kommt und von dem Prozessor nach ,der Vorbereitung
abgerufen wird. Der Koppler, der diese Adresse erhalten hat, fährt mit der Vorbereitung der Übertragung fort,
indem er sie decodiert, den Wähler wählt und die Übertragung zu dem Register U der Wörter vorbereitet, die
dort gelesen werden sollen. In diesem Falle nimmt man an, dass der Koppler die -'Einrichtung zur Decodierung der
örtlichen Adresse* und ausserdem die Einrichtung zur Richtungssteuerung
der Wörter des geforderten Austausche beibehalten hat. Das Signal, das"er an seinem Ausgang s abgibt,
wird nun, durch den Ausgang "wahr" eines Komparators des Codes der örtlichen Adresse, auf den Koppler mit der
Adresse zum Lesen der Scheibe gegeben. Man könnte andererseits in Betracht ziehen, dass die Wahl des Sektors· von
einem durch die Mikromaschine ausgeführten Mikroprogramm abhängt, und dass das Signal s abgegeben wird, wenn der
Koppler für den Austausch bereit ist, wobei örtliche Verzweigungen für das erforderliche Lesen geprüft werden.
Wenn der Koppler demnach sein Signal s abgibt und gegenüber dem vorrangig ist, der ein Signal s der laufenden
Arbeit im Kreis CH hat, werden bei Befreiung von dem laufenden Mikrobefehl in der Mikromaschine die Codes Ti
209 847/1107
und Si, die durch, den dem Koppler entsprechenden Codierer
K bestimmt werden, in die Adressenregister T bzw. J gegeben, nachdem der vorherige Inhalt dieser Adressenregister
und der Rest des Kontext der unterbrochenen Aufgabe gespeichert wurde, wobei das Signal s, das von
dem ODER-Glied OTJ abgegeben wird, zu diesem Zweck auf ein zusätzliches Gatter R gegeben wird, das durch das Freigabesignal
ACQ geöffnet wird. In Abwandlung hiervon könnte die Speicherung dieser vorherigen Adressen und des Restes
des Kontext durch einen besonderen Mikrobefehl sichergestellt werden, den das Signal s durch einen zusätzlichen
Codierer%im Steuerspeicher (MD) abruft, wobei die Gatter
Ti und Ji nun nicht mehr von dem Signal s selbst gesteuert werden, sondern von dem Signal des Endes der Durchführung
dieses Mikrobefehls (dieses zusätzliche Gatter könnte das Gatter R sein, dessen Ausgang das Abrufen des genannten
Mikrobefehls hervorrufen würde).
Wenn das Signal s auf diese Weise durch die Mikromaschine berücksichtigt wurde, befindet sich der Adressencode MP
des Mikroprogramms in T und der Adressencode des Blocks des Registers Z befindet sich in J. Das so abgerufene
Mikroprogramm läuft nun entsprechend einem internen Prozess, der nicht näher erläutert zu werden braucht, z.B.
wie folgt ab: Lesen eines Wortes in dem Koppler, Einordnen im Speicher (MC) an der Einordnungsadresse S, Weiterleiten
dieser Adresse, Erhöhung dieser Adresse um eine Einheit und "Verminderung um eine Einheit der Zählung der Wörter in
dem durch den Anfangsbefehl vorbereiteten Register, Lesen eines Wortes in dem Koppler und Einordnung in (MC) usw.
bis zur Zählung der Wörter, die durch die Vorbereitung
2 "09847/1 107
vorgesehen ist. Am Ende der Durchführung sendet das Mikroprogramm
über das Register U zu dem Koppler ein Freigabebzw. Durchftihrungs signal des Austausche und da dieser
Koppler nun entaktiviert wird, entfällt sein Signal s. Das Kopplungsprogramm, das unterbrochen wurde, kann nun
z.B. in dem Mikroprogramm die Daten seines Kontext wieder aufnehmen, die durch den letzten Befehl des durchgeführten
Mikroprogramms automatisch wieder abgerufen werden: Die in GT und GJ gespeicherten Codes werden nach T und J
abgerufen usw.
209847/1107
Claims (1)
- P a t en t an sprii c h eProzessor mit, Mehrfachkopplung von Periphergeräten für eine Datenverarbeitungsanlage mit einem Zentralspeicher, der an den Prozessor einzeln Wortbefehle und Operanden abgeben und von dem Prozessor einzeln die Wörter empfangen kann, die sich aufgrund der mit diesen Wortbefehlen und Operanden durch eine Mikromaschine durchgeführten Arbeit ergeben, die er enthält und die einen Steuerspeicher aufweist, in dem die Mikroprogramme der Mikrobefehle eingeordnet sind, sowie einen Arbeitsspeicher, der in Zonen allgemeiner Register unterteilt ist, deren Zuordnungen durch die Mikroprogramme bei deren Durchführung bestimmt werden, dadurch gekennzeichnet, dass er Einrichtungen enthält, die zur Durchführung jeder besonderen Kopplung eines Periphergeräts geeignet sind, die für einen Austausch von Wörtern zwischen diesem Periphergerät und dem Zentralspeicher sicherzustellen ist, wobei die Einrichtung des Kopplers dieses Periphergerätsauf die Elemente beschränkt ist, die zur örtlichen Steuerung des Periphergeräts und seiner Verbindung mit der Mikromaschine des Prozessors dienen.2. Prozessor nach Anspruch 1, dadurch gekennzeichnet, dass diese Einrichtungen eine Übergewicht-Logik in den Adressenregistern des Steuerspeichers und des Arbeitsspeichers der Mikromaschine für die jeweiligen Adre'ssencodes eines Austauschmikroprogramms und einer Arbeitszone des Mikroprogramms für diesen Austausch und die20984771 107Logik durch ein Signal aktivierende Mittel aufweisen, das von einem Koppler eineis Periphergeräts kommt und anzeigt, dass infolge eines Abrufs eines Austausche, der durch die Mikromaschine zu dem Periphergerät adressiert ist, das Periphergerät zur Durchführung des Austauschs bereit ist.3· Prozessor nach Anspruch 2, gekennzeichnet durch eine Rangordnungseinrichtung des Kontext einer jeden in der Mikromaschine bei der Aktivierung der Übergewicht-Logik unterbrochenen Aufgabe.k. Prozessor nach Anspruch 3» dadurch gekennzeichnet, dass die Adressencodes der Übergewicht-Logik beim Auftreten eines derartigen Signals von den Codierern, deren Anzahl von Paaren gleich der der Pheriphergeräte ist, über Gatter abgeleitet werden, die bei Durchführung eines jeden Mikrobefehls der laufenden Aufgabe in der Mikromaschine geöffnet werden.5· Prozessor nach Anspruch ht dadurch gekennzeichnet, dass zwischen die Leseeingänge der Codierer durch die von den Kopplern kommenden Signale Gatter geschaltet werden, von denen jedes durch einen Ausgang eines Kreises zur Bestimmung der höchsten Priorität der Periphergeräte gesteuert wird, die die Signale der Koppler verarbeiten, wobei die Ausgänge des Kreises zur Steuerung der Übergewicht-Logik und der Einrichtung zur Einordnung des Kontext der unterbrochenen Aufgabe verbunden sind.209847/11076. Prozessor nach Anspruch 1, dadurch gekennzeichnet, dass zur Durchführung der Austauschvorgänge zwischen dem Zentralspeicher und den Periphergeräten ein Pufferregister des von dem Zentralspeicher kommenden Wortes oder in diesem einzuordnenden und ein Pufferregister der Adresse zum Einordnen und Abrufen in dem Zentralspeicher vorgesehen sind.7. Datenverarbeitungsanlage mit einem Zentralspeicher und mehreren Prozessoren mit Mehrfachkopplung von Periphergeräten, von denen jeder eine Mikromaschine aufweist, dadurch gekennzeichnet, dass jeder Prozessor Einrichtungen aufweist, die zur Durchführung jeder besonderen Kopplungsfunktion eines jeden der Periphergeräte mit dem Zentralspeicher durch die Mikromaschine geeignet sind, wobei jeder Koppler eines Periphergerätes auf die Elemente beschränkt ist, die zur örtlichen Steuerung seines Periphergeräts dienen, und ein Pufferregister• des Wortes, das von dem Zentralspeicher kommt oder in diesem einzuordnen ist, und ein Pufferregister der Adresse zur Einordnung und zum Abrufen der Wörter in dem Zentralspeicher aufweist.209847/1107
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR717116498A FR2136845B1 (de) | 1971-05-07 | 1971-05-07 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2221926A1 true DE2221926A1 (de) | 1972-11-16 |
DE2221926B2 DE2221926B2 (de) | 1974-09-05 |
DE2221926C3 DE2221926C3 (de) | 1981-01-15 |
Family
ID=9076592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2221926A Expired DE2221926C3 (de) | 1971-05-07 | 1972-05-04 | Datenverarbeitungsanlage mit wenigstens einem in Verbindung mit mehreren Peripheriegeräten stehenden Prozessor |
Country Status (10)
Country | Link |
---|---|
US (1) | US3768076A (de) |
JP (1) | JPS536824B1 (de) |
BE (1) | BE781607A (de) |
BR (1) | BR7202822D0 (de) |
DE (1) | DE2221926C3 (de) |
ES (1) | ES402499A1 (de) |
FR (1) | FR2136845B1 (de) |
GB (1) | GB1391996A (de) |
IT (1) | IT958804B (de) |
NL (1) | NL160406C (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2801563A1 (de) * | 1977-01-19 | 1978-07-20 | Honeywell Inf Systems | Dialogprozessor |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3878514A (en) * | 1972-11-20 | 1975-04-15 | Burroughs Corp | LSI programmable processor |
US3996564A (en) * | 1974-06-26 | 1976-12-07 | International Business Machines Corporation | Input/output port control |
US4058850A (en) * | 1974-08-12 | 1977-11-15 | Xerox Corporation | Programmable controller |
DE2554425C3 (de) * | 1975-12-03 | 1984-01-12 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten |
US4093981A (en) * | 1976-01-28 | 1978-06-06 | Burroughs Corporation | Data communications preprocessor |
JPS5299034A (en) * | 1976-02-17 | 1977-08-19 | Nippon Telegr & Teleph Corp <Ntt> | Control system for micro program |
US4199811A (en) * | 1977-09-02 | 1980-04-22 | Sperry Corporation | Microprogrammable computer utilizing concurrently operating processors |
US4281315A (en) * | 1979-08-27 | 1981-07-28 | Bell Telephone Laboratories, Incorporated | Collection of messages from data terminals using different protocols and formats |
JPS5865838U (ja) * | 1981-10-26 | 1983-05-04 | 株式会社クボタ | 茎稈刈取機の分草具取付構造 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3651482A (en) * | 1968-04-03 | 1972-03-21 | Honeywell Inc | Interlocking data subprocessors |
-
1971
- 1971-05-07 FR FR717116498A patent/FR2136845B1/fr not_active Expired
-
1972
- 1972-03-31 BE BE781607A patent/BE781607A/xx not_active IP Right Cessation
- 1972-04-12 US US00243301A patent/US3768076A/en not_active Expired - Lifetime
- 1972-05-02 GB GB2029572A patent/GB1391996A/en not_active Expired
- 1972-05-04 DE DE2221926A patent/DE2221926C3/de not_active Expired
- 1972-05-05 IT IT68410/72A patent/IT958804B/it active
- 1972-05-05 NL NL7206142.A patent/NL160406C/xx not_active IP Right Cessation
- 1972-05-05 BR BR2822/72A patent/BR7202822D0/pt unknown
- 1972-05-06 JP JP4425472A patent/JPS536824B1/ja active Pending
- 1972-05-06 ES ES402499A patent/ES402499A1/es not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2801563A1 (de) * | 1977-01-19 | 1978-07-20 | Honeywell Inf Systems | Dialogprozessor |
Also Published As
Publication number | Publication date |
---|---|
BR7202822D0 (pt) | 1973-06-14 |
NL7206142A (de) | 1972-11-09 |
US3768076A (en) | 1973-10-23 |
JPS536824B1 (de) | 1978-03-11 |
NL160406B (nl) | 1979-05-15 |
FR2136845A1 (de) | 1972-12-29 |
IT958804B (it) | 1973-10-30 |
ES402499A1 (es) | 1975-03-16 |
GB1391996A (en) | 1975-04-23 |
DE2221926B2 (de) | 1974-09-05 |
FR2136845B1 (de) | 1973-05-11 |
BE781607A (fr) | 1972-07-17 |
NL160406C (nl) | 1979-10-15 |
DE2221926C3 (de) | 1981-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1774296C2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE2209282C3 (de) | Datenverarbeitungsanlage | |
DE2350884C2 (de) | Adreßumsetzungseinheit | |
DE2224537C2 (de) | Einrichtung und Verfahren zur Instruktionsauswahl in einem Fließbandprozessor | |
DE2411963C3 (de) | Elektronische Datenverarbeitungsanlage mit einer Prioritätssteuerschaltung mit änderbaren Steuerblöcken | |
DE1178623C2 (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE1952158A1 (de) | Speicherschutzverfahren und Einrichtung zur Durchfuehrung dieses Verfahrens | |
DE2019444C3 (de) | Datenverarbeitungsanlage mit Vorrangschaltung | |
DE3438869A1 (de) | Computersystem mit adressumwandlung | |
DE2714805A1 (de) | Datenverarbeitungssystem | |
DE2507403A1 (de) | Geraetesteuerung | |
DE1774870C3 (de) | Einrichtung zur Adressierung einer Speicherzelle eines Speichers in einer Datenverarbeitungsanlage | |
DE2221926A1 (de) | Prozessor mit Mehrfachkopplung von Periphergeraeten | |
DE3338329C2 (de) | ||
DE2951040C2 (de) | ||
DE3545937A1 (de) | Mikroprozessor | |
DE2522343C3 (de) | Anordnung zur Steuerung Von Verfahrensabläufen | |
DE3142504A1 (de) | Mehrfachplattenspeicher-uebertragungssystem | |
DE3344340C2 (de) | Datenverarbeitungsanordnung zum Durchführen von Mikrobefehlen | |
DE2418921A1 (de) | Vorrichtung und verfahren zum speichern und ausfuehren von mikroprogrammen in einem datenverarbeitungssystem | |
DE2726679A1 (de) | Kanalsteuerung fuer datenverarbeitungsanlagen und verfahren zu ihrem betrieb | |
DE2359037C2 (de) | Rechenanlage | |
DE2507405C2 (de) | Anordnung zum Synchronisieren gleichzeitig auszuführender Tasks für Peripheriegeräte einer Datenverarbeitungsanlage | |
DE2750126A1 (de) | Datenverarbeitungssystem mit einem zwischenpufferspeicher | |
DE1934439C3 (de) | Digital-Rechner zur Verarbeitung von Vektorfeldern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |