DE2221926B2

DE2221926B2 - Datenverarbeitungsanlage mit wenigstens einem in Verbindung mit mehreren Peripheriegeräten stehenden Prozessor

Info

Publication number: DE2221926B2
Application number: DE2221926A
Authority: DE
Inventors: Alice Maria Chatenetmalabry Recoque (Frankreich)
Original assignee: INTERNATIONALE POUR L' INFORMATIQUE LOUVECIENNES (FRANKREICH) Cie
Current assignee: INTERNATIONALE POUR L' INFORMATIQUE LOUVECIENNES (FRANKREICH) Cie
Priority date: 1971-05-07
Filing date: 1972-05-04
Publication date: 1974-09-05
Also published as: GB1391996A; BE781607A; BR7202822D0; NL7206142A; US3768076A; NL160406C; DE2221926A1; DE2221926C3; JPS536824B1; NL160406B; ES402499A1; FR2136845B1; FR2136845A1; IT958804B

Description

Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage mit einem Zentralspeicher, wenigstens einem mit dem Zentralspeicher für den Austausch von Befehlswörtern und Operanden in zweiseitiger Verbindung stehenden Prozessor, der in Multi-Mikroprogrammierung organisiert ist und einen Mikroprogrammspeicher mit zugehörigem Mikroprogramm adressenregister sowie einen Arbeitsspeicher mit zugehörigem Arbeitszonenadressenregister enthält, wobei die beiden Speicher über ihre jeweiligen Schreib-Lese-Register in zweiseitiger Austauschverbindung stehen, und mit mehreren Peripheriegeräten, von denen jedes über einen zugehörigen Koppler in zweiseitiger Austauschverbindung mit dem Schreib-Lese-Register des Arbeitsspeichers de:* Prozessors steht, wobei jeder Koppler einen Bereitschaftsausgang aufweist, an dem er ein den Zustand »austauschbereit<: des entsprechenden Peripheriegeräts anzeigendes Signal abgibt.

Bei Datenverarbeitungsanlagen dieser Art führt jeder Prozessor auf Grund der in seinem Mikroprogrammspeicher gespeicherten Mikroprogramme Aufgaben durch, die ihm von einem zentralen Leitwerk zugeteilt werden. Im Zentralspeicher brauchen dann außer den für die Durchführung der Aufgaben erforderlichen Operanden nur die Befehle für das Aufrufen der Mikroprogramme zu stehen. Ferner ist es im allgemeinen vorgesehen, daß jede laufende Aufgabe an einer geeigneten Stelle unterbrochen werden kann, damit eine vorrangige Aufgabe durchgeführt wird; die Informationen der unterbrochenen Aufgabe werden vorübergehend festgehalten, damit diese nach Beendigung der vorrangigen Aufgabe an der Unterbrechungsstelle unverzüglich fortgesetzt werden kann. Dadurch wird die Arbeitskapazität der Prozessoren gut ausgenutzt.

Ferner muß natürlich die Möglichkeit eines Informationsaustausches zwischen dem Zentralspcicher und einer beliebigen Anzahl von Peripheriegeräten (Magnetbandspeichern, Magnetplattenspeichern, Lochstreifen- oder Lochkartengeräten, Drukkern, Datenendstellen usw.) bestehen. Dieser Informationsaustausch erfolgt über die Koppler, von denen jedem Peripheriegerät einer zugeordnet ist.

2 221 Θ26

Bei den beispielsweise aus der US-PS 3 559 187 bekannten Datenverarbeitungsanlagen mit Zentralspeicher, Prozessor und Peripheriegeräten mit Kopplern steht der Zentralspeicher über ein Speicherleitwerk einerseits mit dem Prozessor und andererseits mit den Peripheriegeräten in Verbindung. Ein ahn-Uches System ist in der FR-PS 1575939 beschrieben, wo der Hauptspeicher einerseits mit dem Rechenwerk und andererseits über ein Ein- und Ausgabesteuerwerk mit mehreren Datenendstellen verbunden ist.

Bei diesen und ähnlichen Datenverarbeitungsanlagen muß der jedem Peripheriegerät zugeordnete Koppler (wie auch in der I.E.E. Conference Publication Nr. 55, »Conference in Computer Science and Technology; 30 June — 3 July 1969«, London 1969, erläutert ist), nach Art eines kleinen Computers ausgebildet sein, der in der Lage ist, selbständig gewisse Operationen durchzuführen, die für den Informationsaustausch zwischen Peripheriegerät und Zentralspeicher notwendig oder zweckmäßig sind. Dies erfordert jedoch einen beträchtlichen Aufwand, der schlecht genutzt wird. Einerseits multipikiert sich jeder bei einem Koppler getroffene Aufwand mit der Anzahl der Koppler, die entsprechend der Anzahl der Peripheriegeräte sehr groß sein kann, und andererseits steht jeder Koppler für einen großen Teil der Zeit still, da er nur während eines Informationsauslaiisches mit dem betreffenden Peripheriegerät arbeitet und auch während dieser Arbeitszeit seine volle Arbeitskapazität nur selten eingesetzt wird. Dieser Sachverhalt steht auch im Widerspruch zu dem Bestreben, insbesondere bei entfernten Datenendstellen den Aufbau möglichst einfach und bulk zu halten, selbst wenn dies auf Kosten eines beträchtlichen Mehraufwands in der zentralen Anlage geschieht.

Der Erfindung liegt die Aufgabe zugrunde, eine Datenverarbeitungsanlage der eingangs angegebenen Art so auszubilden, daß die jedem Peripheriegerät zugeordneten Koppler einen einfachen und billigen Aufbau haben können, ohne daß dafür ein merklicher Mehraufwand in der zentrale:) Anlage entsteht.

Nach der Erfindung wird diese Aufgabe dadurch gelöst, daß jeder Koppler nur die für die Steuerung der Entnahme und Eingabe der Daten bei dem zugehörigen Peripheriegerät erforderliche Organisation enthält, daß der Mikroprogrammspeicher des Prozessors Kopplungs-Mikroprogramme enthält, welche die Befehle für die Vorbereitung und Durchführung des Datenaustauschs zwischen jedem Peripheriegerät und dem Prozessor ausführen, und daß durch die Erregung des Bereitschaftsalisgangs eines Kopplers eine Unterbrechung des laufenden Programms und die Durchführung eines für die Art des diesem Koppler zugeordneten Peripheriegeräts spezifischen Kopplungs-Mikroprogramms ausgelöst wird.

Die Erfindung beruht auf dem Gedanken, die bei jedem Informationsaustausch zwischen Peripheriegerät und Zentralspeicher erforderliche Datenverarbeitung soweit wie möglich einem Prozessor zu übertragen, so daß der beim Peripheriegerät befindliche Koppler nur noch die Einrichtungen zu enthalten braucht, die für die örtliche Steuerung des Peripheriegeräts benötigt werden. Da der Prozessor ohnehin alle für diesr Datenverarbeitung erforderliehen Einrichtungen enthält, können die Koppler ohne Mehraufwand an anderer Stelle beträchtlich vereinfacht werden. Es ist lediglich erforderlich, in dem Prozessor für jede Art der mit ihm verbundenen Peripheriegerate ein zusätzliches Kopplungs-Mikroprogramm zu speichern, das aufgerufen wird, wenn ein Informationsaustausch mit einem Peripheriegerät der betreffenden Art stattfänden soll.

Die Einfügung des Informationsaustausches mit den Peripheriegeräten in die aligemeine Unterbrechungssteuerung des Prozessors auf Grund der von den Kopplern gelieferten Bereitschaftssignale e:-

m gibt einen reibungs- und lückenlosen Betrieb ohne Wartezeiten und zugleich eine noch bessere Ausnutzung der Kapazität jedes Prozessors.

Eine vorteilhafte Ausgestaltung der Erfindung besteht darin, daß der Prozessor eine Gruppe von Doppelcodierern enthält, von denen jeder durch das Ausgangssigna! des Bereitschaftsausgangs eines der Koppler erregt wird und daraufhin zwei Adressencodegruppen für den Mikroprogrammspeicher bzw. den Arbeitsspeicher erzeugt, und daß eine Erzwingungsschaltung für die Eingabe der von den Doppelcodierern gebildeten Codegruppen in die Adressenregister des Mikroprogrammsp' chers bzw. des Arbeitsspeichers des Prozessors vorgesehen ist.

In diesem Fall ist die Datenverarbeitungsanlage vorzugsweise so ausgebildet, daß die Erzwingungsschaltung nur beim Vorhandensein eines in dem Prozessor gebildeten, die Zulässigkeit einer Unterbrechung des laufenden Programms anzeigenden Freigabesignals entsperrt wird.

Eine zweckmäßige Weiterbildung der Erfindung besteht darin, daß jede Verbindung zwischen dem Bereitschaftsausgang eines Kopplers und dem entsprechenden Eingang des Doppelcodierers über eine Torschaltung geführt ist und daß eine Prioritätsbestimmungsschahung alle vor. den Bereitschafts- ausgängen abgegebenen Signale empfängt und an ihren Ausgängen selektiv mit den Steuereingängen der Torschaltungen verbunden ist.

Eine weitere vorteilhafte Ausgestaltung cor Daten-Verarbeitungsanlage nach der Erfindung besteht darin, daß die Bereitschaftsausgänge der Koppler direkt oder über die Prioritätsbestimmungsschaltung mit einer Oder-Schaltung verbunden sind, deren Ausgang mit einem zusätzlichen Entsperrungssteuereingang der Erzwingungsschaltung verbunden ist. sowie mit einer Schaltung, welche bewirkt, daß unmittelbar vor der Eingabe der von den Doppelcodierern erzeugten Adressencodegruppen in die Adressenregister wenigstens die in den Adressenregistern stehenden Codegruppen des unterbrochenen Programms an definierten Stellen der Speicher gespeichert werden. Ein Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung erläutert, die ein Blockschaltbild eines Teils einer Datjnverarbeitungsanlage nach der Erfindung zeigt.

In der Zeichnung ist ein Prozessor UT, dargestellt. der einen Teil einer Datenverarbeitungsanlage bildet, die mehrere Piozessoren . . ., UT _u UT₁, UT_K,. . . enthält. Zu der Datenverarbeitungsanlage gehört ferner ein Zentralspeicher MC, der mit den Prozessoren in zweiseitiger Verbindung für den Austausch von Befehlswörtern und Operandenwörtern entsprechend den Erfordernissen der jeweils durchgeführten Programme steht.

Dem Prozessor UT₁ sind mehrere Peripheriegeräte P₀, P, ... P_n zugeordnet, die jeweils über einen zugehörigen Koppler C₀, C₁^-C_n in zweiseitiger Verbindung für den Austausch von Informationen mit

dem Prozessor stehen. Der Prozessor enthält einen Anlage auswirken. Ein in das Schreib-Lese-Register Mikroprogrammspeicher MD, der Mikroprogramme des Zenlralspeichers eingegebener, für einen Prozes- MPi bis MP_q enthält, die in Zonen in diesem Speicher sor, z. B. den Prozessor UT_t bestimmter Befehl muß verteilt und durch ein Mikroprogrammadressen- in diesem Register den Abruf durch den Prozessor register T wählbar sind. Dem Mikroprogramm- 5 für seine Übernahme abwarten., und während dieser speicher MD ist ein Schreib-Lese-Register V züge- Wartezeit kann der Zentralspekher keinen anderen ordnet. Der Prozessor enthält ferner einen Arbeits- Prozessor bedienen. Andererseits muß für die Einspeicher MT, der in Arbeitszonen Z₁ bis Z_m organi- gäbe eines Arbeitsergebnisses eines Prozessors in den siert ist, die durch ein Arbeitszonenadressenregister / Zentralspeicher die gleichzeitige Verfügbarkeit des wählbar sind; er ist ferner mit einem Schreib-Lese- io Schreib-Lese-Registers und des Adressenregisters des Register U ausgestattet. Mit dem Arbeitsspeicher MT Zentralspeichers abgewartet werden. Die Anordnung ist ein Rechenwerk OP verbunden, z. B. ein Addier- der Register M und S in jedem Prozessor macht es Subtrahier-Rechenwerk mit Prüfeinrichtungen für möglich, daß das System ohne Warten auf die Ver-Paritäts-, Überlauf- und sonstige Prüfungen. fügbarkeit des Zentralspeichers weiterarbeiten kann

Dieses Rechenwerk OP kann auch außerhalb des 15 und auch der Betrieb der Prozessoren optimal verArbeitsspeichers MT angeordnet sein. Der Arbeits- gleichmäßigt wird. Wenn im Laufe der Durchfühspeicher MT besteht aus allgemeinen Registern, d. h., rung einer Aufgabe ein Befehlswort oder ein Opedaß die Register in seinen verschiedenen Zonen randenwort in das Pufferregistei M eines Prozessors keine festen Zuordnungen haben. Diese Zuordnungen eingegeben wird, kann dieses Wort, ohne den Zenerhalten sie entsprechend dem im Mikroprogramm- 20 tralspeicher zu blockieren, warten, bis der Prozessor speicher MD gewäMten Mikroprogramm, wodurch eine laufende Arbeit beendet hat, wenn die sofortige in einer Arbeitszone Z des Arbeitsspeichers MT ge- Auswertung dieses Wortes nicht notwendig ist. Wenn arbeitet wird, deren Adresse bei dieser Wahl be- die laufende Arbeit den Operanden benötigt, ruft ihn zeichnet wird. Entsprechend diesen Zuordnungen ein Mikrobefehl aus dem Pufferregister M ab. Wenn können Register des Arbeitsspeichers auch als Be- 25 die laufende Arbeit beendet ist und der Prozessor fehlsspeicher oder als Befehlszähler in jeder Speicher- die i reigabe dieser Aufgabe durchführt, prüft ein zone Z verwendet werden. Es ist jedoch auch mög- Mikroprogramm den Inhalt des Pufferregisters M, lieh, in dem Arbeitsspeicher MT zwei Register MO und wenn es sich nun um ein Befehlswort handelt, und CO von vornherein für diese Funktionen vorzu- was normalerweise der Fall ist, wird die Durchfühsehen, die sie dann für jede Arbeit wenigstens in 30 rung dieses Befehls dadurch eingeleitet, daß er in der einem Teil der Zonen Z des Arbeitsspeichers MT er- üblichen Weise zerlegt wird. In diesem Befehl kann füllen. z. B. eine Adresse für Einordnung des Ergebnisses

Ein Register GT dient dazu, wenn nötig, den In- der Durchführung des Befehls in den Zentralspeicher halt des Mikroprogrammadressenspeichers T vorüber- MC enthalten sein, und diese Adresse wird für die gehend aufzunehmen, und in gleicher Weise hält ein 35 Übertragung dieses Ergebnisses in den Zentral-Register GJ vorübergehend den Inhalt des Arbeits- speicher MC in das Register S eingegeben. Ganz allzonenadressenregisters / fest. Natürlich können hier- gemein ermöglicht die Anordnung der Register M für zwei Register des Arbeitsspeichers MT verwendet und S in jedem Prozessor einen parallelen Betrieb werden, und weiteren Registern des Arbeitsspeichers der Prozessoren sowohl gegenüber dem Zentralkann die Speicherung weiterer Informationen einer 4° speicher WC als auch gegenüber der das System Aufgabe zugeteilt werden, die in dem Prozessor zu- leitenden Zen'.uleinheit.

gunsten einer vorrangigen Aufgabe unterbrocher In der Zeichnung sind außerdem verschiedene

wurde; zu diesen festzuhaltenden Informationen der Verbindungen angedeutet, die in üblicher Weise

unterbrochenen Aufgabe gehört insbesondere der zwischen dem Mikroprogrammspeicher MD und dem

Inhalt des Schreib-Lese-Registers U des Arbeits- 45 Arbeitsspeicher MT zu deren funktioneller Zusam-

speichers MT im Augenblick der Unterbrechung. menarbeit bei der Durchführung der Mikrobefehle

Die Befehlswörter und Operanden werden einzeln und der Mikroprogramme vor allem dur h Übertrain ein Pufferregister M eingegeben, das für den Zen- gungen zwischen den Schreib-Lese-Registern V und U tralspeicher MC zugänglich ist. Das Pufferregister M hergestellt werden können. Außerdem ist angedeutet, ist ein Schreib-Lese-Register des Zentralspeichers 50 daß das Schreib-Lese-Register U des Arbeitsspeichers MC, das besonders für den Prozessor UTj vorgesehen MT mit den Kopplern C₀ bis C_n der Peripheriegeräte ist. Jeder weitere Prozessor der Datenverarbeitungs- P₀ bis P_n verbunden ist.

anlage enthält ein Pufferregister gleicher Art. Um die Jeder Koppler eines Peripheriegeräts enthält nui Ergebnisse einer durch den Prozessor durchgeführten die Organisation, die für die Steuerung des Auslesens Arbeit in den Zentralspeicher MC einzuschreiben, 55 und Eingehens von Daten in dem zugeordneten Perierhält das Puffet register M einzeln die diese Ergeb- pheriegerät nötig ist; im Prozessor gespeicherte Koppnisse darstellenden Informationswörter, die in Stellen lungsmikroprogramme erübrigen das Vorhandensein des Zentralspeichers MC übertragen werden, deren jeglicher Organisation zur Interpretation der Befehle Adressen in einem Zentralspeicheradressenregister S in diesen Kopplern. Diese reduzierte Organisatior enthalten sind. In einem System mit mehreren Pro- 60 umfaßt für Peripheriegeräte jeder Art die üblicher zessoren und einem Zentralspeicher ist es sonst Anordnungen für die Synchronisation zwischen der üblich, nur ein Schreib-Lese-Register nach Art des Peripheriegeräten und dem Prozessor und die nor Registers M und nur ein Adressenregister nach Art male Unterbrechungslogik. Bei Magnetband- um des Registers S für den Zentralspeicher vorzusehen. Lcchstreifengeräten gehören dazu ferner die üblichei Je nach den in dem System laufenden Aufgaben führt 65 Pufferregister und im Falle schneller Peripheriegeräte diese Maßnahme zu Wartezeiten für die Durchfüh- wie z. B. Magnetplatten- und Magnettrommelspei rung von Arbeiten in den Prozessoren, die sich nach- ehern, die Operationen erfordern, deren Durchfüh teilig auf die Funktion und den Wirkungsgrad der rung so schnell erfolgen muß, daß sie nicht von

Prozessor übernommen werden kann, die für diese gänge mit den Bereitschaftsausgängen S₀, S_x .. .S_n Operationen geeigneten Anordnungen, z. B. die An- aller Koppler verbunden sind.
Ordnungen zur Parallel-Serien-Umsetzung und Serien- Diese Einrichtung bewirkt daher eine Unter- -Parallel-Umsetzung der in den Peripheriegeräten zu brechung bzw. einen Aufschub des Ablaufs des im le^.nden bzw. zu schreibenden Codegruppen. Die 5 Prozessor laufenden Mikroprogramms. Es kann aber Wälilschaltungen für die Stellen der zu schreibenden vorkommen, daß eine derartige Unterbrechung beim oder zu lesenden Wörter können ebenfalls in den Auftreten eines Bereitschaftssignals s am Ausgang Kopplern für Magnetplatten- und Magnettrommel- eines Kopplers C selbst bei Freigabe eines Mikrospeicher enthalten sein, jedoch kann diese Wahl in befehls unpassend ist. Bei bestimmten Peripherieden meisten Fällen durch ein Mikroprogramm und i° geräten umfaßt der Informationsaustausch nämlich die direkte Steuerung des Kopplers des Peripherie- zwingend mehrere wiederholte Arbeitszyklen, die geräts vom Arbeitsspeicher MT aus erfolgen. Es ist nicht unterbrochen werden können.Jz. B. beim Aushier nicht erforderlich, im einzelnen jeden Koppler tausch des Inhalts einer ganzen Speicherzone). Desfür jede Art von Peripheriegerät zu beschreiben; es halb ist es zweckmäßig, daß in einem Prozessor mit ist jedoch zu beachten, daß in üblicher Weise, wenn ^l5 Mehrfachkopplung von Peripheriegeräten eine Rangeln Peripheriegerät durch den Arbeitsspeicher MT Ordnung für den Zugang der Peripheriegeräte zum aufgerufen worden ist und sein Koppler von diesem Prozessor eingerichtet wird. Zu diesem Zweck sind Arbeitsspeicher die erforderlichen Informationen er- die Bereitschaftsausgänge S₀ bis S_n der Koppler C₀ halten hat und das Peripheriegerät in den Bereit- bis C_n mit einer Prioritätsbestimmungsschaltung CH schaftszustand für die Abgabe oder Aufnahme von ^ao verbunden, deren Ausgänge Torschaltungen H₀ bis AT_n Daten versetzt hat, dieser Koppler ein Signal abgibt, steuern, die zwischen die Bereitschaftsausgänge S₀ das einen derartigen Bereitschaftszustand anzeigt, um bis S_n der Koppler und die entsprechenden Eingänge dem Prozessor zu signalisieren, daß der gewünschte der Doppelcodierer K₀ bis K_n geschaltet sind. Die Austausch stattfinden kann. Diese Bereitschafts- Ausgänge der Prioritätsbestimmungsschaltung CH signale J₀ bis s„ werden bei dem dargestellten Beispiel ^a5 sind dann mit den Eingängen der Oder-Schaltung OU jeweüs an einem Bereitschaftsausgang S₀, S₁.. .S_n verbunden. Die Prioritätsbestimmungsschaltung CH jedes Kopplers C₀, C_x.. .C_n abgegeben. Solche Be- ist so ausgeführt, daß sie beim Auftreten von mehreitschaftssignale sind üblich, doch werden sie in dem reren Bereitschaftssignalen j (von denen jedes nur hier beschriebenen Prozessor in besonderer Weise dann verschwindet, wenn der Informationsaustausch verarbeitet, und sie ergeben eine spezifische Wirkung. ³° mit dem zugehörigen Peripheriegerät beendet ist) je-Zu diesem Zweck werden die Bereitschaftssignale S₀, weils nur einen einzigen ihrer Ausgänge erregt, und A₁... S_n einer besonderen, im folgenden erläuterten zwar den Ausgang, der demjenigen Peripheriegerät Einrichtung zugeführt. zugeordnet ist, das von den ein Bereitschaftssignal s Jedes der Bereitschaftssignale .·;„ bis s„ wird einem abgebenden Peripheriegeräten die höchste Priorität Doppelcodierer K₀, /C₁ ... K_n zugeführt. Jeder Dop- ^{35 in} der festgelegten Rangordnung hat. Die Prioritätspelcodierer gibt, wenn er erregt wird, zwei Code- bestimmungsschaltung CH kann folgenden Aufbau gruppen t, und j, (/ = 1, 2 ... n) für die Vorbereitung haben: Für jeden Koppler mit Ausnahmt des Koppder Adressenregister T und / der Speicher MD und ^{lers mit} der höchsten Priorität in der Rangordnung MT des Prozessors ab. Da die Eingabe dieser Code- »st eine Torschaltung vorgesehen, und jede dieser gruppen in das Mikroprogrammadressenregister T Torschaltungen wird durch die Erregung der Bereitbzw in das Arbeitszonenadressenregister J eine Schaftsausgänge der Koppler mit höherer Priorität in laufende Arbeit im Prozessor aufschiebend unter- der Rangordnung gesperrt. Nimmt man beispielsbricht wird diesen Adressenregistern eine Erzwin- weise an, daß die Rangordnung die der Indizes η bis 0 gungsschaltune zugeführt, die durch Torschaltungen 7, . ist, dann sperrt das Bereitschaftssignal .v„ sämtliche und J gebildet ist, die nur offen sind, wenn sie ein Torschaltungen, das Bereitschaftssignal S_n ., sperrt Freigabesienal ACQ erhalten, das das Ende der die den Kopplern C_n _„ bis C₀ zugeordneten Torschal-Durchführung eines Mikrobefehls in einem laufen- tungenusw.

den Mikroprogramm anzeigt und bei dem betrach- Zum besseren Verständnis des Aufbaus und dei

teten Beispiel von dem Schreib-Lese-Register U des _5o Funktion des beschriebenen Prozessors mit Mehrfach-

Arbeitsspeichers kommt. Ein derartiges Freigabe- kopplung von Peripheriegeräten soll der Fall eine«

signal steuert auch zugleich die vorübergehende Informationsaustauschs zwischen einem Peripherie

Speicherung der Informationen der im Prozessor gerät und dem Zentralspeicher MC betrachtet werden

laufenden Aufgabe, d. h. in erster Linie die Eingabe Es sei angenommen, daß der Inhalt eines Sektor

der im Mikroprogrammadressenregister T stehenden ₅₅ einer Magnetplatte in den Zentralspeicher MC ein

Adresse in das Register GT über die Torschaltung B, gegeben werden soll.

und der im Arbeitszonenadressenregister / stehenden Für eine derartige Operation wird ein Befehl, de

Adresse in das Register G/ über die Torschaltung B₁. vom Zentralspeicher MC kommt, in das Puffet

Außerdem wird durch das Freigabesignal die Auf- register M eingegeben, um in einer Speicherzone de

bewahrunc des Inhalts des Schreib-Lese-Registers U 6o Arbeitsspeichers MT zwei Übertragungsregister voi

veranlaßt," beispielsweise in einem Register des Ar- zubereiten, von denen eines einen Zählerstand erhäl

beitsspeichcrs MT, gegebenenfalls mit der Speiche- welcher der Anzahl der Wörter entspricht, die vo

rung weiterer Informationen der unterbrochenen Auf- der Magnetplatte in den Zentralspeicher MC bei de

gäbe in solchen Registern. Für die Übertragung der in das andere Übertragungsregister eingegebene

von dem Doppelcodierer K₁ abgegebenen Codegrup- ^6s Zentralspeicheradresse einzugeben sind. Diese beide

pen t, und // wird an die Torschaltungen T, und /, Daten sind in dem Befehl enthalten,
das Bcreitschaftssignal s, des erregten Kopplers C₁- Wenn in dem Prozessor eine Arbeit läuft, wie die

über eine Oder-Schaltung OU angelegt, deren Ein- normalerweise der Fall ist. wenn der Prozessor gi

9 ' 10

ausgenutzt ist, wartet der Befehl im Pufferregister M der vorherige Inhalt dieser Adresseiiregister und der den Augenblick ab, in dem der Mikroprogramm- Rest der Informationen der unterbrochenen Aufgabe speicher MD ein Mikroprogramm oder einen Mikro- gespeichert worden sind; zu diesem Zweck wird das Programmabschnitt beendet, der eine Unterbrechung von der Oder-Schaltung OU abgegebene Bereitschaftsder laufenden Aufgabe ermöglicht. Der Befehl im 5 signal s an eine weitere Torschaltung R angelegt, die Pufferregister M wird nun berücksichtigt, und im durch das Freigabesignal ACQ geöffnet wird. In Ab-Mikroprogrammspeicher MD läuft ein Mikropro- Wandlung hiervon könnte die Speicherung dieser gramm zur Zerlegung dieses Befehls ab, das in einer vorherigen Adressen und des Restes der Informa-Speicherzone Z des Arbeitsspeichers MT, die dem in tionen durch einen besonderen Mikrobefehl sicherdem Befehl bezeichneten Peripheriegerät zugeordnet io gestellt werden, den das Bereitschaftssignal s durch ist, die beiden erwähnten Übertragungsregister ein- einen zusätzlichen Codierer im Mikroprogrammstellt. Außerdem wird durch dieses Mikroprogramm speicher MD abruft, wobei die Torschaltungen T, z.B. die Adresse des von dem Informationsaustausch und /₍ dann nicht mehr von dem Bereitschaftssignal s betroffenen Magnetplattensektors zu dem Register U selbst gesteuert werden, sondern von dem das Ende und von da zu dem Koppler C dieses Peripheriegeräts 15 der Durchführung dieses Mikrobefehls anzeigenden übertragen. Diese Adresse könnte in dem im Puffer- Signal. Diese zusätzliche Torschaltung könnte die register M gelesenen Befehl angegeben sein, doch ist Torschaltung R sein, deren Ausgangssignal das Absie in den meisten Fällen in einem zweiten Befehl rufen des genannten Mikrobefehls verursachen würde, enthalten, der vom Zentralspeicher MC kommt und Wenn das Bereitschaftssignal s auf diese Weise von dem Prozessor nach der Vorbereitung abgerufen 20 vom Prozessor berücksichtigt worden ist, befindet wird. Der Koppler, der diese Adresse erhalten hat, sich die Adresse des Mikroprogramms im Mikrofährt mit der Vorbereitung der Übertragung fort, programmadressenregister T, und die Adresse der indem er die Adresse decodiert, den Sektor wählt Arbeitszone Z befindet sich im Arbeitszonenadressen- und die Übertragung der abzulesenden Wörter in das register /. Das so abgerufene Mikroprogramm läuft Schreib-Lese-Register U vorbereitet. Dabei wird an- 25 nun entsprechend einem internen Prozeß, der nicht genommen, daß in dem Koppler die Einrichtung zur näher erläutert zu werden braucht, z. B. wie folgt ab: Decodierung der örtlichen Adresse und außerdem Lesen eines Wortes in dem Koppler, Eingabe dieses die Einrichtung zur Richtungssteuerung der Wörter Wortes in den Zentralspeicher MC an der im des geforderten Informationsaustauschs beibehalten Adressenregister 5 stehenden Adresse, Erhöhung worden sind. Das am Bereitschaftsausgang S des 30 dieser Adresse um eine Einheit und Verminderung Kopplers abgegebene Bereitschaftssignal s wird von des die Wortzahl angebenden Zählerstandes in dem einem Komparator geliefert, der die dem Koppler durch den Anfangsbefehl vorbereiteten Register, zugeführte örtliche Adresse mit der Leseadresse der Lesen des nächsten Wortes in dem Koppler, Eingabe Magnetplatte vergleicht. Man könnte andererseits in in den Zentralspeicher MC usw., bis zu der durch Betracht ziehen, daß die Wahl des Sektors von einem 35 die Anfangseinstellung angegebenen Wortzahl,
durch die Mikromaschine ausgeführten Mikropro- Am Ende der Durchführung sendet das Mikrogramm abhängt und daß das Bereitschaftssignal s programm über das Register U zu dem Koppler ein abgegeben wird, wenn der Koppler für den Aus- die Beendigung des Informationsaustausches anzeitausch bereit ist. gendes Freigabesignal, und da dieser Koppler nun Wenn der Koppler demnach sein Bereitschafts- 40 entaktiviert wird, verschwindet sein ßereitschaftssignal 5 abgibt und beispielsweise gegenüber einem signal s. Das zuvor unterbrochene Kopplungsproanderen Koppler vorrangig ist, dessen Bereitschafts- gramm kann nun beispielsweise in dem Prozessor signal ί für eine laufende Arbeit an der Prioritäts- seine vorübergehend gespeicherten Informationen bestimmungsschaltung CH anliegt, werden bei Frei- wieder übernehmen, die durch den letzten Befehl des gäbe von dem im Prozessor laufenden Mikrobefehl 45 durchgeführten Mikroprogramms automatisch wieder die Codegruppen /; und /,·, die von dem dem Koppler abgerufen werden: Die in den Registern GT und GJ zugeordneten Doppelcodierer K angegeben werden, gespeicherten Codegruppen werden in die Adressenin "die Adressenregister T bzw. / gegeben, nachdem register T und / zurückgebracht usw.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Datenverarbeitungsanlage mit einem Zentralspeicher, wenigstens einem mit dem Zentral- speicher für den Austausch von Befehlswörtern und Operanden in zweiseitige! Verbindung stehenden Prozessor, der in Multi-Mikroprogrammierung organisiert ist und einen Mikroprogrammspeicher mit zugehörigem Mikroprogrammadres- senregister sowie einen Arbeitsspeicher mit zugehörigem Arbeitszonenadressenregister enthält, wobei die beiden Speicher über ihre jeweiligen Schreib-Lese-Register in zweiseitiger Austauschverbindung stehen, und mit mehreren Peripherie- geräten, von denen jedes über einen zugehörigen Koppler in zweiseitiger Austauschverbindung mit dem Schreib-Lese-Register des Arbeitsspeichers des Prozessors steht, wobei jeder Koppler einen Bereitschaftsausgang aufweist, an dem er ein den Zustand »ausvaaschbereit« des entsprechenden Peripheriegeräts anzeigendes Signal abgibt, dadurch gekennzeichnet, daß jeder Koppler (C₀ bis C_n) nur die für die Steuerung der Entnahme und Eingabe der Daten bei dem zugehörigen Peripheriegerät (P₀ bis P_n) erforderliche Organisation enthält, daß der Mikroprogramm-Speicher (MD) des Prozessors (UT₁) Kopplungs-Mikroprogramme enthält, welche die Befehle für die Vorbereitung und Durchführung des Datenaustauschs zwischen jedem Peripheriegerät und dem Prozessor ausführen und ^aß durch die Erregung des Bereitschaftsausgangs (S₀ bis S_n) eines Kopplers (C₀ bis C_n) eine Un₁.^brechung des laufenden Programms und die Durchführung eines für die Art des diesem Koppler zugeordneten Peripheriegeräts (P₀ bis P_n) spezifischen Kopplungs-Mikroprogramms ausgelöst wird.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß der Prozessor (UTj) eine Gruppe von Doppelcodierern (K₀ bis K_n) enthält, von denen jeder durch das Ausgangssignal (S₀ bis S_n) des Bereitschaftsausgangs (S₀ bis S_n) eines der Koppler (C₀ bis C_n) erregt wird und daraufhin zwei Adressencodegruppen (/,·, /,) für den Mikroprogrammspeicher (MD) bzw. den Arbeitsspeicher (MT) erzeugt, und daß eine Erzwingungsschaltung (T₁, T₁) für die Eingabe der von den Doppelcodierern gebildeten Codegruppen (/,-, jj) in die Ariressenregister (T, J) des Mikroprogrammspeichers (MD) bzw. des Arbeitsspeichers (MT) des Prozessors vorgesehen ist.

3. Datenverarbeitungsanlage nach Anspruch 2, dadurch gekennzeichnet, daß die Erzwingungsschaltung (Tj, Jj) nur beim Vorhandensein eines in dem Prozessor gebildeten, die Zulässigkeit einer Unterbrechung des laufenden Programms anzeigenden Freigabesignals (ACQ) entsperrt wird.

4. Datenverarbeitungsanlage nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß jede Verbindung zwischen dem Bereitschaftsausgang (S₀ bis S_n) eines Kopplers (C₀ bis C_n) und dem entsprechenden Eingang des Doppelcodierers (K₀ bis K_n) über eine Torschaltung (H₀ bis H,j) geführt ist und daß eine Prioritätsbestimmungsschaltung (CH) alle von den Bereitschaftsausgängen (S_n bis S_n) abgegebenen Signale empfängt und an ihren Ausgängen selektiv mit den Steuereingängen der Torschaltungen (H₀ bis H_n) verbunden ist.

5. Datenverarbeitungsanlage nach emem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Bereitscbaftsausgänge (S₀ bis S₁₁) der Koppler (C₀ bis C_n) direkt oder über die Prioritätsbestimmungsscbaltung (CH) mit einer Oder-Schaltung (OU) verbunden sind, deren Ausgang mit einem zusätzlichen Entsperrungssteuereingang ^er Erzwingungsschaltung (T₁, Ji) verbunden ist, sowie mit einer Schaltung (R), welche bewirkt, daß unmittelbar vor der Eingabe der von den Doppelcodierern (K₀ bis X_n) erzeugten Adressencodegruppen in die Adressenregister (T, J) wenigstens die in den Adressenregistern (T, J) stehenden Codegruppen des unterbrochenen Programms an definierten Stellen (GT, JT) der Speicher (MD, MT) gespeichert werden.