-
Anordnung zum gegenseitigen Anpassen von Steuersignale austau-
-
schenden Geräten Die Brfi-c-ng bevrifnv eine Anordnung zum gegenseitigen
Anpassen von zwe, Steuersignale austauschenden Geräten mit Eingängen, denen die
von den Geräten ausgegebenen Steuersignale zugeführt sind, mit Ablaufsteuerungen,
ale aus den Eingängen zugeführten Signalen eines Gerätes Steuersignale bildet, die
über Ausgänge dem jeweils anderen Gerät zugeführt werden.
-
Derartige Anordnungen, die auch mit Interface bezeichnet werden, dienen
hauptsächlich zum Anschluß von peripheren Geräten an die Zentraleinheit t einer
Datenverarbeitungsanlage. Sie leiten im allgemeinen aus einer zeitlichen Folge von
Eingangs informationen, die von einem angeschlossenen Gerät geliefert werden, eine
andere zeitliche Folge von Ausgangsinformationen ab, die dem jeweils anderen Gerät
zugeführt werden. Im allgemeinen bestehen die Ein- und Ausgangs informationen aus
Daten und Steuersignalen. Daten werden im allgemeinen ur.verandert weitergegeben,
sie können aber auch zwischengespeichert oder umcodiert werden. Die Steuersignale
signalisieren Zustände und sollen Funktionen auslösen.
-
Da die Strukturen von aneinander anzupassenden Geräten, z. B. den
peripheren Geräten einer Datenverarbeitungsanlage, sehr unterschiedlich sind, setzt
man häufig für jedes periphere Gerät einen besonderen Typ von Anpaßschaltungen ein,
die speziell der Struktur des peripheren Gerätes angepaßt ist und daher gesonderte
Entwicklung, Prüfmittel, Wartungsunterlagen und dergleichen erfordern.
-
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung
der eingangs beschriebenen Art zu schaffen, die zur Anschaltung von vielen Arten
von peripheren Geräten an die Zentraleinheit oder auch allgemein zum gegenseitigen
Anpassen von Geräten unterschiedlicher Struktur geeignet ist.
-
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß ein von einem
Befehlszähler gesteuerter Speicher vorgesehen ist, in welchem Wörter gespeichert
sind, die jeweils die Adresse eines Bin-oder Ausganges, einer Speicherzelle oder
eines anderen Bausteines und gegebenenfalls eine Information enthalten, und bei
deren Aufruf der jeweilige Sin- oder Ausgang oder Baustein angesteuert wird und
die nach Art eines Programms derart im Speicher abgelegt sind, daß bei Auftreten
von Steuersignalen an einem vorwählbaren Eingang an den Ausgängen in bestimmter
Reihenfolge, zeitlichen Abständen und Zeiträumen die Steuersignale für das andere
Gerät abgegeben werden. Eine derartige Anordnung gestattet, mit einer einzigen Grundstruktur
eine Vielzahl von Geräten aneinander anzuschalten. Die AnschaltrmEen soverschiedene
Geräte unterscheiden sich nur durch das im Speicher enthaltene Programm und gegebenenfalls
die Anzahl von verwendeten Bausteinen.
-
Anhand der Zeichnung, in der Ausführungsbeispiele gezeigt sind, werden
im folgenden die Erfindung sowie weitere Vorteile und Brgänzungen näher beschrieben
und erläutert.
-
Es zeigen Figur 1 ein Übersichtsschaltbild einer Anschaltung eines
peripheren Gerätes an eine Zentraleinheit einer Datenverarbeitungsanlage, Figur
2 Einzelheiten der Anordnung nach Figur 1, Figur 3 Strukturen von in der Anordnung
nach Figur 2 verwendeten Wörtern, Figur 4 den Signalverlauf einer Datenübertragung
in der Anordnung nach Figur 2.
-
In Figur 1 sind mit GR1 und GR2 zwei Geräte bezeichnet, zwischen denen
Daten und Steuerinformationen ausgetauscht werden. Das Gerät GR1 sei z. 3. die Zentraleinheit
einer Datenverarbeitungsanlage, der eine Signalformereinheit SF1 vorgeschaltet ist,
welche die immer wiederkehrenden Steuerungsabläufe mit dem Gerät GR1 abwickelt,
sofern sie von einer Anpaßschaltung APS angesteuert ist.
-
Dem Gerät GR2, das z. B. ein Blattschreiber, ein Lochstreifenleser
oder dergleichen ist, ist eine Signalformereinheit SF2 vorgeschaltet, welche z.
3. eine Pegel- oder eine Serienparallelumsetzung
der Daten vornehmen
kann. Die Signalformereinheiten SF1 und SF2 stehen mit einer Anpaßschaltung APS
in Verbindung, mit der sie eine Vielzahl von Steuersignalen austauschen. Die Datensignale,
die über eine Leitung DAT geführt werden, werden unverändert übertragen. Die Anpaßschaltung
besteht aus einer Ein-/Ausgabeeinheit BASE, einer Steuereinheit STE und einem Speicher
SPE.
-
Die in diesem gespeicherten Wörter stellen u. a. Adressen der Sin-und
Ausgänge dar, über welche die Steuersignale von und zu den Signalformereinheiten
SF1 und SF2 geführt werden. Ferner enthält der Speicher SPE Informationen, z. B.
über Zeitbedingungen. In der Steuereinheit STE werden die vom Speicher SPE abgegebenen
Adressen und Informationen mit den Eingangs-Steuersignalen verknüpft und daraus
Ausgangssignale gebildet.
-
In dem in Figur 2 gezeigten Beispiel besteht die Ein-/Ausgabeeinheit
EAE im wesentlichen aus einem Multiplexer MX, einem Vergleicher VGL, einem Demultiplexer
DMX, Demultiplexern mit Speichern DMXS und einem Ausgaberegister AR. Jede dieser
Einheiten weist einen Freigabeeingang auf, der von einem Befehlsdecoder BFDC angesteuert
ist. Dieser decodiert Befehle, die in einem ersten Teil OPC der aus dem Speicher
SPE ausgelesenen Wörter enthalten sind.
-
Der zweite Teil der Wörter ADR/INF enthält Adressen oder Informationen.
Im Falle der Ansteuerung des Multiplexers Mx wird dieser Uber den Befehlsdecoder
BFDC vom Operationscode OPO freigegeben und von den im Wortteil ADR/INF angegebenen
Nummern geschaltet.
-
Entsprechend wird der Demultiplexer DNX betätigt, indem er vom Befehlsdecodierer
BFDC freigegeben und vom Adressen- und Informationsteil des ausgegebenen Speicherwortes
geschaltet wird. Da ihm als Information stets eine "1" zugeführt wird, ist der mit
dem Speicherwort beschriebene Ausgang mit einem "1"-Signal belegt.
-
An den Demultiplexer DMXS sind als Speicher bistabile Kippstufen 51,
S2, 53 angeschlossen. Ihm ist als Information vom Befehlsdecoder BFDC in Abhängigkeit
des Operationscodes OPC des jeweils ausgelesenen Wortes eine "1" oder eine #O" zugeführt,
je nachdem, ob der angewählte Ausgang gesetzt oder rückgesetzt werden soll.
-
Der ebenfalls vom Befehlsdecoder BFDC aufgrund des Operationsteils
O9C des ausgelesenen Wortes freigegebene Vergleicher VGL vergleicht
eine
von einem anzupassenden Gerät eingegebene Information mit dem Inhalt des im Adressen-
und Informationsteil des ausgelesenen Wortes enthaltenen Signalkombination.
-
Das Ausgaberegister AR gibt bei Freigabe durch den Befehlsdecoder
BFDC den Adressen- und Informationsteil des ausgelesenen Speicherwortes aus.
-
Soweit bisher beschrieben, werden mit den gespeicherten Wörtern nur
die Bausteine der Ein-/AuSgabeeinheit EAE angesteuert. Darüber hinaus können auch
interne Bausteine, z. B. ein Zeitbaustein ZT, angesprochen werden. Dieser Baustein
hat zwei Steuereingänge LD und AF. Gibt der Befehlsdecoder BFDC ein Signal auf den
Singang LD, so wird der Adressen und Informationsteil des vom Speicher gerade ausgelesenen
Wortes, der in diesem Falle eine Zeitdauer angibt, übernommen. Mit Zeittaktimpulsen
wird dieser Wert auf Null gezählt. Ist der Wert Null erreicht und gibt der Befehlsdecoder
BFDC auf den Eingang AF des Zeitbausteines ZT ein Signal, so gibt dieser ?t1ll#5ignal
ab.
-
Ein weiterer Baustein, der vom Befehlsdecoder BFDC für eine Funktion
freigegeben wird, ist der Befehlszähler BFZ, der die Adressen für den Speicher SPE
ausgibt und normalerweise nach dem Aufruf einer Speicherzelle seinen Stand um Eins
erhöht und die nächste Zelle aufruft. Dieser Ablauf wird unterbrochen, wenn ihm
vom Befehlsdecoder BFDC ein Steuersignal zugeführt wird, das bewirkt, daß in den
Befehlszähler BFZ der Adressen- und Informationsteil ADR/INF des ausgelesenen Wortes
übernommen wird. Dieser Wortteil hat in einem solchen Falle die Bedeutung einer
Sprungadresse.
-
Der Multiplexer Mx, der Vergleicher VGL und der Zeitbaustein ZT geben
ihre Ausgangssignale auf einen Akkumulator AK. Da die Ausgangssignale der genannten
Bausteine einen Informationsgehalt von nur 1 Bit haben, braucht der Akkumulator
MC nur eine Stelle zu haben. Der Befehlsdecoder BFDC kann bei Vorliegen eines entsprechenden
Befehls feststellen, ob sein Inhalt ~1'# oder "O" ist und in Abhängigkeit davon
ein Signal abgeben.
-
Der Ausgang des Zeitbausteins ZT braucht nicht direkt auf den Akkumulator
MC geführt werden, sondern es ist auch möglich ihn mit einem Eingang des Multiplexers
MX zu verbinden. In diesem Falle wird der Zeitbaustein ZT nicht unmittelbar durch
Zufuhr eines Signals auf den Abfrageeingang AF abgefragt, sondern dadurch, daß der
Multiplexer MX freigegeben und er auf den mit dem Zeitbaustein ZT verbundenen Eingang
geschaltet wird.
-
Figur 3 zeigt eine Reihe von möglichen, im Speicher SPS abgelegten
Wörtern. Die Wörter haben eine Länge von 12 Bit, davon weist der Operationsteil
4 Bit und der Adressen- und Informationsteil 8 Bit auf. In dem in Figur 3 gegebenen
Beispiel bewirkt der Operationsteil des Wortes a, daß der Befehlszähler BFZ vom
Befehlsdecoder angesteuert wird und die in den Bit 4 bis 11 stehenden Signale als
neuen Zählerstand übernimmt. Diese Signale stellen eine neue Adresse für den Speicher
SPE dar. Mit dem Operationsteil des Wortes b wird der Befehlszähler BFZ ebenfalls
angesteuert, jedoch nur unter der Bedingung, daß der Akkumulator MC gesetzt ist.
Entsprechend erhält der Befehlszähler BFZ ein Übernahmesignal, wenn das Wort c ausgelesen
wird und der Akkumulator MC nicht gesetzt ist. Sind die Bedingungen über den Ladezustand
des Akkumulators erfüllt, wird die in den Bit 4 bis 11 stehende Signalkombination
als neue Adresse übernommen.
-
Für die Freigabe eines Multiplexers mit an dessen Ausgänge angeschlossenen
Speichern dienen die in den Wörtern d und e enthaltenen Operationsteile. Mit dem
Wort d wird der Ausgangsspeicher gesetzt, d. h. dem Informationseingang des Demultiplexers
wird eine "1" zugeführt, mit dem Wort e wird ein Speicher zurückgesetzt, indem dem
Informationseingang eine "O" zugeführt wird. In beiden Fällen steht die Adresse
des Ausganges in den Bit 4 bis 11.
-
Zum Erzeugen eines kurzen Ausgangsimpulses von der Dauer einer Taktperiode
wird das Wort f verwendet. In den Bit 4 bis 11 steht die Adresse des Ausganges,
an dem der Impuls erscheinen soll.
-
Die Eingänge sollen daraufhin abgefragt werden können, ob an ihnen
eine ~1" oder eine #O# anliegt. Hierzu geeignete Operationscodes enthalten die Wörter
g und h. Die Bits 4 bis 11 geben die Adresse des abzufragenden Einganges an.
-
Mit den Wörtern d bis h können, falls die Adressen im Dualcode verschlüsselt
sind, 256 Ausgänge gesetzt und rückgesetzt, 256 Singänge auf "O" oder ~1" abgefragt
und an 256 Ausgängen ein Impuls erzeugt werden. Da Multiplexer und Demultiplexer
üblicher Bauart nur acht Sin- bzw. Ausgänge aufweisen, kann man die in den Wörtern
d bis h angegebenen Adressen so aufteilen, daß mit den Bit 4 bis 8 die Nummer eines
Multiplexers oder Demultiplexers und mit dem Bit 9 bis 11 dessen AUS- oder Eingang
beschrieben wird.
-
Mit den Wörtern i und j können Vergleicher angesprochen werden.
-
Bei Ausgabe des Wortes i wird die in den Bit 8 bis 11 stehende Information
mit einem 4-Bit-Wort verglichen, das von außen an einen durch die Bit 4 bis 7 adressierten
4-Bit-Vergleicher angelegt ist. Bei Gleichheit gibt der Vergleicher ein Signal ab,
das den Akkumulator MC setzt. Bei Ausgabe des Wortes j wird die in den Bit 4 bis
11 stehende Information mit einem 8-Bit-Wort verglichen.
-
Bei Gleichheit wird wieder der Akkumulator MC gesetzt.
-
Die Wörter k und 1 dienen der Ausgabe von Informationen, und zwar
wird mit dem Wort k die in dessen Bit 8 bis 11 stehende Information in das durch
die Bit 4 bis 7 adressierte Ausgaberegister übernommen. Wird das Wort 1 aus dem
Speicher ausgelesen, wird die in den Bit 4 bis 11 enthaltene Signalkombination in
ein achtstelliges Ausgaberegister übernommen. Die Wörter i und k bzw. j und 1 eignen
sich z. B. zum Umcodieren von Zeichen. Wird ein bestimmtes Zeichen durch den Vergleich
festgestellt, so wird als Folge davon die Signalkombination für ein anderes Zeichen
ausgegeben.
-
Bei Empfang des Operationsteils des Wortes n gibt der Befehlsdecoder
BFDC ein Signal auf den Eingang LD des Zeitbausteins ZT, der daraufhin die in den
Bit 4 bis 11 enthaltene Information übernimmt. Diese kann eine Wartezeit sein, die
im Zeitbaustein auf "O" dekrementiert wird. Im Beispiel besteht die Information
aus zwei Teilen, einer Information INF1, die die Taktfrequenz angibt, mit der eine
vorgegebene Ziffer dekrementiert wird, und einer Information INF2, die das Untersetzungsverhältnis
eines programmierbaren Frequenzteilers bestimmt. Bei Ablauf der eingestellten Zeit
wird ein Speicher gesetzt, dessen Zustand durch Eingabe des Wortes n in den Befehlsdecoder
BFDC abgefragt werden kann. Ist
bei der Abfrage der Speicher gesetzt,
wird der Akkumulator MC gesetzt. Das Wort n ist nicht erforderlich, wenn man den
Ausgang des Speichers des Zeitbausteines ZT auf einen Eingang des Multiplexers MX
führt. In diesem Falle wird der Zeitbaustein dadurch abgefragt, daß man ein Wort
vom Typ d auf den Befehlsdecoder gibt, in dessen Bit 4 bis 11 die Adresse des Multiplexereinganges
steht, der mit dem Zeitbaustein verbunden ist.
-
Es können weitere Wörter mit unterschiedlichen Operationscodes für
andere Aufgaben gebildet werden, z. B. um eine weitere Information von 8 Bit mit
einer Eingangsinformation zu vergleichen oder eine Information von 8 Bit parallel
in ein Ausgaberegister zu übergeben.
-
Die Funktion der Anordnung nach Figur 2 wird im folgenden an einem
einfachen Beispiel erläutert, bei dem Daten vom Gerät GR1 zum Gerät GR2 (Figur 1)
übertragen werden sollen. Figur 4 veranschaulicht die dabei auftretenden Signalverläufe.
Es sind drei Gruppen gebildet: Die oberste mit dem Verlauf der Signale, die vom
Gerät GR1 ausgegeben werden, die untere mit den vom Gerät GR2 abgegebenen Signalen.
Die Signale dieser beiden Gruppen werden der Anpaßschaltung zugeführt, deren Ausgangssignale
in der mittleren Gruppe gezeigt sind. Signale mit dem Index 1 werden zum Gerät GR1,
Signale mit dem Index 2 zum Gerät GR2 gesendet. Die Datenübertragung beginnt, wenn
am Gerät GR1 eine Taste "ANRUF" gedrückt wird.
-
Die Übertragung soll mit einem Zeichen etx enden. Die Anpaßschaltung
APS ist im Ausgangszustand, d. h. sie ist in einem Zustand, in dem sie zur Entgegennahme
eines Anrufe vom Gerät GRI bereit ist. Das im Gerät GR1 erzeugte Anrufsignal anr
(Figur 4) wird dem Eingang ANR des Multiplexers MX zugeführt. Dieser Eingang wird
daher abgefragt, indem vom Speicher wiederholt ein Wort g (Figur 3) mit der Adresse
des Einganges ANR ausgelesen wird. Danach wird der Akkumulator MC mit einem Wort
c abgefragt, das bewirkt, daß wieder das Wort g aus dem Speicher ausgelesen wird,
falls der Akkumulator "O" ist. Tritt nun aber ein Signal anr auf, wird zunächst
ein Eingang KLR des Multiplexers Mx abgefragt, dem vom Gerät GR2 dann ein Signal
klr zugeführt ist, wenn es für den Empfang von Daten bereit ist. Zur Abfrage des
Einganges KLR dient wieder ein Wort vom Typ g. Auch diese Abfrage wird stets wiederholt,
bis ein
~1"-Signal erscheint. Sind nun die Signale anr und klr
~1", wird das nächste Wort aus dem Speicher SPE ausgelesen, das bewirken soll, daß
der Ausgangsspeicher Sl des Demultiplexers DMXS gesetzt wird, daß also am Ausgang
DUE "1"-Signal erscheint. Das ausgelesene Wort ist daher vom Typ des Wortes d mit
der Adresse des Ausganges DUE. Dieses Signal due wird zum Gerät GR1 übertragen und
bewirkt, daß eine Lampe brennt, so lange die Datenübertragung läuft. Mit einem weiteren
Wort vom Typ d wird der Speicher S2 gesetzt und am Ausgang FAS ein Signal fas1 ausgegeben,
das das Gerät GRI zum Senden eines Datums auffordert. Nach Empfang dieses Signals
schaltet das Gerät GR1 ein Signal fbs und ein Datum dat auf seine Ausgänge. Das
Signal fbs gelangt auf den Eingang FBS des Multiplexers MX, der nach dem Aussenden
des Signals fas1 auf ~1"-Signal abgefragt wird. Trifft das Signal fbs ein, wird
mit Hilfe eines Wortes jom Typ d der Speicher 52 gesetzt und über dessen Ausgang
FAE ein Signal fae2 an das Gerät GR2 abgegeben, das diesem-meldet, die Daten dat
zu übernehmen. Danach wird die Anpaßschaltung in Bereitschaft gesetzt, ein Quittungssignal
fbe, das dem Eingang FBE des Multiplexers Mx zugeführt wird, zu empfangen. Hierzu
wird wieder der Eingang FBE des Multiplexers Mx mit Hilfe eines Wortes vom Typ g
und der Akkumulator MC mit Hilfe eines Wortes vom Typ c oder b abgefragt. Trifft
das Quittungssignal fbe ein, wird das Anforderungssignal fae2 zurückgenommen, indem
ein Wort vom Typ e mit der Adresse des Ausganges FAE ausgelesen wird. Das Gerät
GR2 soll darauf mit der Rücknahme des Quittungssignals fbe reagieren. Es wird daher
der Eingang FBE mit Hilfe eines Wortes vom Typ h auf "O" abgefragt.
-
Ist das Signal fbe "O", kann ein neues Datum übertragen werden, sofern
die Datenübertragung noch nicht abgeschlossen ist. Dies wird mit Hilfe eines Signals
etx von 8 Bit gemeldet, das dem Vergleicher VGL zugeführt wird. Ist dieses Signal
"O", bedeutet dies, daß das Gerät GR1 weitere Daten an das Gerät GR2 senden will.
Es wird daher, nachdem die Signale fasl und das Quittungssignal fbs des Gerätes
GR1 zurückgenommen sind, ein neues Anforderungssignal fasl abgegeben. Damit wird
die Übertragung eines zweiten Datums gestartet, das auch das letzte dieses Ubertragungsvorganges
sein soll. Mit der Ausgabe dieses Datums schaltet daher das Gerät
GR1
das Signal etx ein, so daß nach der Rücknahme des Quittierungssignals fbe das Signal
due1 zurückgenommen wird, indem der Speicher S1 mittels eines Wortes vom Typ e rückgesetzt
wird.
-
Ferner wird das Signal fasl zurückgenommen und damit vom Gerät GR1
die Signale fbs und dat sowie etx. Die Anpaßschaltung wird wieder in den Zustand
geschaltet, in dem der Eingang ANR und der Akkumulator MC zyklisch abgefragt werden.
-
8 Patentansprüche 4 Figuren