DE2902080A1 - Daten-kanal-steueranordnung - Google Patents

Description

HITACHI, LTD., Tokyo, Japan

Daten-Kanal-Steueranordnung

Die Erfindung betrifft eine Daten-Kanal-Steueranordnung zum Steuern mehrerer Wähl-Datenkanäle (SEL) und Block-Multiplexer-Kanäle (BLMPX) in Multiplexbetrieb.

Es gibt bereits eine Kanaleinheit mit gemeinsamer Steuerung zum Steuern mehrerer Kanäle in Multiplex-Betrieb durch Steuerschaltungen, die gemeinsam für die Kanäle derart vorgesehen sind, daß eine Schaltung den Befehlsbeginn, eine Schaltung das Befehlsende, eine Schaltung die Datenübertragung usw. steuert (vgl. US-PS 4 056 843).

Die Kanaleinheit mit gemeinsamer Steuerung besteht aus einem Mikroprogramm-Steuerglied (MC), einem Datenübertragungs-Steuerglied (DTC) und Eingabe/Ausgabe (E/A)-Schnitt-

81-(A 3430-03)-Ko-E

909830/0748

stellen (Interface)-Steuergliedern (IFC). Diese Steuerglieder MC, DTC und IFC können unabhängig voneinander betrieben werden. Die Steuerglieder MC und DTC werden gemeinsam von mehreren Kanälen verwendet, während das Steuerglied IFC einzeln für jeden Kanal vorgesehen ist. Die Haupt-Kanal-Steuerfunktionen sind in der unten erläuterten Weise auf diese Steuerglieder verteilt oder diesen zugeordnet. Das Steuerglied MC dient zur Schnittstellen-Steuerung zwischen Kanälen und einer Zentraleinheit (CPU) zur Auslösung eines Eingabe/Ausgabe-Befehls (E/A-Befehls) und einer Eingabe/Ausgabe-Unterbrechung (E/A-Unterbrechung), zur Schnittstellen-Steuerung zwischen Kanälen und einem Hauptspeicher (MS), zur Steuerung zum Auslösen und Beenden des Befehls, zur Befehlsketten-Steuerung,, zur Datenketten-Steuerung, zur indirekten Daten-Adreß(IDA)-Steuerung usw. Das Steuerglied DTC ist zur Steuerung der Datenübertragungen zwischen den Kanälen und Eingabe/Ausgabe-Einheiten (E/A-Einheiten) auf der 1-Byt-Basis vorgesehen, während das Steuerglied IFC E/A-Schnittstellen-Steuerungen ausführt, die zum Auslösen und Beenden von Befehlen und Datenübertragungen erforderlich sind. Auf diese Weise wird die Datenübertragungs-Steuerung, die bei einer relativ hohen Frequenz erfolgt, durch das DTC-Steuerglied ausgeführt, das in Hardware ausgebildet ist und ein schnelles Ansprechen zeigt, während die Ausführung einer komplizierteren Verarbeitung, die bei einer relativ kleinen Frequenz durchgeführt wird, vom Steuerglied MC gesteuert ist.

Die Funktionen der Kanal-Steueranordnung können allgemein in die folgenden vier Hauptsteuerungen eingeteilt werden:

(i) E/A-Schnittstellen-Steuerung,

(ii) Steuerung der Datenübertragungen zwischen Kanälen und E/A-Einheiten,

909830/0748

(iii) Steuerungen, die gleichzeitig mit der Datenübertragungs-Steuerung zwischen Kanälen und E/A-Einheiten auszuführen sind und für die ein schnelles Verarbeiten benötigt wird, wie z. B. Datenketten-Steuerung, Datenübertragungs-Steuerung für Kanal und Hauptspeicher MS sowie IDA-Steuerung, und

(iv) Steuerungen, die nicht gleichzeitig mit der Steuerung für Datenübertragungen zwischen Kanälen und E/A-Einheiten vorgesehen sind oder relativ langsam verarbeitet werden können, wie z. B. eine Steuerung zum Auslösen und Beenden eines Befehls, eine Befehlsketten-Steuerung, eine (Programm-) Unterbrechungs-Steuerung usw.

Die oben im Abschnitt (iii) festgelegte Steuerung oder Verarbeitung soll während einer Datenübertragung zwischen einem Kanal und einer E/A-Einheit abhängig von einem abgegebenen Befehl auftreten und eine Steuerung umfassen, die eine Änderung oder Abwandlung einer Adresse bei der Datenübertragung einschließt, wie z. B. eine Datenketten-Steuerung und eine IDA-Steuerung, die zur kontinuierlichen Übertragung von Daten zu verschiedenen und bestimmten Bereichen oder Stellen des Hauptspeichers MS vorgesehen sind.

Aus den obigen Erläuterungen folgt, daß bei der Kanalanordnung mit der herkömmlichen gemeinsamen Steuerung die Steuerung mittels eines Mikroprogrammes lediglich aus dem Grund durchgeführt wird, daß die zu verarbeitenden Inhalte relativ kompliziert sind und eine häufige Verarbeitung nicht benötigt wird. Folglich kann die bisher übliche Kanal-Steueranordnung nicht an die steigende Anzahl der gemeinsam zu steuernden Kanäle und den schnelleren Betrieb der E/A-Einheiten angepaßt werden, ohne eine Verschlechterung oder Un-

909830/0 748

2902Q80

zulänglichkeit in der Gesamtleistung aufzuweisen, insbesondere hinsichtlich der Funktionen, die ein relativ schnelles Verarbeiten trotz einer relativ kleinen Frequenz benötigen, bei der die Verarbeitungen auszuführen sind, wie dies bei der Datenketten-Steuerung, der Datenübertragungs-Steuerung mit dem Hauptspeicher (MS), der IDA-Steuerung od. dgl. der Fall ist.

Es ist daher Aufgabe der Erfindung, eine Kanal-Steueranordnung gemeinsamer Steuerung mit hoher Leistung anzugeben, die insbesondere Steuerglieder aufweist, die getrennt und unabhängig voneinander für die verschiedenen Steuerungen betrieben werden können, die in den obigen Abschnitten (i), (ii), (iii) und (iv) angegeben sind.

Die erfihdungsgemäße Kanal-Steueranordnung hat zur Lösung dieser Aufgabe eine erste, eine zweite und eine dritte gemeinsame Steuereinrichtung zur Datenübertragungs-Steuerung gemeinsam zu mehreren Kanälen und eine E/A-Schnittstellen-Steuereinrichtung zum einzelnen Steuern der Datenübertragung für jeden der Kanäle. Die erste gemeinsame Steuereinrichtung führt einen Informationsaustausch mit der dritten gemeinsamen Steuereinrichtung und der E/A-Schnittstellen-Steuereinrichtung für die Datenübertragung aus. Die zweite Steuereinrichtung hat einen Kanal-Daten-Puffer-Speicher zum Speichern von Daten entsprechend jedem der Kanäle und führt Datenübertragungen zwischen der dritten Steuereinrichtung und dem Kanal-Daten-Puffer-Speicher sowie zwischen diesem Speicher und der E/A-Schnittstellen-Steuereinrichtung aus. Die dritte gemeinsame Steuereinrichtung führt einen Austausch von Steuerinformation mit der ersten und der zweiten Steuereinrichtung aus, um eine Datenübertragung zwischen einem Hauptspeicher und der zweiten Steuereinrichtung zu be-

909830/0748

2302080

wirken. Die E/A-Schnittstellen-Steuereinrichtung führt einen Datenaustausch mit der ersten und der zweiten Steuereinrichtung aus, um eine Datenübertragung zwischen der zweiten Steuereinrichtung und den E/A-Einheiten auszuführen.

Erfindungsgemäß erfolgt eine Aufteilung oder Verteilung jeder Verarbeitung genau hinsichtlich der Funktionen der einzelnen Kanäle, wodurch eine Kanal-Steueranordnung mit verbesserten Eigenschaften ohne nachteilhaften Einfluß durch eine gesteigerte Anzahl der Kanäle und eine erhöhte Betriebsgeschwindigkeit der E/A-Einheiten erzielbar sind.

Die Erfindung sieht also eine Kanal-Steueranordnung zum Steuern der Datenübertragung zwischen einem Hauptspeicher und mehreren E/A-Einheiten durch mehrere Kanäle vor. Die Anordnung hat eine erste, eine zweite und eine dritte gemeinsame Steuereinheit, die gemeinsam für die mehreren Kanäle vorgesehen sind und unabhängig voneinander betrieben werden können, um die Datenübertragung zu steuern, sowie eine E/A-Schnittstellen-Steuereinheit zum Steuern der Datenübertragung entsprechend jedem der Kanäle. Die für die Datenübertragung erforderlichen Verfahrensschritte oder Verarbeitungen sind auf die Steuereinheiten aufgeteilt, um so eine Multiplex-Steuerung für die mehreren Kanäle auszuführen.

909 830/0748

Anhand der Zeichnung wird die Erfindung nachfolgend beispielsweise näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels der Erfindung,

Fig. 2 ein Blockschaltbild mit Einzelheiten eines in Fig. 1 dargestellten Mikroprogramm-Steuergliedes (MC) ,

Fig. 3 ein Blockschaltbild mit dem Aufbau eines in Fig. 1 dargestellten Datenübertragungs-Steuergliedes (DTC-A),

Fig. 4 ein Blockschaltbild mit dem Aufbau eines in Fig. 1 dargestellten Datenübertragungs-Steuergliedes (DTC-B),

Fig. 5 den Ablauf von Kanal-Operationen nach bis 7 der Erfindung, wobei Fig. 5 in einem Flußdiagramm die Verarbeitung eines Befehlbeginns, Fig. 6A und 6B gemeinsam in einem Flußdiagramm die Datenübertragungs-Verarbeitung und Fig. 7 in einem Flußdiagramm eine Befehlsende-Verarbeitung zeigt,

Fig. 8 ein Blockschaltbild mit einer Multiplex-Steuer-Logik im Mikroprogramm-Steuerglied (MC), das in Fig. 1 dargestellt ist,

909830/0748

2Q0208Q

Fig.9 in einem Blockschaltbild eine Multiplex-Steuer-Logik und eine Stufen-Steuer-Logik in dem in Fig. 1 gezeigten Datenübertragungs-Steuerglied (DTC-A),

Fig. 10 in einem Blockschaltbild eine Multiplex-Steuer-Logik in dem in Fig. 1 dargestellten Datenübertragungs-Steuerglied (DTC-B),

Fig. 11 ein Format eines in Fig. 2 dargestellten Unterkanal-Registers (SBCR),

Fig. 12 ein Format eines in Fig. 4 dargestellten Kanal-Steuer-Registers (CCR-B),

Fig. 13 ein Format eines in Fig. 3 dargestellten Kanal-Steuer-Registers (CCR-A),

Fig. 14 eine MB-Schnittstelle zwischen dem Mikroprogramm-Steuerglied (MC) und dem Datenübertragungs-Steuerglied (DTC-B),

Fig. 15 eine MI-Schnittstelle zwischen dem Mikroprogramm-Steuerglied (MC) und dem Schnittstellen-Steuerglied (IFC) ,

Fig. 16 eine AI-Schnittstelle zwischen dem Datenübertragungs-Steuerglied (DTC-A) und dem Schnittstellen-Steuerglied (IFC),

Fig. 17 eine AB-Schnittstelle zwischen dem Datenübertragungs-Steuerglied DTC-B und dem Datenübertragungs-Steuerglied DTC-A,

Fig. 18 ein Blockschaltbild mit dem Aufbau der in Fig. 2 dargestellten Mikroprogramm-

909830/0748

290208Q

Steuer-Logik (MCL),

Fig. 19 ein Blockschaltbild mit dem Aufbau einer Steuer-Logik (DTCL-A) zum Steuern des Betriebs des in Fig. 3 dargestellten Datenübertragungs-Steuergliedes DTC-A,

Fig. 20 ein Blockschaltbild mit einer Steuer-Logik (DTCL-B) zum Steuern des Betriebs des in Fig. 4 dargestellten Datenübertragungs-Steuergliedes DTC-B,

Fig. 21A eine Multiplex-Steuerung mit dem Daten- und 21B übertragungs-Steuerglied DTC-A,

Fig. 22 den Ablauf der IDA-Steuerung zur Verarbeitung einer Datenkette mit "SCHREIB"-Operationen,

Fig. 23 eine Verarbeitung zum Abrufen "Folgendes IDAW",

Fig. 24 eine Verarbeitung zum Abrufen "Erstes IDAW",

Fig. 25 Verarbeitungs-Anforderungen zum Auslösen von CCR-A und CCR-B zur Ausführung einer Datenkette,

Fig. 26 eine Verarbeitung zum Abrufen von CCW nach Ausführung einer Datenkette,

Fig. 27 eine Verarbeitung TIC zum Ausführen einer Datenkette von "SCHREIB"-Operationen, und

909830/0748

Fig. 28 eine Verarbeitung TIC zum Ausführen einer Datenkette von "LESE"-Operationen.

Fig. 1 zeigt in einem Blockschaltbild eine erfindungsgemäße Kanal-Steueranordnung mit einem Mikroprogramm-Steuerglied (MC) 11, das verschiedene Verarbeitungen oder Verfahrensschritte ausführen kann, wie z. B. Einleiten der Verarbeitung von Befehlen, Abschluß der Verarbeitung von Befehlen und Verarbeiten einer Befehlskette bei einer Verarbeitung für mehrere Kanäle sowie Unterbrechen einer Verarbeitung zu einer Zentraleinheit (CPU). Weiterhin hat die Kanal-Steueranordnung ein Datenübertragungs-Steuerglied (DTC-A) 12 zum Ausführen der Übertragung von Daten zwischen einem Hauptspeicher (MS) und mehreren Kanälen durch Steuern mehrerer Daten-Puffer, die für die Kanäle vorgesehen sind, ein zweites Datenübertragungs-Steuerglied (DTC-B) 13 zum Ausführen einer Datenübertragungs -Steuerung, einer Datenketten-Steuerung und einer indirekten Adreß-Steuerung sowie E/A-Schnittstellen-Steuereinheiten (IFC) 14, die entsprechend jedem Kanal angeordnet sind.

Fig. 2 zeigt ein Blockschaltbild des Mikroprogramm-Steuergliedes bzw. MC 11, Fig. 3 zeigt ein Blockschaltbild des ersten Datenübertragungs-Steuergliedes bzw. DTC-A 12 und Fig. 5 zeigt ein Blockschaltbild des zweiten Datenübertragungs-Steuergliedes bzw. DTC-B 13.

In Fig. 2 hat das Mikroprogramm-Steuerglied MC 11 einen Steuerspeicher (CS) 31 zum Speichern von Mikroprogrammen, eine Mikroprogramm-Steuer-Logik (MCL) 32 zum sequentiellen Auslesen von Mikroprogrammen aus dem Steuerspeicher bzw. CS 31 für deren Ausführung, ein Unterkanal-Register CSBCRi 33 zum

909830/074

Speichern von Steuerinformation an entsprechenden E/A-(Eingabe/Ausgabe-) Adressen, eine Gruppe von Arbeitsregistern (WR) 34, die zum Ausführen eines Mikroprogrammen verwendet werden, und eine Recheneinheit (ALU) 35 zum Durchführen von Rechenoperationen, die benötigt werden, wenn das Mikroprogramm ausgeführt wird.

In Fig. 3 sind vorgesehen ein Kanal-Daten-Puffer-Speicher (bzw. CBS) 41, der für jeden der Kanäle oder IFCs 14 vorgesehen ist, ein Kanal-Steuer-Register (bzw. CCR-A) 42 zum Speichern von Datenübertragungs-Steuer-Information und eine Steuer-Logik (bzw. DTCL-A) 43 zum Steuern des Betriebs von DTC-A.

In Fig. 4 sind vorgesehen ein Kanal-Steuer-Register (bzw. CCR-B) 51 zum Speichern der Datenübertragungs-Steuer-Information und eine Steuer-Logik (bzw. DTCL-B) 52 zum Steuern des Betriebs von DTC-B.

Die Fig. 5 bis 7 zeigen Ablauf- bzw. Flußdiagramme zur kurzen Erläuterung des Betriebs der erfindungsgemäßen Kanal-Steuer anordnung . Die Verarbeitung des Befehlbeginns ist im Flußdiagramm der Fig. 5 gezeigt; das Unterprogramm zur Ausführung der Datenübertragung ist in den Flußdiagrammen der Fig. 6A und 6B dargestellt; und das Unterprogramm zur Verarbeitung bzw. Ausführung des Befehlendes ist im Flußdiagramm der Fig. 7 gezeigt.

Indem kurz die Kanal-Steuerung mittels der Flußdiagramme der Fig. 5 bis 7 beschrieben wird, sei angenommen, daß ein Befehl START-E/A von der Zentraleinheit (bzw. CPU) abgegeben wird, wie dies in Fig. 5 gezeigt ist. Dann wird eine Start-Anzeige START-E/A zu MC 11 von CPU zusammen mit codierten

909830/0748

Zahlen gespeist, die den zugeordneten Kanal und die zugeordnete Eingabe/Ausgabe-Einheit (E/A-Einheit) festlegen. Abhängig von der Start-Anzeige überträgt MC 11 eine Anforderung nach DTC-B 13, um das Kanal-Adreß-Wort (bzw. CAW) auszulesen. Dann liest DTC-B 13 aus dem Hauptspeicher (bzw. MS) das Kanal-Adreß-Wort (bzw. CAW). Das ausgelesene CAW wird dann nach MC 11 übertragen. Die Inhalte von CAW bezeichnen einen Schlüssel KEY, der verwendet wird, wenn ein Zugriff zum Hauptspeicher (bzw. MS) betätigt wird, um einen Eingabe/ Ausgabe- bzw. E/A-Befehl auszuführen, sowie die Adresse (CCW-Adresse) von MS, bei der ein Kanal-Befehls-Wort oder CCW gespeichert ist. Die Mikroprogramm-Steuereinheit oder MC 11 erzeugt eine Anforderung zum Lesen von CCW nach dem Datenübertragungs-Steuerglied oder DTC-B 13 mittels KEY- und CCW-Ädressen. Das aus MS durch DTC-B 13 gelesene Kanal-Befehls-Wort oder CCW wird nach MC 11 übertragen, das dann das Befehl-Beginn-Anzeige-Signal zusammen mit der festlegenden Zahl, die der zu beginnenden Eingabe/Ausgabe-Einheit zugeordnet ist, zum Schnittstellen-Steuerglied oder IFC 14 entsprechend der durch CPU bezeichneten Kanalzahl gibt. Entsprechend dem Befehl-Beginn-Anzeige-Signal führt das Schnittstellen-Steuerglied oder IFC 14 die Beginn-Verarbeitung des Befehls für die bezeichnete Eingabe/Ausgabe-Einheit oder E/A-Einheit aus. Als Ergebnis der Ausführung der Auslöse- oder Beginn-Verarbeitung wird das von der E/A-Einheit verfügbare Einheit-Zustand-Byt (DSB) nach MC 11 gespeist, wonach die Auslöse-Verarbeitung des Befehls abgeschlossen wird» Gleichzeitig mit der durch MC 11 und IFC 14 ausgeführten Befehl-Auslöse-Verarbeitung werden nach der Übertragung von CCW nach MC 11 das Kanal-Steuer-Register oder CCR-B 51 der Datenübertragungs-Steuerung oder DTC-B 13 und CCR-A 42 von JDTC-A 12 abhängig von den Inhalten von CCW ausgelöst. Danach wird entsprechend

90 9 830/0748

290208Q

der indirekten Daten-Adresse (IDA) - wenn vorhanden - die zum Ausführen der tatsächlichen Datenübertragung erforderliche tatsächliche oder reale Daten-Adresse durch Auslesen des indirekten Daten-Adreß-Wortes (IDAW) bestimmt. Wenn der Befehl von der Art "SCHREIB"-Operationen ist, wird der relevante Datenwert zuvor oder vorbereitend aus dem Hauptspeicher MS ausgelesen und im Daten-Puffer CBS 41 von DTC-A 12 gespeichert .

Wenn die oben erläuterte Befehl-Auslöse-Verarbeitung abgeschlossen ist, tritt das Unterprogramm in die Datenübertragungs-Verarbeitung ein. Da die E/A-Start-Verarbeitung durch MC 11 und IFC 14 parallel mit und unabhängig von der vorbereitenden Verarbeitung für die Datenübertragung bei DTC-B

13 und DTC-A 12 ausgeführt wird, ist es unsicher, welche der Verarbeitungen zuerst beendet ist. Damit wird eine synchrone Steuerung benötigt, um sicherzustellen, daß die Datenübertragungs-Verarbeitung ausgelöst wird, nachdem beide oben erläuterten Verarbeitungen abgeschlossen sind. Eine derartige synchrone Steuerung wird erfindungsgemäß verwirklicht, indem der Empfang der Datenübertragungs-Anforderung von IFC

14 gesperrt wird, bis die vorbereitende Verarbeitung für die Datenübertragung bei DTC-A 12 abgeschlossen ist.

Im folgenden werden Datenübertragungs-Verarbeitungs-Operationen für einen Befehl bezüglich verschiedener "SCHREIB"-Operationen anhand der Fig. 6A und 6B näher erläutert. Die Schnittstellen-Steuerung oder IFC 14, für die die Befehl-Auslöse-Verarbeitung abgeschlossen ist, erzeugt eine Datenüber-

9098 30/07 48

tragungs-Anforderung für DTC-A 12, ohne auf die Datenübertragungs-Anforderung von der Eingabe/Ausgabe (E/A)-Einheit zu warten, wenn der ausgelöste Befehl von der Art von "SCHREIB"· Operationen ist. Wenn andererseits der ausgelöste Befehl zu "LESE"-Operationen gehört, wird die Datenübertragungs-Anforderung für DTC-A 12 nur nach dem Empfang der Datenübertragungs-Anforderung von E/A erzeugt. Wenn DTC-A 12 in dem zur Ausführung der Datenübertragung bereiten Zustand ist, wird die Datenübertragungs-Anforderung von IFC 14 zugelassen, wodurch die Datenübertragung auf 1-Byt-Basis ausgeführt wird. Bei der Ausführung der Datenübertragung zwischen DTC-A 12 und IFC gibt DTC-A 12 zu geeigneten Zeiten eine Anforderung für eine Datenübertragung zwischen MS und dem Daten-Puffer-Register (zu einer Zeit, wenn ein freier oder leerer Platz in CBC 41 erzeugt ist), eine Anforderung zum Verarbeiten einer Datenkette (nach Erfassung eines Datenketten-Befehls) und eine Anforderung zum Verarbeiten einer indirekten Daten-Adresse (wenn die Daten-Adresse die Blattgrenze von 2K-Byts erreicht hat) an DTC-B 13 ab, wodurch eine Datenübertragung zwischen MS und E/A durch Ausführung dieser Verarbeitungen durch DTC-B 13 ausgeführt wird.

Wenn eine erforderliche Anzahl der Datenübertragungen zwischen dem betreffenden Kanal und E/A ausgeführt ist, beginnt der Kanal die Abschlußverarbeitung des Befehls. Wenn in Fig. 7 die Restzahl des Datenwertes als "0" in DTC-B 13 erfaßt wird, wird ein Byt der Daten abhängig von der Datenübertragungs-Anforderung von IFC 14 übertragen, das dann gleichzeitig von der Tatsache unterrichtet wird, daß der gerade übertragene eine Byt-Datenwert der letzte Wert ist. Nachdem der letzte Datenwert nach E/A von IFC 14 übertragen wurde, sendet IFC 14 folglich die Befehl-Abschluß-Anzeige nach E/A abhängig von einer weiteren Datenübertragungs-Anforderung

909830/0748

hiervon. Entsprechend der Befehl-Abschluß-Anzeige beendet E/A die Datenübertragung und speist nach IPC 14 das Einheit-Zustand-Byt oder DSB, das den abgeschlossenen Befehl-Zustand darstellt. IFC 14 unterrichtet abhängig hiervon DTC-A 12 von der Tatsache, daß die Datenübertragung abgeschlossen ist. Nach Ausführung der Datenübertragungs-Abschluß-Verarbeitungen bei DTC-A 12 und DTC-B 13 meldet die Schnittstellen-Steuerung oder IFC 14 an MC 11, daß die Befehls-Verarbeitung nunmehr abgeschlossen ist. Die Mikroprogramm-Steuerung oder MC 11 liest die Information über den abgeschlossenen Datenübertragungs- Zustand aus dem Kanal-Steuer-Register oder CCR-B 51 von DTC und führt die Befehlsketten-Verarbeitung oder die E/A-Ünterbrechungs-Verarbeitung bei Bedarf mittels der ausgelesenen Information und dem oben beschriebenen DSB aus.

(i) Multiplex-Steuerungen

Im folgenden werden die Multiplex-Steuerungen näher erläutert, die durch die einzelnen gemeinsamen Steuereinheiten (vgl. oben) für verschiedene Verarbeitungs-Anforderungen von den mehreren Kanälen bewirkt werden.

(a) Multiplex-Steuerungen bei MC 11

Fig. 8 zeigt eine Logik-Einheit zur Verwirklichung der Multiplex-Steuerungen bei MC 11.

Anforderungen von Verarbeitungen für MC 11 von den anderen Steuergliedern umfassen eine Anforderung für eine Verarbeitung des Beginns des Eingabe/Ausgabe-Befehls von CPU, eine Anforderung für eine Verarbeitung des Beginns und Endes eines Befehls von IFC 14 und eine Anforderung für eine

909830/0748

Verarbeitung der Unterbrechung bei der programmierten Steuerung, die von DTC-B 13 beim Ausführen der Datenübertragungs-Steuerung erzeugt ist. Zur Ausführung dieser Anforderungen ordnet MC 11 Mikroprogramme mit drei Prioritäts- oder Vorrangpegeln "0", "1" und "2" zu. Eine dem Pegel zugewiesene kleinere Zahl stellt eine höhere Priorität dar. Indem Prioritäten von drei Pegeln vorgesehen werden, wird eine gerade ausgeführte Verarbeitung unterbrochen, wenn eine Anforderung für eine einer höheren Priorität zugeordnete Verarbeitung erzeugt wird, wodurch die Verarbeitung mit der höheren Priorität bevorzugt gegenüber der unterbrochenen Verarbeitung ausgeführt wird. Ein derartiges Unterbrechen kann als "Zwischenbetrieb" bezeichnet werden. In Fig. 8 ist eine Prioritätseinheit 701 vorgesehen, um die programmierten Steuer-Unterbrechung-Anforderung-Signale PCIREQ(i) von DTC-B 13 zu verriegeln (wobei (i) die die Kanäle festlegenden Zahlen bedeutet), und um die codierte Zahl des Kanales abzugeben, der der höchsten Priorität unter den Anforderungen zugeordnet ist. Weiterhin ist eine zweite Prioritätseinheit 702 vorgesehen, um die Verarbeitung-Anforderung-Signale CQd)CHINT von IFC 14 zu verriegeln und die codierte Zahl des Kanales abzugeben, der mit der höchsten Priorität unter den Anforderungen versehen ist; weiterhin ist ein Gatter 703 vorgesehen, das das Signal PFCHADR, das die Zahl darstellt, die den begonnenen Kanal festlegt, zusammen mit dem E/A-Beginn-Befehl oder einem Befehl SIO von CPU empfängt. Die Signale PCIREQ(i) von den mit den Zahlen "0" und "6" versehenen Kanälen sind von einer Verwendung ausgeschlossen, da sie im Byt-Multiplex-Kanal oder BYMPX verwendet werden, in dem alle Steuerungen durch Mikroprogramme ausgeführt werden. Da sich die Erfindung mit der Steuerung von SEL und BLMPX beschäftigt, wird hier die Beschreibung der Steuerung von BYMPX weggelassen. Eine Zwischenbetrieb-Steuer-Logik 704 bestimmt die Prioritätspegel, mit denen die von den Prioritätseinheiten 701 und 702 und

909830/0748

dem Gatter 703 abgegebenen Verarbeitung-Anforderungen zu verarbeiten sind. Wenn der nunmehr durch MC 11 verarbeitete Posten (Datenwort) kleiner als irgendeine der Verarbeitung-Anforderungen bezüglich der zugeordneten Prioritätsreihenfolge ist, wird die codierte Zahl des Kanals, der die Verarbeitung-Anforderung mit der höchsten Priorität erzeugt, zu einem ODER-Gatter 705 gespeist und in einem der Kanal-Adreß-Register 707, 708 und 709 gespeichert, das mit ECHADR 0 bis 2 bezeichnet und mit dem entsprechenden Prioritäts-Wahl-Pegel versehen ist. Ein in das ODER-Gatter 711 eingespeistes Wähl-Signal wird zu demjenigen für die Verarbeitung mit der höheren Priorität umgeändert, wodurch die Kanal-Zahl (ECHADR), die alternativ danach zu verarbeiten ist, zu den einzelnen Logik-Gliedern in MC 11 gespeist wird. Die Beziehungen zwischen der Prioritätsreihenfolge der verschiedenen Verarbeitung-Anforderungen für MC und die Prioritäts- oder Wähl-Pegel sind in der folgenden Tabelle zusammengefaßt:

Prioritätsreihenfolge Verarbeitung-Anforderungen Wähl-Pegel

0	CQ(1)CHINT	0
1	CQ(2)CHINT	0
2	CQ(3)CHINT	0
3	CQ(4)CHINT	0
4	CQ(5)CHINT	0
5	CQ(7)CHINT	O
6	PCIREQ(O)	0
7	PCIREQ C1)	0
8	PCIREQ(2)	0
9	PCIREQ(3)	O

909830/074»

23Q2080

10 PCIREQ(4) 0

11 PCIREQ(5) 0

12 PCIREQ(7) 0

13 CQ(O)CHINT 1

14 CQ(6)CHINT 1

15 Wahl des Beginns von 2

CPU und Unterbrechung

für CPU

(b) Multiplex-Steuerung bei DTC-A 12

Fig. 9 zeigt ein Logik-Blockschaltbild zur Ausführung der Multiplex-Steuerungen bei DTC-A 12. In dieser Figur sind vorgesehen eine Multiplex-Steuer-Logik-Einheit 1801 für DTC-A und eine Stufen-Steuer-Logik 1802, die weiter unten anhand der Fig. 19 näher beschrieben wird. Verarbeitung-Anforderungen für DTC-A 12 von anderen Steuerungen umfassen die Datenübertragungs-Anforderungen von IFC 14 bzw. Lese/Schreib-Anforderungen für DTC-B 13 von CCR-A 42 und CBS 41. Eine Prioritätseinheit 801 verriegelt die Verarbeitung-Anforderung-Signale CDCHREQ(i) von IFC 14 und gibt die codierte Zahl des Kanales ab, der der höchsten Priorität zugewiesen ist.

Die Zugriff-Anforderungen von DTC-B 13 auf CCR-A 42 und CBS 41 werden bevorzugt gegenüber den Anforderungen CDCHREQ(i) von IFC 14 verarbeitet. Dies kann durch eine Auswahl-Logik 808 erfolgen, die den Empfang aller Anforderungen CDCHREQ(i) von IFC 14 durch die Prioritätseinheit 801 für eine Zeitdauer sperrt, die zum Ausführen der An-

9098SQ/0 7U8

förderung von DTC-B 13 erforderlich ist. Eine Steuer-Logik 811 sperrt den Empfang von CDCHREQ(i) und wird durch DTCL-A 43 in den für eine Datenübertragung unbereiten Zustand gesetzt sowie durch DTC-B 13 in den für die Datenübertragung bereiten Zustand rückgesetzt.

(c) Multiplex-Steuerung bei DTC-B 13

Fig. 10 zeigt ein Logik-Blockschaltbild zur Durchführung der Multiplex-Steuerung bei DTC-B 13. In dieser Figur verriegelt eine Prioritatsexnheit 901 die Signale EDSREQ und STSREQ von MC 11 bzw. DTC-A 12 und gibt in codierter Form die Zahl des Kanales ab, dem die höchste Priori tät zugewiesen ist. Wenn eine der Anforderungen durch die Prioritätseinheit 901 angenommen wird, ist ein Steuer-Flipflop (SBUSY) 902 gesetzt, und gleichzeitig wird die empfange ne Kanal-Zahl in ein Register (SCHADR) 903 eingegeben. Wenn die Anforderung EDSREQ von MC 11 empfangen wird, ist es erforderlich, in das Register 903 die Zahl des Kanales einzugeben, der tatsächlich die Verarbeitung von MC 11 anfordert. Gleichzeitig wird ESHADR beim Register 903 gesetzt. Gleichzeitig mit dem Setzen des Steuer-Flipflops 902 und des Registers 903 (vgl. oben), werden der Inhalt oder die Art der durch die Prioritätseinheit 901 angenommenen Anforderung bei einem Steuer-Register PREQID 906 gesetzt, das zum Bezeichnen der Art der Verarbeitung dient, die durch DTC-B 13 auszuführen ist, und den Empfang von allen weiteren Anforderungen während der Ausführung der einzelnen Verarbeitung durch DTC-B 13 sperrt.

Im folgenden wird die Verarbeitung der Anforderungen, wie z. B. CCW/CGREQ und CTSTREQ von DTC-A 12 und ECRAREQ von MC 11 näher erläutert, die keinen Zugriff auf MS er-

909830/0748

- X-

2302080

fordern, sondern lediglich durch einen Zugriff auf CCR-B 13 zu verarbeiten sind. In Fig. 10 verriegelt eine Prioritätseinheit 904 CCW/CGREQ(i) und CTSTREQ(i) von DTC-A 12 und ECRAREQ von MC 11, um die codierte Zahl des Kanales abzugeben _r dem die höchste Priorität zugewiesen ist. Die durch die Prioritätseinheit 904 angenommene Verarbeitung-Anforderung hat eine kleinere Priorität als die den Zugriff auf MS erfordernde Verarbeitung-Anforderung und kann so durch die Prioritätseinheit 904 nur angenommen werden, wenn kein PREQID beim Register 906 gesetzt ist und keine Verarbeitung-Anforderung für die Prioritätseinheit 901 vorliegt. Nach Empfang der Verarbeitung-Anforderung durch die Prioritätseinheit 904 wird das Steuer-Flipflop (CBUSY) 905 gesetzt, während die Art der angenommenen Anforderung beim Register 906 gesetzt und die Zahl des Kanales mit der angenommenen Anforderung beim Register 903 gesetzt wird. Die beim Register 903 gesetzte Kanalzahl entspricht dem codierten Ausgangssignal von der Prioritätseinheit 904 für die Anforderung von DTC-A 12 sowie ESCHADR für die Anforderung von MC 11.

(ii) Teilung der Kanal-Steuer-Information und Bestimmung des Steuer-Register-Formats

Da die Funktionen, die bisher durch MC und DTC ausgeführt sind, durch die drei Steuerglieder, d. h. MC 11, DTC-A 12 und DTC-B 13 (vgl. Fig. 1) nach der Erfindung auszuführen sind, ist es erforderlich, die Steuer-Information, die zuvor im Kanal-Steuer-Register und im Unterkanal-Register gespeichert wurde, in drei Teile oder Felder zu teilen, die in den jeweiligen Registern der einzelnen Steuerglieder zu speichern sind, und zusätzlich die Steuer-Information fortzuschalten oder zu erhöhen, daß sie an die gesteigerte Bereitschaft- oder Warte-Zeitdauer für die Verarbeitung angepaßt ist. Weiterhin haben

909830/0748

2302080 Il

die Formate der einzelnen Steuer-Register eine merkliche Bedeutung als Medien für einen Informationsaustausch unter den oben erläuterten Steuergliedern. Im folgenden werden die Formate der einzelnen Steuer-Register näher erläutert.

(a) Format von SBCR (vgl. Fig. 11).

SBCR 33 ist für jede Adresse der E/A-Einheiten vorgesehen und besteht aus einem Register mit 12-Byt-Kapazität, um Zustand-Information zu speichern, die für MC 11 benötigt wird, um den Bedingungs-Code für den Eingabe/Ausgabe-Befehl, die Steuer-Information zum Ausführen der Befehlskette und
die Steuer-Information zum Ausführen der Unterbrechung-oder der Zwischenbetrieb-Verarbeitung zu bestimmen.

In der Fig. 11 besteht das Format aus den folgenden Bereichen:

0-0: unverwendet

0 - 1: USQC (Einheits-Folge-Code)

Es ist enthalten, daß die Zustands-Information, wie z. B. ein Befehl, ausgeführt wird, eine
Unterbrechung aufgeschoben wird od. dgl.

0-2: NIQR (nächstes Unterbrechungs-Schlange-Register)

Wenn eine Unterbrechung aufgeschoben wird,
wird eine E/A-Adresse, die als nächste zu
verarbeiten ist, in einer Unterbrechungs-Schlange angezeigt.

0 - 3: BIQR (Rückwärts-Unterbrechungs-Schlange-Register)

Wenn eine Unterbrechung aufgeschoben wird,
wird eine E/A-Adresse angezeigt, die unmittel-

909830/0748

2302080

bar vcr der Unterbrechung zu verarbeiten war.

- O: KEY

Ein Schlüssel von CAW ist enthalten, um zum Auslesen von CCW verwende'· zu werden.

- O: DCC (verschobener Bedingungs-Code)

Nach Ausführen des Befehls "Beginn-E/A-Schnell-Freigabe" wird DCC zeitweise gespeichert, wenn DCC gemeldet werden muß.

- 1 ~ 3: Nächste CCW-Adresse

Die Adresse von CCW im Kanal-Zustand-Wort (CSW) zur Zeit der Eingabe/Ausgabe-Unterbrechung sowie die Adresse von CCW, die zum Ausführen der Befehlskette verwendet wird, die durch DSB begonnen wird, das zur Ende-Einheit einheitlich ist, werden angezeigt.

- O ~ 3: DSB, CSB, Daten-Zählerstand

Diese Bereiche werden zum zeitweisen Speichern von DSB in CSW, des Kanal-Zustand-Byt (CSB) und des Rest-Datenwert-Zähler'standes verwendet, (b) Format von CCR-B (vgl. Fig. 12)

CCR-B 51 ist entsprechend für jeden Kanal vorgesehen und besteht aus einem Steuer-Register einer 24-Byt-Kapazität, um Steuer-Information zu speichern, die verwendet wird für eine Datenübertragungs-Steuerung zwischen DTC-B und MS und dem Kanal, eine Datenkette-Steuerung, eine IDA-Steuerung und eine Datenübertragungs-Ende-Steuerung. Dieses Format besteht aus den folgenden Bereichen:

903830/0748

-JXZ -

ÄS

0-0: KEY

Ein Schlüssel (KEY), der für einen Zugriff auf MS verwendet wird, ist gespeichert. O- 1 ~ 3: Nächste CCW-Adresse

Es wird die Adresse von CCW angezeigt, die zur Ausführung einer Datenkette verwendet wird. Nach Anforderungen für einen Beginn eines Befehls und für Auslesen von CCW für die Befehlskette von MC 11 wird die von MC 11 plus 8 übertragene Adresse von CCW gespeichert. Danach wird der gespeicherte Inhalt für jedes Auslesen von CCW nach Ausführung der Datenkette durch Addition von 8 auf den neuesten Stand gebracht. Wenn ein In-Kanal-Sprung-Befehl (TIC) während der Ausführung der Datenkette erzeugt wird, wird der gespeicherte Inhalt durch die durch TIC gegebene Adresse ersetzt.

1-0: FLAG (Flagge)

Bits, die eine Datenkette (CD), eine Befehlskette (CC), eine ungenaue Wort-Länge-Unterdrückung (SLI), ein Überspringen (SKIP) und IDA bezeichnen, wie dies durch ein Flagge-Feld in CCW angezeigt ist, werden gespeichert.

- 1: CSB

Es ist eine nach Ausführung einer Datenübertragung erzeugte Fehler-Information enthalten. Eine derartige Fehler-Information umfaßt einen Kanal-Steuer-Prüf-Fehler (CCC), einen Kanal-Daten-Prüf-Fehler (CDC), einen Programm-Prüf-Fehler (PC) und einen Schutz-Prüf-Fehler (PRC).

90983 0/0748

2302080

- 2 ~ 3: Datenwert-Zählerstand

Der Rest-Zählerstand der Daten nach Ausführung der Datenübertragung wird angezeigt.

- 1 ~ 3: Nächstes IDAW/Nächste CCW-Adresse + 8

Es wird ein vorbereitend oder zuvor abgerufenes (d. h., vorabgerufenes) indirektes Daten-Adreß-Wort (IDAW) gespeichert. Wenn TIC nach Ausführung einer Datenkette erzeugt wird, ist eine durch TIC plus 8 angezeigte Adresse von CCW gespeichert.
3-0: PF FLAG (PF-Flagge)

Der nach Ausführung der Datenkette vorabgerufene Flaggen-Bereich wird gespeichert. - 1 : PF CSB

Es wird eine während einer Vorabruf-Verarbeitung von CCW, IDAW und Daten nach Ausführung einer Datenkette erzeugte Fehler-Information gespeichert. Die Arten des Fehlers sind die gleichen, wie dies oben anhand von CSB beschrieben wurde.
3-2: PF-Datenwert-Zählerstand

Der Datenwert-Zählerstand-Bereich des vorabgerufenen CCW nach Ausführung einer Datenkette wird gespeichert.

- 1 ~ 3: Daten-Adresse

Die Daten-Adresse in MS bei Ausführung einer Datenübertragung wird angezeigt.

5-1—3: Nächste IDAW-Adresse

Es wird eine Adresse in MS angezeigt, bei der das nächste auszuführende IDAW gespeichert ist.

(c) Format von CCR-A (vgl. Fig. 13)

CCR-A 42 ist entsprechend für jeden Kanal vorge-

90 S8 30/0748

-JA -

2302080

sehen und besteht aus einem Steuer-Register einer 8-Byt-Kapazität, um darin eine Steuer-Information von CBS 41 und eine Information zum Steuern verschiedener Verarbeitungs-Anforderungen für DTC-B 13 von DTC-A 12 zu speichern. Dieses Format besteht aus den folgenden Bereichen:

0-0-0: CD

Anzeige einer Datenkette.

0-0-1: IDA

Anzeige von IDA.

0-0-2: SKIP

Anzeige eines Überspringens in gelesenen Daten.

0-0-3: NIDAWW (Nächstes IDAW-Warten) 0-0-4: CADRW (Steuer-Adresse-Warten) 0-0-5: DADRW (Daten-Adresse-Warten)

0-0-6: FNIDAW (Abrufen nächstes IDAW)

Vier Bits von 0-0-3 bis 0-0-6 dienen zur Steuerung der Folge der Ausführung von Anforderungen, wenn die Anforderungen für eine Datenübertragung mit MS, für ein Auslesen von CCW einer Datenkette bzw. für ein Auslesen von IDAW mehrfach erzeugt werden. Eine genaue Beschreibung der einzelnen Bits wird im folgenden im Zusammenhang mit der Datenübertragungs-Verarbeitung gegeben.

0-1-0~1: SRF (Speicher-Anforderung-Ausfall)

Diese Bits dienen zum Speichern einer Unregelmäßigkeit, die in der Datenübertragungs-Verarbeitung mit MS auftritt. Eine genaue Beschreibung der einzelnen Bits wird weiter unten im Zusammenhang mit der Verarbeitung von Ausfällen oder Fehlern gegeben.

09830/0748

2 J O 2 O 8 O

0-1-2: DR 0 (Daten-Anforderung O)

Die Abgabe einer Daten-Speicher-Anforderung an MS von CBS 41 wird von DTC-A 12 an DTC-B 13 mitgeteilt.

0-1-3: DR 1 (Daten-Anforderung 1)

Die Abgabe einer Daten-Lese-Anforderung an CBS 41 von MS wird an DTC-B 13 von DTC-A 12 mitgeteilt.

0-1-4-6: CF (Steuer-Abruf)

Die Arten der gelesenen Anforderungen für CCW und IDAW von DTC-A 12 bis DTC-B 13 sowie Ergebnisse des Lesens werden gespeichert. Eine genaue Beschreibung dieser Bits wird weiter unten im Zusammenhang mit der Datenübertragungs-Verarbeitung gegeben.

0-2: SP (Beginn-Zeiger)

Die erste Adresse von CBS 41 nach einer Datenübertragung mit MS wird angezeigt. Die erste Adresse wird für jede Ausführung einer Datenübertragung zwischen einem Kanal und MS auf den neuesten Stand gebracht.

O-3: LP (letzter Zeiger)

Die letzte Adresse von CBS 41 wird angezeigt, bei der die Datenübertragung mit MS noch ausgeführt werden kann.

1-0-5: LDT (letzte Datenübertragung)

Gemeinsam mit "LESE"- und "SCHREIB"-Operationen wird die Tatsache angezeigt, daß die Datenübertragung mit IFC 14 noch nicht ausgeführt ist. Diese Bits werden gesetzt, wenn CCW bei der anfänglichen Beginn- oder Befehlskette abgerufen ist, und rückgesetzt, wenn CD(i)CHREQ von IFC

90S830/0748

14 empfangen wird, sowie erneut gesetzt nach Empfang des CDLDX von IFC 14 oder wenn der Wert des Rest-Byt-Zählerstandes gleich "O" bei einem Befehl bezüglich "LESE"-Operationen wird. Andererseits werden bei einem Befehl bezüglich "SCHREIB"-Operationen diese Bits erneut auch nach Information des LDT von IFC 14 gesetzt.

1-0-6: COM O (COmM und O)

1-0-7: COM 1 (COmM und 1)

Diese Bits dienen zum Kennzeichnen oder Festlegen eines Befehls, der gerade ausgeführt und vorbereitet wird, indem die drei niederwertigsten Bits des Befehl-Musters von CCW decodiert werden, das bei der anfänglichen Beginn- oder Befehlskette abgerufen ist. Es gibt folgende Kombinationen:

COM 0 COM 1 Befehle

SCHREIBEN LESEN

RÜCKWÄRTS-LESEN

1-1: CP (Laufender Zeiger)

Es wird die Adresse von CBS 41 angezeigt, bei der die nächste Datenübertragung zwischen DTC-A 12 und IFC 14 auszuführen ist.

1-2*" 3: Datenwert-Zählerstand

Der Rest-Zählerstand des Datenwertes bei der Ausführung der Übertragung wird angezeigt.

O	O
1	O
1	1

908330/0748

--Ä7 -

(iii) Schnittstellen zwischen Steuerungen

In der Kanal-Steueranordnung einschließlich mehrerer gemeinsamer Steuerungen zum Steuern mehrerer Kanäle ist es von Bedeutung, wie die Schnittstellen zwischen den einzelnen Steuereinheiten in standardisierter Weise so auszulegen sind, daß mehrere Kanäle mit verschiedenen Zuständen gleichwertig behandelt und die den einzelnen Steuereinheiten zugewiesenen vorbestimmten Funktionen genau ausgeführt werden können. Im folgenden werden Beschreibungen der Schnittstellen zwischen den Steuereinheiten nach der Erfindung anhand der Fig. 14-17 gegeben, wobei Fig. 14 die Schnittstellen zwischen MC 11 und DTC-B 13, Fig. 15 die Schnittstellen zwischen MC 11 und IFC 14, Fig. 16 die Schnittstellen zwischen DTC-A 12 und IFC 14 und Fig. 17 die Schnittstellen zwischen DTC-A 12 und DTC-B 13 zeigen.

(a) Schnittstellen zwischen MC 11 und DTC-B 13 (als MB-Schnittstelle bezeichnet)

In Fig. 14, die die MB-Schnittstelle zeigt, haben die an den verschiedenen Signalleitungen angebrachten Marken die folgenden Bedeutungen:

EDSPEQ: Verarbeiten eines Anforderungssignales nach

MS, das durch das Mikroprogramm eingestellt

ist.

DESIDLE: Empfang von EDSREQ bei DTC-B 13. ECRAREQ: Anforderungssignal zum Auslesen von CCR-B 51

ist von MC 11 nach DTC-B 13 gespeist. ESEND: Abschluß der angeforderten Operationen von

DTC-B 13.

909830/0748

ESERR:

EDSCNT 0-2

0	O	οι
O	O	1
O	1	O
O	1	1.
1	O	O
1	O	1
1	1	O
1	1	1

3f

Erfassen eines bestimmten Fehlers bei DTC-B 13

für die Anforderung nach MS von MC 11.

Es gibt folgende Arten von Anforderungen an MS:

O 1 2 Inhalte

In BYMPX-Steuerung zu verwenden

speichern CSW abrufen CAW abrufen CCW für BYMPX-Steuerung

ESCHADR: Adresse des Kanals mit Anforderung an MS.

QDPWF: Es wird eine Fragment-Schreib-Flagge für MS nach Speicherung einer Information angefordert.

QDDT 0: Datenbus zum Übertragen einer in MS zu speichernden Information.

QDDT 1: Adresse von MS, zu der ein Zugriff erfolgen soll.

DQDT 0: Datenbus zum Übertragen einer aus MS und CCR-B 51 gelesenen Information.

QDKEY: übertragen eines zu verwendenden KEY (eines

Schlüssels), wenn ein Zugriff auf MS erfolgt.

PCIREQ: Eine PCI-Verarbeitungs-Anforderung wird an MS 11 abgegeben, wenn PCI (programmierter Steuer-Unterbrechungs-Befehl) während der Ausführung einer Datenkette durch DTC-B 13 erfaßt wird. Diese Anforderung ist für jeden Kanal vorgesehen .
(b) Schnittstellen zwischen MC 11 und IFC 14

(im folgenden als Mi-Schnittstelle bezeichnet)

909830/0748

2302080

In Fig. 15, die die Mi-Schnittstelle zeigt,

stellen die an den verschiedenen Signalleitungen angebrachten Marken die folgenden Posten dar:

QC(i)CHSEL:

QCEOBUS:

CQ(X)CHINTi

CQEIBUS:

CQ(i)MEINT:

(c)

Informationsaustausch zwischen dem bezeichneten IFC 14 und MC 11 durch die dazwischen aufgebaute Koppel-Schnittstelle. Die Marke kann durch CHSEL für die Informationsübertragung zum einzelnen IFC 14 zu einer Zeit ersetzt werden. Datenbus zum übertragen von Information zu einzelnen IFCs 14 von MC 11 . Befehl über Operation von IFC 14 ist im ersten Byt enthalten.

Vorliegen von Information, die von IFC 14 nach MC 11 zu übertragen ist. Da CHINT's nach MC gleichzeitig von mehreren IFC's 14 gespeist werden können, erfolgt die Verarbeitung von CHINT entsprechend der vorbestimmten Prioritätsreihenfolge auf der Seite von MC 11. Datenbus zum übertragen von Information nach MC 11 von IFC 14. Ein Signal QC(DCHSEL bezeichnet diejenigen IFC's 14, deren Information lediglich durch diesen Datenbus übertragen werden kann.

Erfassen einer Schnittstellen-Steuer-Prüfung ICC oder Kanal-Steuer-Prüfung CCC durch IFC 14.

Schnittstellen zwischen DTC-A 12 und IFC 14 (im folgenden als AI-Schnittstelle bezeichnet)

In Fig. 16, die die AI-Schnittstelle zeigt, stellen die an den verschiedenen Signalleitungen vorgesehenen Marken die folgenden Posten dar:

909330/0748

2302080

CD(DCHREQ:

DC(X)REQOK:
DC(X)TRNS:

DCBOBUS:

CDBIBUS:

CDLDX:

CDLDT:

DCCDT:

DCCT O ~ 3:
DCCKHLT:

DCBIBUSPE:
DC(i)CCWINV:

Verarbeiten eines von IFC 14 an DTC-A 12 abgegebenen Anforderungssignales. Empfang eines Signales für CD(i)CHREQ-Ein Signal, das anzeigt, daß eine Daten- und Steuer-Information von DTC-A 12 zu IPC 14 übertragen werden.

Datenbus zum übertragen von Daten an IFC 14 von DTC-A 12.

Datenbus zum Übertragen von Daten an DTC-A 12 von IFC 14.

Ein Signal, das den Empfang des Befehl-Ende-Signales von E/A bei Abgabe an DTC-A 12 von IFC 14 anzeigt.

Ein Signal, das anzeigt, daß der letzte Datenwert von CCW, der gerade in der Datenkette für die Ausführung des Befehls der "SCHREIB"-Operations folgen ausgeführt wurde, nach E/A übertragen wurde.

Signal, das von DTC-A 12 nach IFC 14 gespeist ist und anzeigt, daß die Abgabe der Datenket.ten-Unterweisung für den Befehl gerade ausgeführt wird.

Signal, das von DTC-A 12 nach IFC 14 gespeist ist und den Rest-Zählerstand des Datenwertes angibt.

Signal, das von DTC-A 12 nach IFC 14 gespeist ist und das Ende der Datenübertragung wegen der Erfassung eines Ausfalles oder Fehlers befiehlt. Erfassen eines Paritätsfehlers in den Daten auf CDBIBUS.

Signal, das nach IFC 14 gespeist ist und anzeigt, daß die Datenübertragungs-Verarbeitungen bei DTC-A 12 und DTC-B 13 abgeschlossen sind.

909330/0748

2202080

(d) Schnittstelle zwischen DTC-A 12 und DTC-B 13 (als AB-Schnittstelle bezeichnet)

In Fig. 17, die die AB-Schnittstelle zeigt,

stellen die an den verschiedenen Signalleitungen vorgesehenen Marken die folgenden Posten dar:

STSREQ(i)

CRAREQ:

CRCHAD j

CBSSTREQ:

CBSFEREQ:

CCWCGREQ(i)

Verarbeiten eines Anforderungssignales an DTC-B 13 von DTC-A 12, das für jeden Kanal vorgesehen ist. Die Art der angeforderten Verarbeitung ist durch die Inhalte von CCR-A 42 bezeichnet. Signal zum Anfordern eines Zugriffs auf CCR-A 42, das von DTC-B 13 nach DTC-A 12 gespeist ist, um die Art der angeforderten Verarbeitung abhängig von Annahme der Verarbeitungs-Anforderung von DTC-A 12 durch DTC-B 13 zu bestimmen. Zahl zum Kennzeichnen des Kanales, zu dem eine Zugriff-Anforderung von DTC-B 13 abgegeben ist. Signal zum Anfordern einer Speicherung von Daten, die aus MS in CBS 41 bei Einspeisung in · DTC-A 12 von DTC-B 13 ausgelesen sind. Signal zum Anfordern eines Auslesens von Daten aus CBS 41 zum Speichern in MS bei Einspei*- sung von DTC-B 13 in DTC-A 12.

Signal, das von DTC-A 12 nach DTC-B 13 gespeist ist, um die Verarbeitung anzufordern, so daß das vorabgerufene CCW durch das vorliegende oder tatsächliche CCW abhängig von der abgeschlossenen Übertragung des letzten Datenwertes des vorliegenden CCW bei IFC 14 nach Ausführung der Datenkette ersetzt ist. Dieses Signal ist für jeden Kanal vorgesehen.

909830/0748

230208Q

ZS

CTSTREQ(i): Signal, das von DTC-A 12 nach DTC-B 13 abgegeben ist, um die Übertragung des letzten Rest-Zählerstandes des Datenwertes von CCR-A 42 nach CCR-B 51 abhängig vom vollständigen Abschluß der Datenübertragung anzufordern. Dieses Signal ist für jeden Kanal vorgesehen.

CCWCGACPT(i): Signal, das von DTC-B 13 nach DTC-A 12 gespeist ist, um über die Annahme von CCWCGREQ zu informieren. Dieses Signal ist auch für jeden Kanal vorgesehen.

CTSTACPT(i): Signal, das von DTC-B 13 nach DTC-A 12 abgegeben ist, um über den Empfang von CTSTREQ zu informieren, wobei das Signal für jeden Kanal vorgesehen ist.

CROBUS: Datenbus zum Übertragen der aus CCR-A 42 gelesenen Information nach DTC-B 13.

CRIBUS: Datenbus zum Übertragen von in CCR-A 42 zu speichernder Information nach DTC-A 12 von DTC-B 13.

CBOBUS: Datenbus zum Übertragen der aus CBS 41 gelesenen Daten nach DTC-B 13.

CBIBUS: Datenbus zum Übertragen der in CBS 41 zu

speichernden Information nach DTC-A 12 von DTC-B 13.

CRSTREQ: Von DTC-B 13 nach DTC-A 12 abgegebenes Signal, um das Einschreiben in CCR-A 42 anzufordern.

Im folgenden werden die Operationen der verschiedenen Steuereinheiten und die Schnittstellen-Operationen zwischen den Steuereinheiten zum Ausführen der Befehl-Beginn-Verarbeitung, der Datenübertragungs-Verarbeitung und der Befehl-Ende-Verarbeitung, wie diese oben anhand der Fig. 7 aufgezeigt wurden, in Einzelheiten näher beschrieben, indem den im Flußdiagramm der Fig. 7 dargestellten Unterprogrammen an-

909830/0748

- -as -

hand der Fig. 18, 19 und 20 gefolgt wird, die jeweils Blockschaltbilder von MCL 32, DTCL-A 43 und DTCL-B 52 zeigen.

Anhand der Fig. 18 wird der Ablauf der Operationen bei MCL 32 kurz erneut betrachtet. Eine der an MC 11 von den anderen Steuergliedern abgegebenen Verarbeitungs-Anforderungen wird wahlweise durch eine Multiplex-Steuer-Logik 1701 angenommen, wodurch die codierte Zahl des Kanales entsprechend der angenommenen Anforderung als ECHADR (vgl. auch Fig. 8) zur CPU-Schnittstellen-Steuer-Logik 1703, MB-Schnittstellen-Steuer-Logik 1704, MI-Schnittstellen-Steuer-Logik 1705, SBCR-Steuer-Logik 1706 und WR-ALU-Steuer-Logik 1707 gespeist wird, während die Inhalte der angenommenen Anforderung der CS-Steuer-Logik 1702 mitgeteilt werden. Abhängig von den Inhalten der angenommenen Anforderung bestimmt die CS-Steuerung 1702 die Adressen von CS 31, bei denen ein zur Ausführung der angeforderten Verarbeitung erforderliches Mikroprogramm gespeichert ist, und liest die MikrounterWeisungen oder Mikrobefehle sequentiell aus CS 31 aus. In Übereinstimmung mit den ausgelesenen Mikrounterweisungen sind die verschiedenen, oben beschriebenen Steuereinheiten entsprechend gesteuert, um die angeforderte Verarbeitung auszuführen .

Im folgenden wird in Fig. 19, die den Ablauf der Operationen von DTCL-A 43 zeigt, eine der Verarbeitungs-Anforderungen , die an DTC-A 12 von den anderen Steuerungen abgegeben ist, selektiv durch eine Multiplex-Steuer-Logik 1801 angenommen. Die Inhalte der angenommenen Anforderung und die den hiermit zugeordneten Kanal kennzeichnende oder festlegende Zahl werden zu einer Stufen-Steuer-Logik 1802 übertragen, die die angeforderte Verarbeitung in drei kontinuier-

909830/0748

2302080

liehe Stufen teilt, wie dies oben anhand der Fig. 9 erläutert wurde. Zu diesem Zweck hat die Stufen-Steuer-Logik 1802 Steuer-Flipflops 802, 803 und 804, um anzuzeigen, ob die zugeordneten Verarbeitungsstufen tatsächlich die geteilten und zugeordneten Verarbeitungen ausführen, und Register HCHADR 0-805, HCHADR 1-806 und HCHADR 2-807, die Anzeigen der Kanalzahl geben, für die die Verarbeitung tatsächlich oder wirklich bei den zugeordneten Stufen ausgeführt wird. Im folgenden wird auch die Fig. 9 näher erläutert. Mit der oben beschriebenen Anordnung ist es möglich, die verschiedenen Verarbeitungs-Anforderungen auszuführen, die von drei Kanälen in überlappter Weise (Rohrleitungs-Verarbeitung) ausgehen. Die Steuersignale sowie die von den einzelnen Verarbeitungsstufen der Stufen-Steuer-Einheit 1802 verfügbare(n) Kanalzahl(en) wird (werden) zur AI-Schnittstellen-Steuer-Logik 1803, AB-Schnittstellen-Steuer-Logik 1804, CCR-A-Steuer-Logik 1805 und CBS-Steuer-Logik 1806 übertragen, wodurch die angeforderte Verarbeitung ausgeführt wird.

In der Fig. 20, die den allgemeinen Aufbau von DTCL-B 52 zeigt, wird eine der Verarbeitungs-Anforderungen für DTC-B 13 von den anderen Steuergliedern wahlweise durch eine Multiplex-Steuer-Logik 1901 angenommen, wodurch der Inhalt der angenommenen Anforderung zu einer Folge-Steuer-Logik 1902 übertragen wird, während die der angenommenen Anforderung zugeordnete Kanalzahl als SCHADR an eine AB-Schnittstellen-Steuer-Logik 1904 und eine CCR-B-Steuer-Logik 1905 abgegeben wird. Abhängig von der angenommenen Anforderung erzeugt die Folge-Steuer-Logik 1902 eine erforderliche Folge zum Steuern einer MB-Schnithstellen-Steuer-Logik 1903, der AB-Schnittst.ellen-Steuer-Logik 1904, der CCR-B-Steuer-Logik 1905 und einer MS-Schnittstellen-

909830/0748

2Q02080

Steuer-Logik 1906, wodurch die angeforderte Verarbeitung ausgeführt werden kann.

(iv) Befehl-Beginn

(1) Empfang eines START-E/A-Befehls

Wenn ein START-E/A-Befehl in CPU abgegeben wird, liegt an den Eingängen von MC 11 ein Beginn- oder Start-Anzeige-Signal SIO zusammen mit der Beginn- oder Start-Kanal-Zahl PFCHADR und der Beginn- oder Start-E/A-Zahl PFIOADR (nicht dargestellt). Das Signal SIO wird in die Zwischenbetrieb-Steuer-Logik 704 der MC 11-Multiplex-Steuer-Logik 1701 in MCL 32 eingespeist. Die Zwischenbetrieb-Steuer-Logik 704 bestimmt dann, ob MC 11 die Beginnoder Auslöse-Verarbeitung zu dieser Zeit ausführen kann. Da, wie oben im Abschnitt 1 "Multiplex-Steuerung" erläutert wurde, die von CPU abgegebene Auslöse-Verarbeitung-Anforderung mit der niedersten Priorität des Pegels "2" ausgeführt wird, ist diese Anforderung durch MC 11 nur dann angenommen, wenn andere Verarbeitungen, die höheren Prioritäten zugewiesen sind, nicht ausgeführt werden. Sonst wird die Annahme von SIO verzögert, bis die andere Verarbeitung bei MC 11 abgeschlossen wurde. Wenn das Signal SIO von der Zwischenbetrieb-Steuer-Logik 704 aufgenommen wurde, wird das Steuersignal eingeschaltet, das ermöglicht, daß das Ausgangssignal eines UND-Gatters 703, an dessen Eingang die Beginn- oder Start-Kanal-Zahl liegt, an den Eingang des ODER-Gatters 705 abgegeben wird, und das Steuersignal wird ebenfalls eingeschaltet, das ermöglicht, daß der Ausgang des ODER-Gatters 705 beim Register 709 eingestellt wird, um die Kanalzahl zu speichern, die mit dem Prioritätspegel "2" ausgeführt wird, wodurch die Beginn- oder Start-Kanal-Zahl in das Register

909830/0748

2802080

709 eingespeist wird. Wenn danach das Ausführungs-Anzeige-Signal des Prioritätspegels 2 (Wähl-Pegel 2) eingeschaltet wird, damit das Ausgangssignal des Registers 709 in das ODER-Gatter 711 eingespeist werden kann, wird die Beginnoder Start-Kanal-Zahl nach MC 11 als die Kanal-Zahl ECHADR gespeist, deren Verarbeitung nunmehr ausgeführt wird. Danach wird die Adresse von CS 31, bei der das Mikroprogramm zum Verarbeiten des Befehl-Beginns gespeichert ist, durch die CS-Steuer-Logik 1702 vorbereitet, wodurch die Verarbeitung des Befehl-Beginns durch die Ausführung des Mikroprogrammes ausgeführt wird.

(2) Bestimmung des Zustandes von Start-E/A

Die erste Verarbeitung, die nach der abgeschlossenen Auslöse-Verarbeitung des Befehles auszuführen ist, liegt in der Bestimmung, ob die Start-E/A in dem zur Annahme des begonnenen oder gestarteten Befehles bereiten Zustand ist. Unter der Steuerung der CS-Steuer-Logik 1702 werden das ECHADR-Ausgangssignal von der MC-Multiplex-Steuer-Logik 1701 und das PFIOADR-Ausgangssignal von der CPU-Schnittstelle-Steuer-Logik 1703 zur SBCR-Steuer-Logik 1706 gespeist, um so SBCR entsprechend der Start-E/A auszulesen und in das Arbeitsregister WR2 (34) einzugeben, dem der Prioritäts-Wähl-Pegel 2 zugewiesen ist. Danach wird abhängig von dem durch ALU 35 bestimmten Muster von USQC in SBCR der Zustand der Start-E/A entschieden. Wenn die Start-E/Ä im Ruhezustand ist, wird die Verarbeitung des Befehls eingeleitet oder ausgelöst.

(3) Abruf-Verarbeitung von CAW

(a) CAW-Abruf-Anforderung an DTC-B 13 von MC 11

Um das in MS bei einer festen Adresse (72ste Adresse) gespeicherte CAW auszulesen, steuert die MB-Schnittstellen-

909830/0748

- 9T -

2302080 HO

Steuer-Logik 1704 die MB-Schnittstelle, um eine Anforderung an DTC-B 13 zum Abrufen von CAW abzugeben. In der MB-Schnittstelle (vgl. Fig. 14) wird dann das Verarbeitungs-Anforderungs-Signal EDSREQ eingestellt, und die EDSCNT's O, 1 und 2 zum Anzeigen der Art der Verarbeitungs-Anforderung werden auf "1, 0, 1" eingestellt. Die Beginn- oder Start-Kanal-Zahl ECHADR wird durch ESCHADR eingestellt, während QDKEY auf alle "O's" in dem Richtungssinn des Schlüssels eingestellt wird, um die überprüfung für einen Speicher-Schutz auszusparen, und die 72ste Adresse wird bei QDDT1 eingestellt, was eine MS-Adresse anzeigt. Auf diese Weise wird die CAW-Abruf-Anforderung erzeugt.

(b) Empfang der CAW-Abruf-Anforderung bei DTC-B 13

EDSREQ wird in die Prioritätseinheit 901 der Multiplex-Steuer-Logik 1901 in DTCL-B 52 eingespeist. Unter den von DTC-B 13 angenommenen Verarbeitungs-Anforderungen ist die Verarbeitungs-Anforderung von MC 11 an MS der höchsten Priorität zugewiesen. Entsprechend wird diese Anforderung unmittelbar angenommen, wenn DTC-B 13 im Ruhezustand ist, d. h., wenn PREQID 906 keine Last aufweist. Sonst muß EDSREQ warten, bis PREQID 906 im Ruhezustand ist, wonach die Anforderung zur Prioritätseinheit 901 bevorzugt über andere Anforderungen zugelassen wird. Dann wird das SBUSY-Flipflop 902 gesetzt, EDSREQ wird bei PREQID 906 eingestellt, und ESCHADR wird zu SCHADR 903 angesteuert. Wenn das EDSREQ vorliegt, wird eine der Arten der Anforderung bei PREQID 906 eingestellt, dann gibt die MB-Schnittstellen-Steuer-Logik 1903 das Antwort-Signal DESIDLE an MC 11 ab und empfängt EDSCNT, QDKEY und QDDT1 unter dem Befehl der Folge-Steuer-Logik 1902. Wenn die Folge-Steuer-Logik 1902 die CAW-Abruf-Anforderung auf der Basis der Inhalte von EDSCNT er-

909830/0748

2302080

HA

kennt, beauftragt die Steuer-Logik 1902 die MS-Schnittstellen-Steuer-Logik 1902, die CAW-Abruf-Anforderung an MS mittels QDKEY und QDDT1 als KEY- und CAW-Adressen von MS abzugeben. Wenn CAW von MS übertragen wird, antwortet die MB-Schnittstellen-Steuer-Logik 1903 auf MS, indem dort das Abschluß- oder End-Signal ESEND eingespeist wird, und stellt CAW auf DQDTo für die übertragung unter der Steuerung der Folge-Steuer-Logik 1902 ein.

(4) Abruf-Verarbeitung von CCW

Abhängig von ESEND von DTC-B 13 überträgt die CS-Steuer-Logik 1702 CAW von DQDTo nach WR2-34 und befiehlt der MB-Schnittstellen-Steuer-Logik 1704, EDSREQ einzustellen sowie die CCW-Abruf-Anforderung von "110" auf EDSCNT einzustellen, während die KEY- und die CCW-Adressen in CAW auf QDKEY bzw. QDDT.. eingestellt werden, wodurch die CCW-Abruf-Anforderung an DTC-B 13 abgegeben wird. Nach Empfang von EDSREQ der CCW-Abruf-Anforderung liest DTC-B 13 den Wert CCW aus MS in ähnlicher Operation wie bei der obigen CAW-Abruf-Anforderung und überträgt das gelesene CCW an MC 11, während die vorbereitende Verarbeitung für die Datenübertragung ausgeführt wird.

(5) Start- bzw. Beginn-Verarbeitung von E/A

Nach Empfang der Antwort ESEND von DTC-B 13 für die CCW-Abruf-Anforderung wird CCW auf DQDT₀ nach WR2-34 unter der Steuerung der CS-Steuer-Logik 1702 eingestellt. Gleichzeitig wird durch Steuerung der M1-Schnittstellen-Steuer-Logik 1705 die Einheit QC(i)CHSEL für das zu beginnende IFC 14 eingestellt, während die Befehl-Start-Anzeige, die Start-E/A-Zahl und der Befehl nach QCEOBUS übertragen werden. Gleichzeitig stellt MC 11 die Einheit USQC

90S83Q/0748

von SBCR 33 auf den Bereitschaftszustand zum Warten auf das Ende der Start-Verarbeitung ein und beendet die Verarbeitung des Prioritätspegels 2.

Das zur Ausführung der Start-Verarbeitung von E/A befohlene IFC 14 steuert die E/A-Schnittstelle, um E/A der durch MC 11 bezeichneten Kennzeichnungsnummer auszulösen, den Befehl zu übertragen, DSB zu empfangen und die E/A-Start-Verarbeitung abzuschließen. Sodann stellt IFC 14 die Einheit CQ(DCHINT ein, um MC 11 vom Abschluß der E/A-Start-Verarbeitung zu unterrichten.

(6) Empfang von CQ(i)CHINT bei MC 11

CQ(I)CHINT werden durch MC 11 entsprechend der oben im Abschnitt 1 "Multiplexesteuerung" beschriebenen Reihenfolge angenommen. Da CQ(i)CHINT von BLMPX und SEL mit dem Prioritäts-Wähl-Pegel O verarbeitet werden, ist die Kanalzahl beim ECHADR₀-Register 707 eingestellt.

Wenn CQ(i)CHINT von der Multiplex-Steuer-Logik 1701 von MC 11 angenommen wird, schickt die CS-Steuer-Logik 1702 die Einheit QC(i)CHSEL von der MI-Schnittstellen-Steuer-Logik 1705 nach IFC 14 zurück. Abhängig von QC(i)CHSEL unterrichtet IFC 14 die Einheit MC 11 vom Abschluß einer E/A-Start-Verarbeitung mittels CQEIBUS und überträgt die Start-E/A-Zahl und das von E/A übertragene DSB nach MC 11 über CQEIBUS. Die CS-Steuer-Logik 1702 verwendet ECHADR und die von IFC 14 gesandte Start-E/A-Zahl, um erneut SBCR der entsprechenden E/A von SBCR 33 nach WRO-34 auszulesen, das Warten des Abschlusses der Start-Verarbeitung von USQC zu bestätigen und das DSB zu prüfen. Wenn DSB normal ist, unterrichtet zu dieser Zeit die CPU-Schnittstellen-Steuer-Logik 1703 die CPU von dem Bedingungs-Code 0, d. h., vom Abschluß der Start-Verarbeitung als

909830/0748

- -4T7 -

Ergebnis des START-E/A-Befehls.

(7) Vorbereitende Verarbeitung der Datenübertragung

DTC-B 13 überträgt CCW nach MC 11. Gleichzeitig führt unter der Steuerung der Folge-Steuer-Logik 1902 die CCR-B-Steuer-Logik 1905 die Auslösung des durch SCHADR von CCR-B 51 einzunehmenden Bereiches aus. Die Auslöse-Verarbeitung für CCR-B 51 erfolgt durch Einstellen des Schlüssels, der zum Abrufen von CCW beim Bereich für KEY verwendet wird, Einstellen des Wertes gleich der CCW-Adresse, die zum Abrufen von CCW plus 8 beim Bereich für die nächste CCW-Adresse verwendet wird, Einstellen der Flagge des abgerufenen CCW bei dem Bereich für die Flagge und durch Einstellen der Daten-Adreß-Bits von CCW beim Bereich für die nächste IDAW-Adresse im Fall IDA=I und beim Bereich für die Daten-Adresse im Fall IDA=O, während alle übrigen Bereiche auf "O's" gelöscht sind. Sodann wird CRAREQ durch die AB-Schnittstellen-Steuer-Logik 1804 eingestellt, um dadurch CCR-A 42 auszulösen.

(8) Empfang von CRAREQ bei DTC-A 12

In DTC-A 12 wird die Verarbeitungs-Anforderung von DTC-B 13 mit der höchsten Priorität durch die Multiplex-Steuer-Logik 1801 angenommen und für die für die Verarbeitung dieser Anforderung benötigte Zeit werden die Verarbeitungs-Anforderungen von IFC 14 vor einer Annahme durch die Prioritätseinheit 801 gesperrt. Damit kann DTC-B 13 die angeforderte Verarbeitung nach Ablauf einer vorbestimmten und mit dem Verarbeitungs-Anforderungssignal synchronisierten Zeitdauer ausführen. Bei der Auslösung von CCR-A 42 nach Empfang von CRSTREQ sperrt die Multiplex-Steuer-Logik 1801 den Empfang der Verarbeitungs-Anforderung von IFC 14 für ei-

909830/0748

nen einzigen Operationszyklus. Folglich kann DTC-B 13 Information bei CCR-A 42 nach zwei Operationszyklen einstellen, da die Verarbeitungs-Anforderungen von IFC 14 in überlappter Weise in drei Stufen bei DTC-A 12 verarbeitet sind. Eine derartige überlappte Verarbeitung ist im Zeitdiagramm der Fig. 21A gezeigt. Entsprechend stellt nach Zeitablauf von zwei Operationszyklen von der Abgabe

von CRSTREQ an _f DTC-B 13 die Einheit SCHADR und das eine Information auslösende CCR-A 42 bei CRCHAD bzw. CRIBUS ein, während bei der CCR-A-Steuer-Logik 1805 von DTC-B 13 der Bereich von CCR-A 42 für den durch CRCHAD angezeigten Kanal auf der Basis der CCR-A-Auslöse-Information ausgelöst wird. Die ausgelösten Inhalte in CCR-A 42 umfassen Bits von CD, IDA und SKIP im Flaggen-Feld von CCW, COM im Befehls-Feld von CCW bzw. einen Datenwert-Zählerstand im Datenwert-Zählerstand-Feld von CCW. Wenn keine Anzeige von IDA vorliegt (d. h. IDA=O), werden SP und CP vom Daten-Adreß-Feld von CCW ausgelöst und gleichzeitig eingestellt, und zusätzlich wird auch auf einen "SCHREIB"-Befehl DR. eingestellt. Wenn DR- eingestellt ist, setzt die AB-Schnittstellen-Steuer-Logik 1804 die Einheit STSREQ(i), um dadurch DTC-B 13 von Abruf-Daten von MS anzufordern. Wenn eine Anzeige einer indirekten Daten-Adresse für IDA=I vorliegt, wird CF_Q_₂ auf "011" bei der Auslösung von CCR-A eingestellt, was das Vorliegen einer Abruf-Anforderung für das erste IDAW anzeigt, wodurch die AB-Schnittstellen-Steuer-Logik 1804 die Einheit STSREQ(i) einstellt, um die Anforderung für IDAW an DTC-B 13 abzugeben.

STSREQ(i) von DTC-A 12 werden durch die Multiplex-Steuer-Logik 1901 von DTC-B 13 in der oben im Abschnitt "Multiplex-Steuerung" beschriebenen Folge angenommen, und

909830/0748

-ft-

2002080

die Steuerung wird zur Folge-Steuer-Logik 1 9O2 umgeändert. Wenn der zu verarbeitende Gegenstand als STSREQ(i) bestimmt ist, stellt die Folge-Steuer-Logik 1902 unmittelbar CRAREQ ein und liest DR_0-1 und CF_n_„ aus CCR-A 42 aus, um die Inhalte der Anforderung zu gewinnen. Die Folge, in der CRAREQ angenommen und bei DTC-A 12 ausgeführt wird, ist vollkommen die gleiche wie im Fall von CRSTREQ. Die Inhalte der ausgelesenen CCR-A 42 werden durch CROBUS übertragen.

DTC-B 13 bestimmt die Inhalte der angeforderten Verarbeitung aus den Inhalten von DR_{n 1} und CF_{n o}, um die entsprechende Verarbeitung auszuführen.

Bei der Abruf-Anforderung für das erste IDAW werden die KEY- und die nächste IDAW-Adresse von CCR-B 51 ausgelesen, um die Abruf-Anforderung von IDAW an MS abzugeben. Abhängig von der Übertragung von IDAW von MS befiehlt die Folge-Steuer-Logik 1902 der CCR-B-Steuer-Logik 1 905, die Einheit IDAW im Daten-Adreß-Bereich von CCR-B 51 zu speichern, und anschließend der AB-Schnittstellen-Steuer-Logik 1904, SP und CP von CCR-A 42 entsprechend den Inhalten von IDAW auszulösen. Die CCR-B-Steuer-Logik 1905 erkennt die Feststellung der Daten-Adresse nach der Auslösung von SP und CP und stellt DR₁ ein, wenn COM die "SCHREIB"-Operationen festlegt, wodurch STSREQ(i) bei der AB-Schnittstellen-Steuer-Logik 1904 eingestellt ist. DTC-B 13 empfängt STSREQ(i) und liest, wenn DR₁ den Wert "1" hat, die KEY- und Daten-Adresse aus CCR-A 42, um dadurch MS zur Übertragung von Daten anzuweisen.

Wenn die Daten von MS übertragen werden, bringt DTC-B 13 die Daten-Adresse von CCR-B 51 auf den neuesten Stand, stellt CBSSTREQ für DTC-A 12 ein und überträgt auf CBS 41

909830/0748

die von MS über CBIBUS abgerufenen Daten. Die Annahme-Operation für CBSSTREQ bei DTC-A 12 erfolgt in gleicher Weise wie für CRSTREQ und CRAREQ. Der Zeitpunkt, zu dem die Daten in CBS von DTC-B 13 geschrieben sind, tritt nach zwei Operationszyklenvon der Abgabe von CBSSTREQ auf, da ein Zugriff zu CBS 41 bei der ersten Stufe erfolgt, wie dies aus Fig. 21 zu ersehen ist.

(9) Synchronisier-Steuerung

Die vorbereitende Verarbeitung für die Datenübertragung bei DTC-B 13 und DTC-A 12 wurde so abgeschlossen, und damit kann nun die Anforderung für die Datenübertragung von IFC 14 angenommen werden. Das Sperren des Empfangs der Datenübertragungs-Anforderung von IFC 14, das DTC-A 12 auferlegt ist, wird durch die Steuer-Logik 811 der Multiplex-Steuerung 1801 entfernt (Fig. 9). Die Steuer-Logik 811 ist aufgebaut, um gewöhnlich die Annahme der Verarbeitungs-Anforderung von IFC 14 zu sperren, die dem Kanal zugeordnet ist, für den kein Befehl ausgeführt wird. Die obige Sperr-Bedingung wird entfernt, wenn die Daten-Adresse eingestellt ist, d. h., die Auslöse- oder Anfangswerte von SP und CP werden auf "LESE"-Befehl oder - bei in CBS 41 gespeicherten Daten - auf "SCHREIB"-Befehl eingestellt.

(v) Datenübertragungs-Verarbeitung

(1) Verarbeitung der Datenübertragung zwischen Kanal und E/A

Wenn die Start-Verarbeitung des Befehls zu E/A abgeschlossen wurde, stellt IFC 14 unmittelbar CD(i)CHREQ ein und gibt eine Datenübertragungs-Anforderung an DTC-A 12 auf einen "SCHREIB"-Befehl ab. Bei einem "LESE"-Befehl

909830/0748

stellt IFC 14 nach Empfang von Daten von E/A die Einheit CD(i)CHREQ ein. Wenn die vorbereitende Verarbeitung für die Datenübertragung bei DTC-A 12 abgeschlossen wurde, empfängt die Multiplex-Steuer-Logik 1801 die Einheit CD(i)CHREQ, und die Verarbeitung wird in drei Stufen unter der Steuerung der Stufen-Steuer-Logik 1802 in der in Fig. 21A gezeigten Weise ausgeführt. Wenn insbesondere CD(i)CHREQ durch die Multiplex-Steuer-Logik 1801 angenommen wird, ist das Steuer-Flipflop 802 im ersten Operationszyklus (Stufe) eingestellt, und gleichzeitig ist die Kanal-Zahl bei Empfang auf HCHAR 0-865 eingestellt. In diesem Zyklus stellt die AI-Schnittstellen-Steuer-Logik 1803 die Einheit DC(i)REQOK ein, während die CCR-A-Steuer-Logik 1805 den Wert CCR-A der Kanal-Zahl ausliest, wie dies durch HCHAR₀ angedeutet ist, wodurch eine Adresse von CBS 41, zu der ein Zugriff erfolgen soll, von HCHARq und CP vorbereitet ist. Im 0-ten (nullten) Operationszyklus werden die Inhalte des Steuer-Flipflops 802 zum Steuer-Flipflop 803 verschoben, während die Inhalte von HCHAR 0-805 nach HCHAR 1-806 verschoben sind. Was im ersten Operationszyklus ausgeführt wird, ist das Fortschreiben von CCR-A und das Lesen von Daten von CBS 41 auf einen "SCHREIB"-Befehl oder das zum Speichern der Daten erforderliche Verarbeiten auf CDBIBUS in CBS 41 auf einen "LESE"-Befehl. Das Fortschreiben der Inhalte von CCC-A erfolgt durch Fortschreiben von CP und Subtrahieren von 1 (eins) vom Datenwert-Zählerstand. Im zweiten Operationszyklus werden die Inhalte des Steuer-Flipflops 803 zum Steuer-Flipflop 804 verschoben, während die Inhalte von HCHAR 1-806 nach HCHAR 2-807 verschoben werden. Das im zweiten Operationszyklus ausgeführte Verarbeiten liegt im Einstellen von DC(i)TRNS von der AI-Schnittstellen-Steuer-Logik 1803 und im Einstellen der aus CBS 41 gelesenen Daten auf DCBOBUS zur Übertragung nach IFC 14.

909830/0748

Die in drei Stufen ausgeführte Verarbeitung (vgl. oben) kann in überlappter Weise ausgeführt werden, wie dies in Fig. 21B gezeigt ist. Insbesondere ist es möglich, wahlweise die Verarbeitungs-Anforderung mit der um eins höchsten Priorität für jeden Operationszyklus unter mehreren Verarbeitungs-Anforderungen anzunehmen, die in der Multiplex-Steuer-Logik 1801 auftreten. Obwohl mehrere Verarbeitungs-Anforderungen beträchtlich nahe zueinander in den Zyklen in Fig. 21B gezeigt sind, um deutlich die überlappten Verarbeitungen herauszustellen, sei darauf hingewiesen, daß die tatsächlich erzeugten Verarbeitungs-Anforderungen in den Zyklen voneinander weiter beabstandet sind.

(2) Verarbeitung der Datenübertragung mit MS

Wenn die CCR-A-Steuer-Logik 1805 die Inhalte von CCR-A 42 in der ersten Stufe auf den neuesten Stand bringt, wird auf der Basis des neuesten Wertes von CP entschieden, ob es erforderlich ist, die Datenübertragung mit MS auszuführen. Wenn das Ergebnis der Entscheidung bestätigend ist, werden DR-Bits in CCR-A 42 auf einen "LESE"-Befehl eingestellt, um das Vorliegen einer Daten-Speicher-Anforderung an MS anzuzeigen. Wenn andererseits die Datenübertragungs-Anforderung auf einen "SCHREIB"-Befehl vorliegt, werden DR--Bits in CCR-A 42 gesetzt. Abhängig vom Setzen von DRq- oder DR--Bits, setzt die AB-Schnittstellen-Steuer-Logik 1804 den Wert STSREQ(i). Das Verarbeiten im Falle des gerade gesetzten DR- entspricht genau dem Verarbeiten bei der vorbereitenden Datenübertragungs-Verarbeitung, bei der die Datenübertragung nach CBS 41 von MS abhängig von dem gerade gesetzten DR- ausgeführt wird, wie dies oben erläutert ist. Wenn beim Setzen von DR_Q das Setzen des DR₀~Bits von den Inhalten von CCR-A 42 nach dem Empfang von STSREQ(i) bei DTC-B 13 erkannt wird, ist CBS FEREQ gesetzt, und der Datenwert

9G9830/0748

2302080

wird von CBS 41 über den Bus CBOBUS ausgelesen, um nach MS übertragen zu werden. Mit Ausnahme dieser Operation erfolgt die Verarbeitung in der gleichen Weise wie die Verarbeitung beim Setzen von DR₁. Nach der Datenübertragung auf MS bringt DTC-B 13 den Wert von SP von CCR-A 42 auf den neuesten Stand

(3) Abruf-Verarbeitung von IDAW

DTC-B 13 ruft das erste IDAW ab und stellt CF_Q_₂ auf "001" ein, um IDAW vorabzurufen, wenn SP von CCR-A 42 auf dessen Anfangswert eingestellt ist. Dann wird STSREQ(i) durch DTC-A 12 eingestellt, und IDAW wird von MS durch DTC-B 13 mittels der nächsten IDAW-Adresse und KEY (Schlüssel) von CCR-B 51 abgerufen und in CCR-B 51 beim Bereich für das nächste IDAW gespeichert. Nach Abschluß der Datenübertragung mit MS werden danach die Inhalte beim Bereich des nächsten IDAW zum Bereich für die Daten-Adresse verschoben, wenn der auf den neuesten Stand gebrachte Wert der Daten-Adresse die Seiten- oder Blatt-Grenze anzeigt (d. h., die Grenze bei 2K Bytes). Nach dem Fortschreiben von SP von CCR-A 42 wird der Wert von CF_0-2 auf "001" eingestellt, wodurch die folgende Vorabruf-Anforderung für IDAW von DTC-A 12 abgegeben werden kann.

(4) Datenketten-Verarbeitung

In diesem Abschnitt wird die Verarbeitung einer Datenkette eines "SCHREIB"-Befehls erläutert, für den eine Vorabruf-Verarbeitung von CCW ausgeführt ist. Wenn bei der Ausführung eines "SCHREIB"-Befehls mit Datenkette-Anzeige die Daten-Abruf-Anforderung für MS als die letzte zum Ausführen des vorliegenden CCW aufgrund der Erkenntnis bestimmt wird, daß der Rest-Datenwert-Zählerstand kleiner als

909830/0748

-ja -

2302080

die Anzahl der Bytes für die Datenübertragung mit MS ist, stellt DTC-B 13 die Einheit CF_Q_₂ auf "100" gleichzeitig mit DR₁ ein. Folglich stellt nach Abschluß der Daten-Abruf-Verarbeitung DTC-A 12 wieder STSREQ(i) ein, da CF_Q_₂ den Wert "100" hat, wodurch eine CCW-Abruf-Anforderung an DTC-B 13 abgegeben wird, das so CCW von MS mittels der nächsten CCW-Adresse und KEY (Schlüssel) in CCR-B 51 abruft. Die Flagge des vorabgerufenen CCW wird beim Bereich PFFLAG von CCR-B 51 gespeichert, der Datenwert-Zählerstand wird beim Bereich PF DATA COUNT (PF-Datenwert-Zählerstand) gespeichert, und die Daten-Adresse wird im Bereich DATA ADDRESS (Daten-Adresse) gespeichert, wenn IDA der Flagge gleich "O" ist, oder beim Bereich Nächste IDAW-Adresse, wenn IDA=I vorliegt. Weiterhin wird bei IDA=I der Wert CF_Q_₂ in CCR-A 42 auf "001" eingestellt, um dadurch das erste IDAW abzurufen.

Wenn andererseits das Ergebnis des auf den neuesten Stand gebrachten Datenwert-Zählerstandes in CCR-A 42 beim Ausführen der Datenübertragung zwischen DTC-A 12 und IFC den Wert "0" annimmt, unterrichtet DTC-A 12 die Einheit IFC von der Tatsache, daß der vorliegende Datenwert der letzte Wert für den Befehl mit der Datenkette-Anzeige ist, indem DCCDT und DCCT_0-3 auf "1" und "000" eingestellt sind. Folglich stellt IFC 14 die Einheit CD(i)CHREQ nach Übertragung des letzten Datenwertes auf E/A ein, und es stellt CDLDT nach Empfang des letzten Datenwertes durch E/A ein, und es unterrichtet DTC-A 12 von der Tatsache, daß der letzte Datenwert auf E/A übertragen wurde. Dann stellt DTC-A 12 den Wert CCWCGREQ(i) ein, um für DTC-B 13 anzuzeigen, daß die Datenübertragung von CCW mit der Datenkette-Anzeige abgeschlossen ist. Danach verschiebt DTC-B 13 PFFLAG nach FLAG (Flagge) in CCR-B 51 und löst CCR-A 42 aus, um die

90983 0/0 74 8

- AS -

U 2002080

Ausführung des verketteten CCW dadurch einzuleiten.

(5) Folge-Steuerung für Vorabruf-Verarbeitungen für mehrere Datenworte bzw. Posten

Die Anforderungen für eine Datenübertragung von MS sowie das Abrufen von IDAW und CCW mit Ausnahme der Datenübertragungs-Anforderung an MS für einen "LESE"-Befehl werden alle zuvor verarbeitet, bevor die Daten oder Informationen tatsächlich benötigt werden, und es besteht die Möglichkeit, daß mehrere Datenworte gleichzeitig ausgegeben werden. Unter einer derartigen Bedingung ist eine Steuerung für eine Anordnung der genauen Verarbeitungs-Folge durch die Steuer-Bits von CF_Q_₂ und NIDAWW, CADRW, DADRW und FNIDAW in CCR-A 42 möglich.

Im folgenden werden diese Steuer-Bits näher erläutert. In diesem Zusammenhang sei erwähnt, daß die Steuer-Bits nicht notwendig bei CCR-A 42 vorliegen müssen, sondern an jedem Platz gespeichert werden können, sofern ein Zugriff zu diesen Bits gemeinsam von DTC-A 12 und DTC-B 13 erlaubt ist.

0-0-3: NIDAWW (Nächstes IDAW Abwarten)

Diese Bits werden gesetzt, wenn ein Widerspruch zwischen der Abruf-Anforderung für IDAW, das nach übertragung der Daten mit der Anzeige von IDA eingestellt ist, und der Abruf/Speicher-Anforderung für die Daten auftritt. D. h., dies gilt für den Fall, in dem trotz Erfüllung der Bedingungen zur Ausführung der Abruf/Speicherung der Daten die in dieser Ausführung zu verwendende Daten-Adresse durch das folgende oder nächste IDAW angezeigt wird, dessen

909830/0748

2302080

Abruf-Operation noch nicht abgeschlossen ist. In einem derartigen Fall muß eine Anforderung für eine Abruf/Speicherung von Daten erneut erzeugt werden, wenn die Abruf-Operation des nächsten IDAW abgeschlossen wurde. Diese Bits werden zum Speichern dieser Tatsache verwendet.

Beispielsweise sei angenommen, daß die durch ein erstes IDAW angezeigte Daten-Adresse bei einer Stelle um ein Byt vor der Blatt- oder Seiten-Grenze beginnt. Wenn unter einer derartigen Annahme der Abruf des ersten IDAW ausgeführt wurde, wird eine erste Daten-Abruf-Anforderung vor einer Ausführung des Abrufes des nächsten IDAW zuerst abgegeben. Da der gültige Datenwert unter den abgerufenen Werten lediglich bis ein Byt beträgt, wird versucht, nacheinander die nächste Daten-Abruf-Anforderung abzugeben. Jedoch kann die hierfür zu verwendende Adresse nicht bestimmt werden, wenn nicht das nächste IDAW abgerufen ist, da die Blattoder Seiten-Grenze vorbeigelaufen ist. Zu dieser Zeit ist jedoch der Abruf des nächsten IDAW noch nicht abgeschlossen. Entsprechend wird die Einstellung der Daten-Abruf-Anforderung zeitweise aufgeschoben, während die Bits von NIDAWW eingestellt sind, und die Abruf-Operation für das nächste IDAW wird zuvor ausgeführt. Nach Abschluß dieser Abruf-Operation wird die Abruf-Anforderung für Daten erneut abgegeben.

0-0-4: CADRW (Steuer-Adresse Abwarten)

CADRW kann eingestellt werden, wenn IDA und die Datenkette gleichzeitig angezeigt sind. D. h., wenn das nächste CCW entsprechend der Anzeige der Datenkette abgerufen werden soll, kann die CCW-Abruf-Anforderung nicht abgegeben werden, wenn nicht die vorhergehende Abruf-Operation des nächsten IDAW abgeschlossen wurde. Unter einer derarti-

909830/0748

--5tr-

2002080

So

gen Bedingung werden diese Bits von CADRW gesetzt, damit die Abruf-Anforderung für CCW nach Abschluß der Abruf-Operation für das nächste IDAW wieder abgegeben werden kann.

O-O-5: DADRW (Daten-Adresse Abwarten)

DADRW kann eingestellt werden, wenn der Datenwert mit IDA-Anzeige übertragen wird. Ein nächstes IDAW, das gerade die Abruf-Anforderung abgibt, besteht aus diesen Bits, die in dem Feld einer Daten-Adresse von CCR-B zu speichern sind, wenn das nächste IDAW abgerufen wird.

Gewöhnlich wird das nächste abgerufene IDAW in CCR-B bei dem Bereich für das nächste IDAW gespeichert und zum Feld einer Daten-Adresse verschoben, wenn die Daten-Adresse die Blatt- oder Seiten-Grenze erreicht hat. Wenn jedoch der Abruf des nächsten IDAW zu dieser Zeit noch nicht abgeschlossen wurde, muß das nächste abgerufene IDAW unmittelbar als die Daten-Adresse verwendet werden. Diese Bits werden zu diesem Zweck verwendet.

0-0-6: FNIDAW (Nächstes IDAW Abrufen)

FNIDAW wird in der Datenketten-Operation der "SCHREIB"-Art mit IDA-Anzeige verwendet. Bei der Datenkette mit "SCHREIB"-Befehl wird das nächste CCW vorabgerufen, bevor die Datenübertragung durch CCW, die gerade ausgeführt wird, abgeschlossen wurde. Ein derartiger Vorabruf wird ausgeführt, wenn die durch das vorliegende CCW in CCR-B 51 bezeichnete Daten-Adresse nicht mehr verwendet wird (d. h., nach der Beendigung des letzten Daten-Abrufes durch das vorliegende CCW). Wenn

909830/0748

IDA durch das vorabgerufene CCW bezeichnet wird, wird der Abruf bis zum ersten IDAW ausgeführt.

Der Ablauf der oben beschriebenen Verarbeitungen ist in Fig. 22 gezeigt, in der CHSAR ein Adreß-Register für MS und SDIR ein Daten-Register bezeichnen, in dem die von MS übertragenen Daten eingestellt sind. Beide Register sind in der in Fig. 20 gezeigten MS-Schnittstelle-Steuer-Logik 1906 vorgesehen.

Wenn ein weiteres nächstes IDAW nacheinander abzurufen ist, ist kein Bereich in CCR-B 51 verfügbar, bei dem das abgerufene nächste IDAW gespeichert werden kann, wie aus Fig. 22 zu ersehen ist. Das abgerufene nächste IDAW kann eigentlich in den Bereich "Nächste CCR-Adresse +8" (vgl. Fig. 22) eingegeben werden. Jedoch ist dieser Bereich gewöhnlich besetzt, da die Datenkette ausgeführt wird. Folglich wird die gerade ausgeführte Datenübertragung von CCW bis zum Ende fortgesetzt und "Nächste CCW-Adresse +8" wird ersetzt durch "vorliegende CCW-Adresse + 8", wodurch der Abruf des nächsten IDAW ausgeführt wird, nachdem der Bereich "Nächste CCW-Adresse +8" leer wurde.

FNIDAW wird für die Speicherung verwendet, um den Abruf des nächsten IDAW zu bewirken, nachdem die Steuerung zum nächsten CCW geschaltet wurde.

0-1-4 CF₀ (Steuer-Abruf 0)
0-1-5 CF₁ (Steuer-Abruf 1)
0-1-6 CF₂ (Steuer-Abruf 2)

909830/0748

230208Q

Drei Bits von CF₀, CF- und CF₂ werden codiert, um die Art der Abruf-Anforderung zu speichern, die von DTC-A 12 an DTC-B 13 abgegeben wird. Diese können auch als Bits zum Speichern der Ergebnisse (normal oder anormal) der Abruf-Operation verwendet werden.

CF_n, CF₁, CF „ Bedeutungen

0 0: Keine Wirkung

0 1: Abruf-Anforderung für nächstes IDAW

ist abgegeben.

10: Vorabruf von CCW in Datenkette des

"SCHREIB"-Befehls wurde abgeschlossen. Wenn Anzeigen von TIC und IDA vorliegen, bedeutet dies, daß das Abrufen der Daten-Adresse auch abgeschlossen wurde.

11: Abruf-Anförderung für erstes IDAW

ist abgegeben.

0: Abruf-Anforderung für CCW durch Datenkette liegt vor.

1: Vorliegen einer Unregelmäßigkeit im

vorabgerufenen nächsten IDAW (bezüglich einer Programm-Prüfung od. dgl.) wird angezeigt.

110: Da vorabgerufenes CCW für Datenkette

als TIC gefunden wurde, wird Abruf-Anforderung für adressiertes CCW durch TIC abgegeben.

111: Unregelmäßigkeit (bezüglich Programm-Überprüfung od. dgl.) wurde in Abruf-

Anforderungen durch CR_{n Λ} „ = "011"

υ, ι , δ

bzw. "100" bzw. "110" gefunden.

909830/0748

2302080

Im folgenden wird die Zeitsteuerung zur Abgabe der oben beschriebenen verschiedenen Abruf-Anforderungen

näher erläutert. Dabei wird CF,

= "001" vereinfacht

"O, 1, 2 durch CF 001 wiedergegeben. Das gleiche gilt für andere

Bit-Kombinationen. CFO01

Die Zeitsteuerung für die Abgabe der Abruf-Anforderung für das nächste IDAW ist wie folgt:

(1) Zu der Zeit, wenn die Abruf-Operation des ersten IDAW normal abgeschlossen wurde: In diesem Zusammenhang ist darauf hinzuweisen, daß das nächste IDAW des nächsten oder folgenden CCW für die Datenkette des "SCHREIB"-Befehls abgerufen wird, nachdem die Datenübertragung des vorliegenden CCW vollständig ausgeführt wurde. Es wird auf die Beschreibung über FNIDAW verwiesen.

(2) Zu der Zeit, wenn der letzte Datenwert einer Seite oder eines Blattes (2K Bytes) abgerufen und bei der Ausführung von "SCHREIB"/"LESE"-Befehlen mit IDA-Anzeige gespeichert wurde, d. h., wenn die Adresse der an MS abgegebenen Anforderung dargestellt ist durch:

SCHREIBEN/LESEN

X-

-XX

1 ι 1 ! 1 i 1 I 1 ι 1

χ I χ ι χ I χ I χ

RÜCKWÄRTS LESEN

-XX

O ι O I O ! O ' O I O

ι ι Ί f χ ι χ ι χ ι χ ι χ

I 1 f ■

909830/0748

- 54 -

2 ü ü 2 O 8

Das nächste abgerufene IDAW ist IDAW, das die Seite oder das Blatt nach der nächsten Seite oder dem nächsten Blatt anzeigt. (Hinweis: IDW, das die nächste Seite oder das nächste Blatt anzeigt, wird vorabgerufen und in CCR-B eingegeben.)

(3) Zu der Zeit, wenn die Datenübertragung durch das vor liegende CCW vollständig ausgeführt wurde, wobei FNIDAW gleich "1" ist: Es wird auf den ersten Abschnitt (1) und auf die Beschreibung über FNIDAW verwiesen.

(4) Zu der Zeit, wenn der Abruf für das nächste IDAW nor mal abgeschlossen wurde, wobei DADRW gleich "1" ist: Bei DADRW = "1" kann das nächste abgerufene IDAW unmittelbar als Daten-Adresse verwendet werden, und somit kann ein weiteres nächstes IDAW abgerufen werden.

Der Verarbeitungsablauf für CF 001 ist in Fig. 23 gezeigt.

Die Zeitsteuer-Bedingungen zur Abgabe der Abruf-Anforderung für das erste IDAW sind erfüllt, wenn keine Unregelmäßigkeit bezüglich einer Programm-Überprüfung oder dgl. für das abgerufene CCW gefunden wurde, der Befehl nicht TIC ist und die Flagge von IDA den Wert "1" hat.

CCR-A 42 und CCR-B 51 von DTC-B 13 werden entsprechend den Inhalten des abgerufenen IDAW ausgelöst. Der relevante Verarbeitungsablauf ist in Fig. 24 dargestellt.

909 8 3 0/0748

2002080

CF 100

Die Zeitsteuerung für die Abgabe der Abruf-Anforderung für CCW für die Datenkette ändert sich abhängig davon, ob der betreffende Befehl von der Art "SCHREIB"- oder "LESE"-Operation ist.

a) Bei dem Befehl bezüglich "SCHREIBEN" muß die Vorabruf-Anforderung nach Abschluß des letzten Daten-Abrufs für das vorliegende CCW abgegeben werden. Sonst wird das Daten-Adreß-Feld von CCR-B 51 durch die Daten-Adresse des vorabgerufenen CCW ersetzt.

Das vorabgerufene CCW wird in CCR-B 51 bei dessen vorabgerufenem Bereich gespeichert. Wenn die Datenübertragung des vorliegenden CCW vollständig ausgeführt ist (der letzte Datenwert wurde zu E/A übertragen), werden der Ersatz in CCR-B 51 und die Auslösung von CCR-A 42 bewirkt. Jedoch wird die Daten-Adresse an dem Bereich eingeführt, wo die Daten des vorliegenden CCW ursprünglich eingegeben wurden. Der relevante Verarbeitungsablauf ist in Fig. 25 gezeigt.

Wenn das vorabgerufene CCW den Wert TIC hat, wird CF 110 eingestellt, und die Abruf-Anförderung für das durch TIC adressierte CCW wird abgegeben.

Wenn IDA für das vorabgerufene CCW angezeigt wird, ist CF 011 eingestellt, und die Abruf-Anforderung für das erste IDAW wird abgegeben. Der Verarbeitungsablauf für CF 100 ist in Fig. 26 unter der Annahme dargestellt, daß das nächste CCW nicht TIC ist.

909830/0748

2302080

Der Verarbeitungsablauf ist in dem Fall, in dem das nächste CCW auch TIC ist, in Fig. 27 gezeigt.

b) Für den Befehl "LESEN"

Ein Vorabruf von CCW wird für den Befehl einer Art von "LESE"-Operationen nicht ausgeführt. Nachdem der letzte Datenwert für das vorliegende CCW empfangen wurde (d. h., wenn der Rest-Byt-Zählerstand Null wird), wird die Abruf-Anforderung für CCW ausgesandt.

Bis das Abrufen von CCW abgeschlossen ist, wird die Annahme des Datenübertragungs-Anforderungssignales CD(i)CHREQ zu DTC-A 12 von IFC 14 gesperrt. Wenn das nächste CCW durch TIC gegeben ist oder IDA angezeigt wird, ist die Annahme von CD(i)CHREQ verzögert, bis das Abrufen der Daten-Adresse abgeschlossen wurde.

Wenn das abgerufene CCW durch TIC gegeben ist, wird CF 110 erfaßt, und die Abruf-Anforderung für das durch TIC adressierte CCW wird abgegeben. Wenn IDA bezeichnet ist, wird CF 011 eingestellt, und die Abruf-Anforderung für das erste IDAW wird abgegeben.

CF 110

Wenn das durch die Datenkette abgerufene CCW durch TIC gegeben ist, wird der Wert von CF auf "110" eingestellt, und das durch TIC adressierte CCW wird abgerufen.

909830/0748

Wenn das durch TIC adressierte CCW wieder TIC ist, wird eine Programm-Überprüfung ausgeführt.

Wenn IDA für das durch TIC adressierte CCW angezeigt wird, ist CF 011 eingestellt, und die Anforderung für das erste IDAW wird abgegeben.

Der Verarbeitungsablauf für CF 110 ist in Fig. 28 gezeigt.

(vi) Verarbeitung für Abschluß-Befehl

(1) Verarbeitung für Abschluß-Datenübertragung:

Wenn der Rest-Datenwert-Zählerstand Null bei der Ausführung von CCW mit keiner Anzeige einer Datenkette in DTC-A 12 erfaßt wird, ist DCCDT auf "O" eingestellt, während DCCT _ auf "000" eingestellt ist, wodurch die Anzeige des Abschlusses oder Endes zu IFC 14 gespeist ist, das dann eine Anzeige eines Befehls-Abschlusses an E/A für die Datenübertragungs-Anforderung von dort abgibt, nachdem der letzte Datenwert in E/A gespeist wurde. Abhängig von der durch Befehl abgeschlossenen Anzeige unterrichtet E/A die Einheit IFC 14 über den Zustand von E/A beim Abschluß oder Ende des Befehls. IFC 14 wird CD(i)CHREQ für DTC-A 12 einstellen und dann CDLDX einstellen, wenn CD(i)CHREQ angenommen wurde. DTC-A 12 stellt seinerseits CTSREQ(i) ein, wodurch der Datenwert-Zählerstand (DATA COUNT) bei CCR-A 42 zum Datenwert-Zählerstand-Bereich in CCR-B 51 bei DTC-B 13 verschoben wird, während PFCSB in CCR-B 51 nach CSB verschoben ist. Danach sendet DTC-B 13 den Wert CTSTACPT(i) zurück zu DTC-A 12, das seinerseits DC(X)CCWINV an IFC 14 sendet, das dann CQ(i)CHINT

909830/0748

- 456 -

für MC 11 einstellt. Wenn MC 11 den Wert CQ(DCHINT annimmt, wird die Befehls-Abschluß-Verarbeitung eingeleitet. Die obige Beschreibung betrifft die Verarbeitung für das Beenden des Datenübertragungs-Beginns vom Kanal. Wenn die Datenübertragungs-Verarbeitung ausgehend von E/A abzuschließen oder zu beenden ist, ist Information über den Befehls-Abschluß von E/A verfügbar, bevor der Rest-Datenwert-Zählerstand in DTC-A 12 den Wert Null annimmt. In diesem Fall wird CDLDX von IFC 14 unterrichtet, ohne die Anzeige von DCCT_ _o, das den Wert "000" hat, von DTC-A 12 abzuwarten. Die folgende Verarbeitung wird in der gleichen Weise wie der Abschluß des Befehl-Beginns vom Kanal ausgeführt.

(2) Verarbeitung für Abschluß-Befehl:

Um den Befehl abzuschließen oder zu beenden, liest MC 11 aus DTC-B 13 die Werte KEY, nächste CCW-Adresse, Flagge, CSB und Datenwert-Zählerstand von CCR-B 51. Wenn keine Anzeige einer Befehlskette vorliegt, wird CSW vorbereitet und in SBCR 33 gespeichert, wonach eine Unterbrechungs-Anforderung an CPU abgegeben wird. Wenn die Anzeige einer Befehlskette vorhanden ist, wird bestätigt, daß kein Fehler vorliegt, wobei die Inhalte von DSB den Wert "1" für das Kanal-Ende und das Glied-Ende haben; und die folgende Befehlskette-Verarbeitung wird ausgeführt, indem die aus CCR-B 51 gelesene CCW-Adresse verwendet wird. Wenn die Inhalte von DSB den Wert "1" lediglich für das Kanal-Ende haben, wird der Zustand, daß das Glied-Ende der Befehlskette abgewartet wird, bei USQC von SBCR 33 eingestellt, und gleichzeitig wird die CCW-Adresse von CCR-B 51 beim Bereich der nächsten CCW-Adresse von SBCR gespeichert, wodurch die Befehls-Abschluß-Verarbeitung zu einem Ende kommt.

909830/0748

- J5* -

U 23Q2Q8Q

(vii) Verarbeitung für Ausfälle (Fehler)

Da die Kanal-Operation unabhängig durch mehrere Steuereinheiten verarbeitet wird, ist es erforderlich, den Befehl in den verschiedenen Steuerungen in genauer Zeitsteuerung in einer genauen Folge zu beenden, insbesondere wenn ein Ausfall oder Fehler bei der Ausführung der Vorabruf-Verarbeitungen erfaßt wird. Die weitere Beschreibung erfolgt im Zusammenhang mit dem Fehler oder Ausfall, der in den Verarbeitungen bezüglich MS erfaßt wird, das insbesondere schwierig zu behandeln ist.

Wenn ein Ausfall oder Fehler in den Verarbeitungen bezüglich MS bei DTC-B 13 erfaßt wird, werden die Inhalte hiervon bei PFCSB von CCR-B 51 eingestellt _r und gleichzeitig wird CRAREQ durch die AB-Schnittstellen-Steuer-Logik 1904 eingestellt, während die Art des Ausfalles oder Fehlers mittels SRF-Bits in CCR-A 42 eingestellt wird. DTC-A bestimmt die Inhalte der SRF-Bits und erlaubt, daß DCCKHLT an IFC 14 von der Al-Schnittstellen-Steuer-Logik 1803 zur richtigen Zeit abgegeben wird, um dadurch den Abschluß des Befehles anzuzeigen. Die folgenden Befehl-Abschluß-Verarbeitungen werden in der gleichen Weise wie beim Normalfall ausgeführt, DTC-B 13 bestätigt die Fehler- oder Ausfall-Information, indem PFCSB von CCR-B 51 nach CSB in der Verarbeitung des CTSTREQ(i) von DTC-A 12 verschoben wird. Im folgenden werden die SRF-Bits in CCR-A 42 und das Signal DCCKHLT der AI-Schnittstellen-Steuer-Logik 1803 näher erläutert. Dabei wird folgendes vorausgesetzt:

0-1-0: SRF₀

0-1-1: SRF₁

909830/0748

2S0208Q

Die in den Verarbeitungen bezüglich MS erfaßte anormale Bedingung wird in CCR-A bei SRF gespeichert. Der hier verwendete Ausdruck "anormale Bedingung" soll die Unregelmäßigkeit im Zusammenhang der Hardware, wie z. B. Paritäts-Überprüfungen von Daten und Adressen, sowie die Unregelmäßigkeit im Zusammenhang der Software, wie z. B. Programm-Überprüfung, Speicher-Schutz-überprüfung od. dgl., umfassen, das im Zusammenhang mit dem Abrufen von IDAW und CCW ausgeführt wird.

Es gibt verschiedene anormale Bedingungen. Diejenigen, die im Zusammenhang mit den Vorabruf-Anforderungen für nächstes IDAW, nächstes CCW und nächster Datenwert erfaßt sind, werden nicht unmittelbar bestätigt, während die übrigen, die im Zusammenhang mit der Speicherung von Daten od. dgl. erfaßt sind, unmittelbar bestätigt werden. Entsprechend ändert sich die Zeitdauer, in der die Datenübertragung unterbrochen ist, abhängig von den Arten der Ausfälle oder Fehler.

Die Steuerungen zum Behandeln der oben beschriebenen anormalen Bedingungen werden durch Kombinationen von SRF _Q und SRF₁ wie folgt bewirkt:

a) Lediglich SRF _Q ist eingestellt:

Eine anormale Bedingung wird im abgerufenen IDAW gefunden, das als Daten-Adresse zur Ausführung der Abruf-Anforderung für den nächsten Datenwert verwendet werden soll.

Damit ist die Abgabe der Abruf-Anforderung für den nächsten Datenwert aufgeschoben, und die anormale Bedin-

909830/0748

2302080

gung wird zu der Zeit bestätigt, wenn der vorliegende Datenwert in CBS 41 ganz zu E/A gesandt wurde, um dadurch die Übertragungs-Operation zu unterbrechen.

b) Lediglich SRF.. ist eingestellt:

Eine anormale Bedingung wird im Zusammenhang mit der Daten-Vorabruf-Anforderung gefunden.

Eine folgende Abgabe der Daten-Abruf-Anforderungen wird unterdrückt, und die anormale Bedingung wird zu der Zeit bestätigt, wenn der vorliegende Datenwert in CBS 41 insgesamt zu E/A ausgesandt wurde, um dadurch die Übertragungs-Operation zu unterbrechen.

c) SRF₀ und SRF₁ sind beide eingestellt:

Es wird eine anormale Bedingung, die sofort zu bestätigen ist, erfaßt, oder es ist die Zeit eingetreten, wenn die durch die Vorabruf-Anforderung verursachte anormale Bedingung zu bestätigen ist.

Unter diesem Zustand wird abhängig vom Empfang von CD(i)CHREQ eine DCCKHLT-Anzeige abgegeben. In Einzelheiten liegen folgende Bedingungen für die Einstellungen vor:

(1) Eine anormale Bedingung wurde im Zusammenhang mit der Daten-Speicher-Anforderung erfaßt.

(2) Eine anormale Bedingung wurde in der Abruf-Anforderung für CCW durch das erste IDAW und Kettendaten bei der Ausführung eines "LESE"-Befehls erfaßt.

(3) Wenn eine anormale Bedingung in der Abruf-Anforde-

909830/0748

rung für CCW durch das erste IDAW und Kettendaten erfaßt wurde, waren diese Informationen bereits in dem Zustand, um unmittelbar verwendet zu werden.

(4) Wenn eine anormale Bedingung in der Abruf-Anforderung für Daten erfaßt wurde, war CBS 41 bereits leer oder frei, wobei der Abruf dieses Datenwertes abgewartet wurde.

(5) Eine anormale Bedingung wurde im Zusammenhang mit dem nächsten IDAW für einen "LESE"-Befehl gefunden, und es ist die Zeit eingetreten, wenn der nächste Daten-Speicher dieses neue IDAW abruft.

(6) Anormale Bedingungen bei der Zeit des Vorabrufens von CCW, IDAW und Daten werden bestätigt. Es ist die Zeit eingetreten, wenn diese Informationen zu verwenden sind.

DCCKHLT

Wenn die anormale Bedingung, die in den Schnittstellen mit MS erfaßt wird, einschließlich der anormalen Bedingungen im Zusammenhang mit Hardware, wie z. B. einem Paritäts-Fehler _t und im Zusammenhang mit Software, wie z. B. einer Programm-Überprüfung und einer Speicher-Schutz-überprüfung, bestätigt wird, ist eine DCCKHLT-Anzeige an IFC abgegeben, um die gerade ausgeführte Datenübertragungs-Operation abzuschließen oder zu beenden. Nach Empfang von DCCKHLT unterweist IFC 14 an E/A, den Befehl zu beenden. Weiterhin wird die Erfassung einer anormalen Bedingung an MC 11 mitgeteilt. Die Inhalte der anormalen Bedingung werden in CBS 41 von CCR-A 42 gespeichert.

90983 0/0748

29Q2Q8Q

Die Zeit, zu der die anormale Bedingung gültig gemacht ist, entspricht der Zeit, zu der beide Bits von SRF_Q und SRF₁ in CCR-A 42 den Wert "1" annehmen.

DCCKHLT ist gültig lediglich für IFC 14, das über eine Multiplex-Leitung DC(I)TRNS empfangen hat.

(viii) Synchronisier-Operation

Da eine Reihe von in dem einzigen Kanal ausgeführten Operationen erfindungsgemäß durch mehrere der verschiedenen Steuereinheiten oder Steuergliedern verarbeitet wird, ist es schwierig, die Operationen im gleichen Kanal unter den Steuereinheiten oder Steuergliedern in dem Sinn zu synchronisieren, daß die Phasen der Verarbeitung unter den Steuergliedern angepaßt sind. Im folgenden werden die oben teilweise erläuterten Synchronisier-Steuerungen zusammengefaßt.

(a) Bei einer vorbereitenden Verarbeitung für eine Datenübertragung bei DTC-B nach einer Verschiebung von einem Befehls-Beginn zu einer Datenübertragung ist die Ausführung einer Datenkette od. dgl. nicht in der Zeit und der Empfang von CDCHREQ(i) des entsprechenden Kanales durch die Steuer-Logik 811 ist gesperrt.

(b) Wenn mehrere Anforderungen, wie z. B. eine Anforderung von DTC-A 12 an DTC-B 13 für eine Datenübertragung mit MS, eine IDAW-Abruf-Anforderung, eine CCW-Abruf-Anforderung nach Ausführung einer Datenkette usw., in den gleichen Kanal ausgegeben werden, dann ist eine Folge-Steuerung mit Hilfe von Steuer-Bits, wie z. B. DR_0-1, CF_0-2, NIDAWW, CADRW, DADRW, FNIDAW usw. in CCR-A 42 möglich.

909830/0748

-M -

(c) Ein bei DTC-B 13 erfaßter Ausfall oder Fehler wird in CCR-A 42 von DTC-A 12 mittels der Bits SRF . gespeichert, und wenn der Ausfall bestätigt wird. Ein DCCKHLT-Signal wird nach IFC 14 von DTC-A 12 gesandt, um dadurch die Datenübertragung zu unterbrechen.

(d) Bei der Ausführung der Datenkette wird der letzte Wert des vorliegenden CCW nach E/A übertragen, während das Signal CDLDT nach DTC-A 12 gesandt wird, wodurch das CCWCGREQ(i)-Signal von DTC-A 12 an DTC-B 13 abgegeben wird, um den Ersatz des vorabgerufenen CCW in CCR-B 51 durch das vorliegende CCW anzufordern.

(e) Nach Abschluß eines Befehls wird ein CDLDX-Signal an DTC-A 12 von IFC 14 gesandt. Nachdem der Rest-Datenwert in CBS 41 durch DTC-A 12 verarbeitet ist, wird CTSTREQ(i) an DTC-B 13 abgegeben, damit der Rest-Datenwert-Zählerstand von CCR-A 42 nach CCR-B 51 verschoben werden kann, und das folgende DC (i) CCWINV-Signcil wird an IFC 14 von DTC-A 12 abgegeben, damit das Signal CQ(i)CHINT zu MC 11 von IFC 14 geschickt werden kann, das so die Anforderung für den Befehls-Abschluß an MC 11 abgibt.

Zur Verarbeitung des Befehl-Endes liest MC 11 aus CCR-B 51 über DTC-B 13 die Werte KEY, nächste CCW-Adresse, Flagge, CSB und Datenwert-Zählerstand. Wenn keine Anzeige einer Befehlskette vorliegt, wird CSW vorbereitet und in SBCR 33 gespeichert sowie an CPU eine Unterbrechungs-Anforderung abgegeben. Wenn andererseits die Anzeige eines Befehls vorliegt, wird die Befehlskette mittels einer aus CCR-B 51 gelesenenCCW-Adresse ausge-

909830/0748

-Ab, nachdem bestimmt wurde, daß kein Fehler auftritt und daß die Inhalte von DSB für das Kanal-Ende und das Glied-Ende beide "1" sind. Wenn der Inhalt von DSB lediglich für das Kanal-Ende den Wert "1" hat, wird der das Glied-Ende abwartende Zustand bei USQC von SBCR 33 eingestellt, während eine CCW-Adresse von CCR-B 51 beim Bereich nächste CCW-Adresse von SBCR gespeichert wird, um die Verarbeitung abzuschließen.

Die Erfindung sieht also eine Kanal-Steueranordnung zum gemeinsamen Steuern mehrerer Kanäle vor, bei dem die bisher durch die Mikroprogramm-Steuerung ausgeführten Verarbeitungen, wie z. B. die Steuerung für die Datenübertragung mit MS, die Steuerung einer Datenkette, die Steuerung von IDA od. dgl., bei einer relativ kleinen Frequenz erfolgen, jedoch eine schnelle Verarbeitung erfordern, um die Gleichzeitigkeit zwischen der Datenübertragung sicherzustellen, und die Verarbeitung erfolgt durch unabhängige und gemeinsame Hardware-Steuerglieder.

Durch die Erfindung kann eine Verschlechterung in den Eigenschaften aufgrund einer steigenden Anzahl von zu steuernden Kanälen und einer erhöhten Operationsgeschwindigkeit von E/A wirksam verhindert werden.

909830/0748

iß .

Leer seife

Claims (5)

1. Ansprüche

   Daten-Kanal-Steueranordnung zum Steuern der Datenübertragung zwischen einem Hauptspeicher und mehreren Eingabe/Ausgabe-Einheiten durch mehrere Kanäle mit

   einer gemeinsamen Steuereinrichtung, die gemeinsam für die mehreren Kanäle vorgesehen ist, um die Datenübertragung zu steuern, und

   einer Eingabe/Ausgabe-Schnittstellen-Steuereinrichtung zum Steuern der Datenübertragung entsprechend für jeden Kanal,

   dadurch gekennzeichnet,

   daß die gemeinsame Steuereinrichtung aufweist eine erste, eine zweite und eine dritte gemeinsame Steuereinheit, die unabhängig voneinander betreibbar sind,

   daß die erste gemeinsame Steuereinheit (DTC-A 12) einen Austausch von Steuer-Information mit der dritten gemeinsamen Steuereinheit (DTC-B 13) und der Eingabe/Ausgabe-Schnittstellen-Steuereinrichtung (IPC 14) ausführt,

   daß die zweite gemeinsame Steuereinheit (MC 11) Kanal-Daten-Puffer-Speicher zum Speichern von Daten jeweils entsprechend jedem der Kanäle hat und eine Datenübertragung zwischen der dritten Steuereinheit (DTC-B 13) und

   81-(A 3430-03)-Ko-E

   909830/0748

   290208Q

   den Kanal-Daten-Puffer-Speichern und zwischen der Eingabe/ Ausgabe-Schnittstellen-Steuereinrichtung (IFC 14) und den Kanal-Daten-Puffer-Speichern ausführt,

   daß die dritte gemeinsame Steuereinrichtung (DTC-B 13) einen Austausch von Steuer-Information mit der ersten und der zweiten gemeinsamen Steuereinheit (DTC-A 12; MC 11) für eine Datenübertragung durchführt und die Datenübertragung zwischen dem Hauptspeicher (MS) und der zweiten gemeinsamen Steuereinheit (MC 11) ausführt, und

   daß die Eingabe/Ausgabe-Schnittstellen-Steuereinrichtung (IFC 14) Steuer-Information mit der ersten und der zweiten gemeinsamen Steuereinheit (DTC-A 12; MC 11) austauscht, um die Datenübertragung zwischen der zweiten gemeinsamen Steuereinheit (MC 11) und den Eingabe/Ausgabe-Einheiten (E/A) auszuführen (Fig. 1).
2. 2. Daten-Kanal-Steueranordnung nach Anspruch 1, dadurch gekennzeichnet,

   daß die zweite gemeinsame Steuereinheit (MC 11) Anforderungen für die dritte gemeinsame Steuereinheit (DTC-B 13) zum Speichern/Abrufen von Daten in/aus dem Hauptspeicher (MS) und eine Anforderung zum Abrufen von Steuer-Information aus dem Hauptspeicher (MS) während der Datenübertragungs-Operationen erzeugt (Fig. 1).
3. 3. Daten-Kanal-Steueranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,

   daß die zweite gemeinsame Steuereinheit (MC 11) aufweist :

   ein Register (SBCR 33) zum Speichern von Datenübertragungs-Steuer-Information jeweils entsprechend jedem der Kanäle, und

   909830/0 7 48

   902080

   eine Einrichtung (ALU 35) zur Bezugnahme auf und zum Ändern (Fortschreiben) von Datenübertragungs-Steuer-Information, die im Register (SBCR 33) zur Datenübertragung gespeichert ist (Fig. 2).
4. 4. Daten-Kanal-Steueranordnung nach einem der Ansprüche 1-3,

   dadurch gekennzeichnet,

   daß die dritte gemeinsame Steuereinheit (DTC-B 13) aufweist:

   ein Register (CCR-B 51) zum Speichern von Hauptspeicher-Adressen zum Daten-Abrufen und -Speichern sowie von Hauptspeicher-Adressen zum Abrufen der Steuer-Information entsprechend den Kanälen, und

   eine Einrichtung (DTCL-B 52) zur Bezugnahme auf und zum Ändern (Fortschreiben) der Inhalte im Register (CCR-B 51) abhängig von der Anforderung von der Steuereinrichtung (Fig. 4) .
5. 5. Daten-Kanal-Steueranordnung nach Anspruch 3, dadurch gekennzeichnet,

   daß das Register (SBCR 33) hält eine Datenketten-Information, eine indirekte Daten-Adresse-Anzeige, einen gerade ausgeführten Befehl, Anforderungen zum Abrufen/Speichern von Daten aus/in dem Hauptspeicher (MS) und eine Anforderung zum Abrufen von Steuer-Information aus dem Hauptspeicher (MS) entsprechend jedem der Kanäle.

   909830/0748