JPH06161867A - 電子機器に設けられたメモリユニットの制御装置 - Google Patents

電子機器に設けられたメモリユニットの制御装置

Info

Publication number
JPH06161867A
JPH06161867A JP4312482A JP31248292A JPH06161867A JP H06161867 A JPH06161867 A JP H06161867A JP 4312482 A JP4312482 A JP 4312482A JP 31248292 A JP31248292 A JP 31248292A JP H06161867 A JPH06161867 A JP H06161867A
Authority
JP
Japan
Prior art keywords
memory
information
flash memory
memory unit
loading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4312482A
Other languages
English (en)
Inventor
Masahiro Aota
正広 青田
Seiji Komatsuda
誠治 小松田
Nozomi Chichii
望 乳井
Tetsuya Hanawa
哲也 花輪
Shinichi Wakayama
真一 若山
Masahiro Konno
雅弘 今野
Kazuhiro Sato
和廣 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4312482A priority Critical patent/JPH06161867A/ja
Priority to US08/149,113 priority patent/US5564032A/en
Publication of JPH06161867A publication Critical patent/JPH06161867A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Landscapes

  • Read Only Memory (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Memory System (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】 【目的】 フラッシュメモリ（２１）とＥＥＰＲＯＭ
（２２）を有したメモリユニット（１２）の制御装置に
おいて、大型化せずにフラッシュメモリ（２１）をメモ
リユニット（１２）に実装したままで、その情報を書換
えられるようにすることを目的としている。 【構成】 フラッシュメモリ（２１）に情報をローディ
ングするためのローディングプログラムがＥＥＰＲＯＭ
（２２）に格納され、フラッシュメモリ（２１）又はＥ
ＥＰＲＯＭ（２２）のいずれかを選択するためのメモリ
選択手段（２４，２５）と、メモリ選択手段（２４，２
５）によって選択されたＥＥＰＲＯＭ（２２）内のロー
ディングプログラムに従って、フラッシュメモリ（２
１）に情報をローディングするローディング手段とが設
けられた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、携帯電話器等の電子機
器に設けられたメモリユニットの制御装置に係り、詳し
くは、電子機器内の処理に用いられる情報を格納するた
めの電気的消去可能な不揮発性メモリと該電子機器内で
処理を実行するための処理プログラムを格納したフラッ
シュメモリとを有したメモリユニットの制御装置に関す
る。
【０００２】フラッシュメモリは、情報を電気的に消
去、書込み及び読出しを可能とする大容量で低価格なメ
モリである。このフラッシュメモリは、電気機器に実装
したままで、プログラム等の情報を容易に書換えること
ができる。このフラッシュメモリを電子機器に実装した
ままで、その情報を書換える場合、情報の書換えのため
のローディングプログラムが必要となる。また、ＥＥＰ
ＲＰＭ（Electrically Erasable Programmable ROM) 等
の電気的消去可能な不揮発性メモリは、情報が長時間保
持され、その情報も書換えが可能であることから、電子
機器において、種々の情報を記憶するのに欠くことので
きないメモリとして用いられる。
【０００３】
【従来の技術】従来、ＥＥＰＲＯＭ及びフラッシュメモ
リを含むメモリユニットを搭載した車載用携帯電話器が
提案されている。その基本的構成を図１２を示す。図１
２において、携帯車載アダプタ２００に接続された電話
器１００はＣＰＵ１０、電源１１、メモリユニット１２
及び無線器１３を有し、ＣＰＵ１０がメモリユニット１
２内の処理プログラムに従った通信処理を行なうことに
より、無線器１３を介した遠隔端末との通話が行なわれ
る。メモリユニット１２は処理プログラムが格納された
フラッシュメモリと遠隔端末を特定するための電話番号
が記憶されたＥＥＰＲＯＭとを有している。携帯電話器
１００のバージョンアップ等に伴なって、フラッシュメ
モリをメモリユニット１２に実装した状態でフラッシュ
メモリ内の処理プログラムを書換えるために、ローディ
ングプログラムを格納するためのメモリが必要となる。
従来、このローディングプログラムを格納するためにＲ
ＯＭ（Read Only Memory) がメモリユニット１２内に設
けられていた。
【０００４】また、フラッシュメモリ内の情報を書換え
るためには通常の読出し時に必要な電圧（例えば、５
Ｖ）より高いプログラム電圧（例えば、１２Ｖ）をフラ
ッシュメモリに印加する必要がある。従来、携帯電話器
を小型化するために、プログラム電圧を入力するための
入力端子を携帯電話器に設け、フラッシュメモリ内の情
報を書換える際に、プログラム電圧を出力する外部電源
をその入力端子に接続するようにしていた。
【０００５】
【発明が解決しようとする課題】上記のように、フラッ
シュメモリ内の情報を書換えるためのローディングプロ
グラムを格納するための専用のＲＯＭをメモリユニット
１２に設ける場合、メモリユニット１２が大型化し、携
帯電話器の小型化の妨げとなる。
【０００６】また、プログラム電圧を入力するための専
用の入力端子を携帯電話器に設けると、この携帯電話器
と外部機器（車載アダプタ等）とを接続するコネクタが
大型化してしまう。
【０００７】本発明は、上記の点に鑑みてなされたもの
で、第一の課題は、特に電子機器を大型化することな
く、フラッシュメモリをメモリユニットに実装したまま
でその情報を書換えられるようにしたメモリユニットの
制御装置を提供することである。
【０００８】また、第二の課題は、電子機器の入力端子
数をできるだけ増加させないで、外部からフラッシュメ
モリのプログラム電圧を供給できるようにしたメモリユ
ニットの制御装置を提供することである。
【０００９】
【課題を解決するための手段】電子機器内の処理に用い
られる情報を格納するための電気的消去書込み可能な不
揮発性メモリと、該電子機器内で処理を実行するための
処理プログラムを格納したフラッシュメモリとを有した
メモリユニットの制御装置において、上記第一の課題を
解決するために請求項１に記載されるように、フラッシ
ュメモリに情報をローディングするためのローディング
プログラムが電気的消去書込み可能な不揮発性メモリに
格納されると共に、第一の選択情報が供給されたときに
フラッシュメモリを選択し、第二の選択情報が供給され
たときに電気的消去書込み可能な不揮発性メモリを選択
する選択手段と、フラッシュメモリに所定のプログラム
電圧が外部電源から供給された状態で、メモリ選択手段
に第二の選択情報を供給し、該メモリ選択手段によって
選択された電気的消去書込み可能な不揮発性メモリ内の
ローディングプログラムに従ってフラッシュメモリに情
報をローディングするローディング手段とを設けるよう
にした。
【００１０】上記メモリユニットの制御装置において、
更に電気的消去書込み可能な不揮発性メモリ内の情報が
破損しても容易にローディングプログラムの復旧ができ
るようにするため、請求項２に記載されるように、電気
的消去書込み可能な不揮発性メモリ内のローディングプ
ログラムを復旧するための復旧情報がフラッシュメモリ
に格納されると共に、該メモリ選択手段に結合する制御
端子と、該制御端子を介してメモリ選択手段に第一の選
択情報が供給され、該メモリ選択手段がフラッシュメモ
リを選択した状態で、フラッシュメモリに格納された復
旧情報に従って電気的消去書込み可能な不揮発性メモリ
内にローディングプログラムを復旧する復旧手段とを設
けるようにした。
【００１１】上記メモリユニットの制御装置において、
更に入力端子数を増加することなくプログラム電圧を外
部電源からフラッシュメモリに供給できるようにするた
め、請求項７に記載されるように、該制御端子は第一及
び第二の選択情報の伝達を阻止すると共にプログラム電
圧が通過可能な第一の回路素子を介してフラッシュメモ
リの電源端子に結合され、該プログラム電圧の伝達を阻
止すると共に第一及び第二の選択情報が通過可能な第二
の回路素子を介してメモリ選択手段に結合され、フラッ
シュメモリに情報をローディングする際にプログラム電
圧が外部電源から該制御端子を介してフラッシュメモリ
に供給されるようにした。
【００１２】また、電子機器内の処理に用いられる情報
を格納するための電気的消去書込み可能な不揮発性メモ
リと、該電子機器内で処理を実行するための処理プログ
ラムを格納したフラッシュメモリとを有したメモリユニ
ットの制御装置において、上記第二の課題を解決するた
め、請求項１２に記載するように、フラッシュメモリに
情報をローディングするためのローディングプログラム
が電気的消去書込み可能な不揮発性メモリに格納される
と共に、第一の選択情報が供給されたときにフラッシュ
メモリを選択し、第二の選択情報が供給されたときに電
気的消去書込み可能な不揮発性メモリを選択するメモリ
選択手段と、フラッシュメモリに対するプログラム電圧
の伝達を阻止すると共に所定の情報が通過可能な第一の
回路素子を介して該電子機器内の所定の回路ユニットに
結合され、所定の情報の伝達を阻止すると共にプログラ
ム電圧が通過可能な第二の回路素子を介してフラッシュ
メモリの電源端子に結合された入力端子と、フラッシュ
メモリにプログラム電圧が供給された状態で、メモリ選
択手段に第二の選択情報を供給し、メモリ選択手段によ
って選択された電気的消去書込み可能な不揮発性メモリ
内にローディングプログラムに従ってフラッシュメモリ
に情報をローディングするローディング手段とを設け、
該ローディング手段によってフラッシュメモリに情報が
ローディングされる際に、プログラム電圧を出力する外
部電源が入力端子に接続され、フラッシュメモリ内の処
理プログラムに従って該電子機器内での処理が実行され
る際に、上記第二の回路素子によって伝達が阻止される
情報を出力する外部機器が該入力端子に接続されるよう
にした。
【００１３】上記メモリユニットの制御装置において、
第一及び第二の回路素子を簡単に構成できるようにする
ため、請求項１３に記載されるように、上記第二の回路
素子によって伝達が阻止され得る情報は、グランド電位
状態及び電気的オープン状態によって表わされる。
【００１４】
【作用】請求項１記載のメモリユニットの制御装置で
は、電子機器内で種々の情報を格納するのに欠くとので
きない電気的消去書込み可能な不揮発性メモリにローデ
ィングプログラムが格納される。従って、ローディング
プログラムを格納するための専用のＲＯＭ等のメモリを
増設する必要はない。
【００１５】請求項１３記載のメモリユニットの制御装
置では、１つの入力端子がプログラム電圧をフラッシュ
メモリに供給するため、及び外部からの情報を電子機器
内部の回路ユニットに供給するために共用される。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
【００１７】図１は本発明の第一の実施例に係るメモリ
ユニットの制御装置を示す。このメモリユニットの制御
装置は、例えば図１２に示すような携帯電話器１００に
搭載される。
【００１８】図１において、メモリユニットはフラッシ
ュメモリ２１、ＥＥＰＲＯＭ２２及びＲＡＭ（Random A
ccess Memory) ２３を含む。携帯電話器１００の制御を
行なうＣＰＵ１０はフラッシュメモリ２１、ＥＥＰＲＯ
Ｍ２２及びＲＡＭ２３とデータバス２６及びアドレスバ
ス２７にて接続されている。バンク切換回路２４にはア
ドレス２７及び制御端子Ｔ1 が接続されると共に、ＣＰ
Ｕ１０からリセット信号及び１ビットの選択データ
（“０”，“１”）がバンク切換回路２４に供給されて
いる。バンク切換回路２４は制御端子Ｔ1 の状態（グラ
ンド電位又はオープン）又は選択データに応じたレベル
（ハイレベル又はローレベル）を有するバンクセレクト
信号を出力する。このバンク切換回路２４の詳細な構成
は後述する（図２参照）。チップセレクト回路２５には
アドレスバス２７が接続されると共にバンク切換回路２
４からのバンクセレクト信号がチップセレクト回路２５
に供給される。チップセレクト信号２５はバンクセレク
ト信号のレベルに応じて各メモリ２１，２２，２３を選
択するための信号を出力する。フラッシュメモリ２１の
電源端子Ｖｐｐは入力端子Ｔ2 が接続されると共にダイ
オードＤ1 を介して回路電源Ｖ1 （例えば５Ｖ）が接続
されている。
【００１９】上記メモリユニットは、例えば、図３に示
すように、ＣＰＵ１０によってアドレス指定（００００
ｈ〜ＦＦＦＦｈ）が可能なメモリバンク１及びメモリバ
ンク２に区分されている。メモリバンク１にはＲＡＭ２
３及びフラッシュメモリ２１が割り当てられ、メモリバ
ンク２にはＲＡＭ２３及びＥＥＰＲＯＭ２２が割り当て
られている。メモリバンク１及び２の同じ領域（０００
０ｈ〜２０００ｈ）にＲＡＭ２３が割り当てられてい
る。ＲＡＭ２３にはＣＰＵ１０での演算結果等が一時的
に記憶される。メモリバンク１の領域（２０００ｈ〜Ｅ
０００ｈ）にフラッシュメモリ２１の第一の領域Ａ1 が
割り当てられている。このフラッシュメモリ２１の第１
の領域Ａ1 には携帯電話器内で処理を実行するためのメ
インプログラムが格納されている。メモリバンク１の領
域（Ｅ０００ｈ〜ＦＦＦＤｈ）にフラッシュメモリ２１
の第二の領域Ａ2 が割り当てられている。このフラッシ
ュメモリ２１の第二の領域Ａ2 には、ＥＥＰＲＯＭ２２
に格納されたフラッシュメモリ２１に情報を書込むため
のローディングプログラムの復旧情報が格納されてい
る。この復旧情報には、ＥＥＰＲＯＭ２２に情報を書込
むためのローディングプログラム、フラッシュメモリに
情報を書込むためのローディングプログラム及び各種ベ
クタ等が含まれる。メモリバンク２の領域（Ｅ０００ｈ
〜ＦＦＦＤｈ）にＥＥＰＲＯＭ２２が割り当てられてい
る。この領域はメモリバンク１におけるフラッシュメモ
リ２１の第二の領域Ａ2 が割当てられた領域（Ｅ０００
ｈ〜ＦＦＦＤｈ）に対応している。ＥＥＰＲＯＭ２２に
は携帯電話器１００における通話処理に用いられる電話
番号情報が格納されると共に、前述したフラッシュメモ
リ２１に情報を書込むためのローディングプログラム、
ベクタ等が格納されている。ＣＰＵ１０のリセットベク
タはＦＦＦＥｈ，ＦＦＦＦｈに設定されている。
【００２０】上記バンク切換回路２４は図２に示すよう
に構成される。図２において、ＣＰＵ１０からのリセッ
ト信号が入力する端子ＴB1は、オアゲート２８を介して
Ｄ型フリップフロップ３２のリセット端子（Ｒ）に接続
されると共にオアゲート３０を介してＤ型フリップフロ
ップ３２のセット端子（Ｓ）に接続されている。制御端
子Ｔ1 に接続された端子ＴB2は抵抗Ｒによって回路電源
Ｖ1 （例えば５Ｖ）にプルアップされている。この端子
ＴB2は、更にオアゲート２８を介してＤ型フリップフロ
ップ３２のリセット端子（Ｒ）に接続されると共にイン
バータ２９及びオアゲート３０を介してＤ型フリップフ
ロップ３２のセット端子（Ｓ）に接続されている。ＣＰ
Ｕ１０からの選択データが入力する端子ＴB3はＤ型フリ
ップフロップ３２のデータ端子（Ｄ）に接続されてい
る。また、アドレスバス２７はアドレスデコーダ３１に
接続されている。アドレスデコーダ３１は、Ｄ型フリッ
プフロップ３２を特定するアドレスが入力するとパルス
信号を出力する。アドレスデコーダ３１から出力された
パルス信号はＤ型フリップフロップ３２のクロック端子
（ＣＫ）に接続されている。Ｄ型フリップフロップ３２
の出力端子（Ｑ）からバンクセレクト信号が出力され
る。バンクセレクト信号がローレベルであるとフラッシ
ュメモリ２１が割り当てられたメモリバンク１が選択さ
れ、バンクセレクト信号がハイレベルであると、ＥＥＰ
ＲＯＭ２２が割り当てられたメモリバンク２が選択され
る。
【００２１】次に動作を説明する。
【００２２】ＥＥＰＲＯＭ２２はメモリユニット１２に
実装する際若しくは、回路検査時に内部の情報が破損し
易い。そこで、ＥＥＰＲＯＭ２２をメモリユニット１２
に実装した後、又は回路検査の後に図５に示すフローチ
ャートに従った処理が行なわれる。ここで、制御端子Ｔ
1 はオープン状態となっており、端子ＴB2が電源Ｖ1に
プルアップされることから、Ｄ型フリップフロップ３２
のセット端子（Ｓ）及びリセット端子（Ｒ）が夫々ロー
レベルとハイレベルに保持される。
【００２３】電源をＯＮして携帯電話器１００が立ち上
がると（Ｓ１０１）、ＣＰＵ１０からリセット信号が出
力され、バンク切換回路２４のＤ型フリップフロップ３
２がセットされる。即ち、バンク切換回路２４からのバ
ンクセレクト信号がハイレベルとなってメモリバンク２
が選択される。そして、ＣＰＵ１０から出力されるリセ
ットベクタ（ＦＦＦＥｈ，ＦＦＦＦｈ）で指定されるＥ
ＥＰＲＯＭ２２の領域がアクセスされる（Ｓ１０２）。
ここで、ＥＥＰＲＯＭ２２が正常な場合は（Ｓ１０
３）、ＣＰＵ１０から選択データ“０”が出力され、バ
ンク切換回路２４からのバンクセレクト信号がローレベ
ルとなってメモリバンク１が選択される。そして、処理
はフラッシュメモリ２１内のメインプログラムにジャン
プする（Ｓ１０４）。
【００２４】一方、ＥＥＰＲＯＭ２２内の情報が破損し
ている場合は、処理が先に進まない。ここで、オペレー
タが携帯電話器１００の電源をＯＦＦして（Ｓ１０
５）、制御端子Ｔ1 をグランド（ＧＮＤ）に接続した後
（Ｓ１０６）に、再び携帯電話器１００の電源をＯＮに
する（Ｓ１０７）。すると、バンク切換回路２４から出
力されるバンクセレクト信号はローレベルとなり、メモ
リバンク２が選択される。そして、フラッシュメモリ２
１がアクセスされ（Ｓ１０８）、フラッシュメモリ２１
内に格納されたＥＥＰＲＯＭ２２に情報を書込むための
ローディングプログラムに従って、フラッシュメモリ２
１に情報を書込むためのローディングプログラムがＥＥ
ＰＲＯＭ２２に書込まれる（Ｓ１０９）。ＥＥＰＲＯＭ
２２内のフラッシュメモリ２２に情報を書込むためのロ
ーディングプログラムが復旧される。このＥＥＰＲＯＭ
２２内のローディングプログラムが復旧された後に、電
源がＯＦＦされ（Ｓ１１０）、制御端子Ｔ1 はオープン
され（Ｓ１１１）、初期状態に戻る。
【００２５】携帯電話器１００のバージョンアップ等の
ために、フラッシュメモリ２１内に新たなメインプログ
ラムをローディングする場合、携帯電話器１００は、図
４に示すように、プログラムユニット３００にセットさ
れる。
【００２６】図４において、プログラムユニット３００
のデータ入出力端子（ＩＮ／ＯＵＴ）は携帯電話器１０
０のＣＰＵ１０に結合したデータ出入力端子（ＯＵＴ／
ＩＮ）に接続されている。また、プログラムユニット３
００の制御出力端子ＰＴ1 及び電圧出力端子ＰＴ2 が夫
々携帯電話器１００の制御端子Ｔ1 及び入力端子Ｔ2に
接続されている。プログラムユニット３００の制御端子
ＰＴ3 が携帯電話器１００の入力端子Ｔ3 に接続されて
いる。プログラムユニット３００の制御端子ＰＴ3 から
出力された制御信号により携帯電話器１００内の電源が
制御される。プログラムユニット３００はＬＥＤ４２及
びスタートスイッチ４１を備えている。図６に示すフロ
ーチャートに従って、処理が行なわれる。
【００２７】上述したように携帯電話器１００がプログ
ラムユニット３００にセットされた後に（Ｓ２０１）、
スタートスイッチ４１のオン操作が行なわれると（Ｓ２
０２）、プログラムユニット３００の制御端子ＰＴ3 か
ら制御電圧Ｖ（例えば５Ｖ）が出力される（Ｓ２０
３）。この制御電圧Ｖを入力端子Ｔ3 から入力した携帯
電話器１００は電源がＯＮされる。そして、ＥＥＰＲＯ
Ｍ２２がアクセスされる（Ｓ２０３’）。ここで、ＥＥ
ＰＲＯＭ２２が正常な場合には（Ｓ２０４）、モードの
判定が行なわれる（Ｓ２０５）。ローディングモードの
場合、プログラムユニット３００の電圧出力端子ＰＴ2
から出力されるプログラム電圧Ｖ2 （例えば１２Ｖ）が
入力端子Ｔ2 を介してフラッシュメモリ２１に供給され
る（Ｓ２０６）。この状態で、ＥＥＰＲＯＭ２２内のロ
ーディングプログラムに従って、新たなプログラムがフ
ラッシュメモリ２１にローディングされる（Ｓ２０
７）。新たなプログラムのフラッシュメモリ２１へのロ
ーディングが終了すると（Ｓ２０８）、プログラムユニ
ット３００において、ＬＥＤ４２が点灯され（Ｓ２０
９）、プログラム電圧Ｖ2 の出力が停止される（Ｓ２１
０）。オペレータはＬＥＤ４２の点灯を確認した後、ス
タートスイッチ４２のオフ操作を行ない（Ｓ２１１）、
携帯電話器１００をプログラムユニット３００から取り
はずす（Ｓ２１２）。
【００２８】上記モードの判定において（Ｓ２０５）、
通常モードであると判定されると、メモリバンク１に切
換えられてフラッシュメモリ２１がアクセスされる（Ｓ
２２１）。フラッシュメリ２１内の情報が“ＦＦ”であ
るか否か（空であるか否か）が判定され（Ｓ２２２）、
フラッシュメモリ２１内にプログラムが格納されていな
ければ、テストコマンドによってローディングモードに
切換えられると共に（Ｓ２２３）、メモリバンク２に切
換えられＥＥＰＲＯＭ２２のＦＦＦE ｈ，ＦＦＦＦｈが
アクセスされる（Ｓ２２４）。その後処理はステップＳ
２０５に戻る。また、フラッシュメモリ２１内にプログ
ラムが格納されていれば、フラッシュメモリ２１内のプ
ログラムを書換えるか否かを判定し（Ｓ２２５）、書換
える必要がなければ、処理はステップＳ２１１，Ｓ２１
２を経て終了する。フラッシュメモリ２１内のプログラ
ムを書換える必要があれば、処理はステップＳ２２３，
Ｓ２２４を経てステップＳ２０５に戻る。
【００２９】一方、ＥＥＰＲＯＭ２２が破損して処理が
先に進まない場合（Ｓ２０４）、ＥＥＰＲＯＭ２２の復
旧の処理（Ｓ３００）が行なわれる。このＥＥＰＲＯＭ
２２の復旧処理は図７のフローチャートに従って行なわ
れる。
【００３０】図７において、携帯電話器１００がプログ
ラムユニット３００にセットされた状態で（Ｓ３０
１）、スタートスイッチ４１のオン操作が行なわれると
（Ｓ３０２）、制御出力端子ＰＴ1 がローレベルに維持
されると共に（Ｓ３０３）、電圧出力端子ＰＴ3 から制
御電圧Ｖが出力される。すると、携帯電話器１００の電
源が立ち上げられ、メモリバンク１が選択されフラッシ
ュメモリ２１がアクセスされる。そして、フラッシュメ
モリ２１内のＥＥＰＲＯＭ２２に情報を書込むためのロ
ーディングプログラムに従って、フラッシュメモリに情
報を書込むためのローディングプログラムがＥＥＰＲＯ
Ｍ２２にローディングされる（Ｓ３０５）。即ち、ＥＥ
ＰＲＯＭ２２内のローディングプログラムが復旧され
る。そして、ローディングプログラムのＥＥＰＲＯＭ２
２への書込みが終了すると（Ｓ３０６）、プログラムユ
ニット３００のＬＥＤ４２が点灯される。このＬＥＤ４
２の点灯を確認したユーザはスタートスイッチ４１のオ
フ操作を行ない（Ｓ３０８）、携帯電話器１００をプロ
グラムユニット３００から取りはずす（Ｓ３０９）。
【００３１】上述した第一の実施例によれば、フラッシ
ュメモリ２１をメモリユニットに実装した状態で、ＥＥ
ＰＲＯＭ２２に格納されたローディングプログラムに従
ってフラッシュメモリ２１への新たなプログラムのロー
ディングが行ない得る。また、ＥＥＰＲＯＭ２２内の情
報が破損した場合であっても、ＥＥＰＲＯＭ２２をメモ
リユニットに実装した状態でその破損した情報を復旧す
ることができる。
【００３２】次に図８及び図９を参照して本発明の第二
の実施例を説明する。図８は本発明の第二の実施例に係
るメモリユニットの制御装置を示す。図８において、図
１に示す部位と同一の部位については同一の参照番号が
付されている。
【００３３】この第二の実施例においては、制御端子Ｔ
0 がプログラム電圧Ｖ2 をフラッシュメモリに供給する
ため及びバンク切換回路２４の初期設定を行なうために
用いられる。図８において、電源Ｖ1 （例えば５Ｖ）と
フラッシュメモリ２１の電源端子Ｖｐｐとの間にダイオ
ードＤ1 が電源Ｖ1 からフラッシュメモリ２１に向って
電流が流れるように接続され、制御端子Ｔ0 とフラッシ
ュメモリ２１の電源端子Ｖｐｐとの間にダイオードＤ2
が制御端子Ｔ0 からフラッシュメモリ２１に向って電流
が流れるように接続されている。そして、ダイオードＤ
1 及びＤ2 のカソードが互いに接続されている。また、
制御端子Ｔ0 とバンク切換回路２４の端子ＴＢ2 （図２
参照）との間にダイオードＤ3 がバンク切換回路２４か
ら制御端子Ｔ0 に向って電流が流れるように接続され、
このダイオードＤ3 のカソードが上記ダイオードＤ2 の
アノードに接続されている。
【００３４】このようなメモリユニットの制御装置にお
いては、通常、制御端子Ｔ0 はオープン状態になってお
り、電源Ｖ1 からの出力電圧（例えば５Ｖ）がフラッシ
ュメモリ２１の電源端子に印加される。そして、バンク
切換回路２４の端子ＴＢ2 も回路電源Ｖ1 （例えば５
Ｖ）にプルアップされているので（図２参照）、バンク
切換回路２４からフラッシュメモリ２１に対して電流は
流れない。従って、バンク切換回路２４はバンクセレク
ト信号がハイレベル（メモリバンク２の選択）となるよ
うに初期設定される。そして、フラッシュメモリ２１は
電源Ｖ1 の供給により、読み出し可能な状態となってい
る。
【００３５】ここで、ＥＥＰＲＯＭ２２内の情報を復旧
するために制御端子Ｔ0 をグランド（ＧＮＤ）に接続す
ると（図５におけるステップＳ１０６及び図７における
ステップＳ３０３）、ダイオードＤ1 のカソード電位が
アノード電位より高いので、電源Ｖ1 から制御端子Ｔ0
に向って電流が流れることがダイオードＤ1 によって阻
止される。そして、バンク切換回路２４の端子ＴＢ2 が
グランド電位になる。従って、バンク切換回路２４はバ
ンクセレクト信号がローレベル（メモリバンク１の選
択）に切換えられる。
【００３６】更に、制御端子Ｔ0 にプログラム電圧Ｖ2
（例えば１２Ｖ）が印加されると、このプログラム電圧
Ｖ2 はダイオードＤ2 を介してフラッシュメモリ２１の
電源端子Ｖｐｐに供給される。そしてダイオードＤ3 に
よってプログラム電圧Ｖ2 がバンク切換回路２４に印加
されることが阻止されると共に、制御端子Ｔ0 から電源
Ｖ1 に電流が流れ込むことがダイオードＤ1 によって阻
止される。
【００３７】上記のような制御装置におけるフラッシュ
メモリ２１に新たなプログラムをローディングする場
合、図９に示すように構成されたプログラムユニット３
００に携帯電話器１００がセットされる。
【００３８】図９において、このプログラムユニット３
００は、ＣＰＵ４０、スタートスイッチ４１、ＬＥＤ４
２、メモリ４３、回路電源４４を有している。端子Ｖ、
ＧＮＤに外部から電源（例えば１２．８Ｖ）が供給され
る。データ入力端子（ＩＮ／ＯＵＴ）及び、制御端子Ｐ
Ｔ3 は夫々図４に示したものと同様に携帯電話器１００
のデータ出入力端子（ＯＵＴ／ＩＮ）及び入力端子Ｔ3
に接続される。制御端子ＰＴ0 は図８に示す携帯電話器
１００の制御端子Ｔ0 に接続される。トランジスタＱ3
及びＱ5 によって制御端子ＰＴ0 からのプログラム電圧
Ｖ2 の出力が制御される。また、トランジスタＱ4 によ
って制御端子ＰＴ0 がグランド電位状態又はオープン状
態に制御される。トランジスタＱ6 のオン、オフにより
携帯電話器１００の電源のオン、オフを制御するための
制御信号が制御端子ＰＴ3 から出力される。上述したよ
うな本発明の第二の実施例によれば、制御端子Ｔ0 がプ
ログラム電圧Ｖ2 をフラッシュメモリ２１に供給するた
め、バンク切換信号２４の初期設定を用うために使用さ
れる。即ち、制御端子Ｔ0 が２つの目的に使用されるこ
とから、当該制御装置の端子数を減らすことができる。
【００３９】次に図１０及び図１１を参照して本発明の
第三の実施例を説明する。図１０は本発明の第三の実施
例に係るメモリユニットの制御装置を示す。図１０にお
いて、図１及び図８に示す部位と同一の部位については
同一の参照番号が付されている。
【００４０】この第三の実施例においては、制御端子Ｔ
2 がプログラム電圧Ｖ2 をフラッシュメモリに供給する
ため及び外部からの制御信号を入力するために用いられ
ている。図１０において、電源Ｖ1 とフラッシュメモリ
２１の電源端子Ｖｐｐとの間にダイオードＤ1 が、制御
端子Ｔ2 とフラッシュメモリ２１の電源端子Ｖｐｐとの
間にダイオードＤ2 が夫々図８に示すものと同様に接続
されている。また、制御端子Ｔ2 と電源Ｖ1 に抵抗Ｒを
介してプルアップされたＣＰＵ１０の入力端子との間
に、ダイオードＤ4 がＣＰＵ１０の入力端子から制御端
子Ｔ2 に向って電流が流れるように接続されている。
【００４１】このようなメモリユニットの制御装置にお
いては、フラッシュメモリ２１内にプログラムをローデ
ィングする場合に図９に示すようなプログラムユニット
１００の制御端子ＰＴ0 に携帯電話器１００側の制御端
子Ｔ2 が接続され、プログラム電圧Ｖ2 がプログラムユ
ニット３００から制御端子ＰＴ0 ，Ｔ2 を介してフラッ
シュメモリ２１に供給される。このときプログラム電圧
Ｖ2 はダイオードＤ4によってＣＰＵ１０の入力端子へ
の印加が阻止される。
【００４２】また通常の場合は、図８に示すものと同様
に回路電源Ｖ1 がダイオードＤ1 を介してフラッシュメ
モリ２１に供給される。
【００４３】更に、当該携帯電話１００が車載アダプタ
２００に接続されると、図１１に示すように車載アダプ
タ２００の制御端子ＡＴ1 と当該携帯電話１００の制御
端子Ｔ2 が接続される。車載アダプタ２００は制御端子
ＡＴ1 をグランド電位状態又はオープン状態にする。こ
のグランド電位状態又はオープン状態により、例えば、
フック信号（ＨＯＯＫ）が表わされる。車載アダプタ２
００の制御端子ＡＴ1がオープン状態の場合、携帯電話
器１００では、電源電圧Ｖ1 がＣＰＵ１０の入力端子に
印加される。このときダイオードＤ4 ，Ｄ2 には電流が
流れない。また、車載アダプタ２００の制御端子ＡＴ1
がグランド電位状態の場合、携帯電話器１００では、電
源Ｖ1 から制御端子Ｔ2 に向って電流が流れ、ＣＰＵ１
０の入力端子はグランド電位となる。この時、ダイオー
ドＤ2 によりフラッシュメモリ２１用の回路電源Ｖ1 か
ら制御端子Ｔ2 への電流の流れが阻止される。ＣＰＵ１
０は当該入力端子の電位（Ｖ1 又は“０”）によりオン
フック、オフフックを認識する。
【００４４】上述したような本発明の第三の実施例によ
れば、制御端子Ｔ2 がプログラム電圧Ｖ2 をフラッシュ
メモリ２１に供給するため及び外部からの制御信号を入
力するために用いられる。即ち、制御端子Ｔ2 が２つの
目的に使用されることから、当該制御装置の端子数を減
らすことができる。
【００４５】本発明は上述した実施例に限定されること
はない。例えば、携帯電話器以外の電子機器に本発明を
適用することも可能である。
【００４６】
【発明の効果】以上説明してきたように、本発明によれ
ば、電子機器内で種々の情報を格納するのに欠くとので
きない電気的消去書込み可能な不揮発性メモリに、フラ
ッシュメモリへのローディングプログラムを格納するよ
うにしたので、特にローディングプログラムを格納する
ための専用のメモリを増設する必要がなく、電子機器の
大型化が防止される。また、１つの入力端子がプログラ
ム電圧をフラッシュメモリに供給するため、及び外部か
らの情報を電子機器内部の回路ユニットに供給するめに
使用されるので、電子機器と外部機器とを接続するコネ
クタの大型化が防止される。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るメモリユニットの
制御装置を示す回路図である。
【図２】バンク切換回路を示す回路図である。
【図３】メモリバンクを説明するための図である。
【図４】携帯電話器をプログラムユニットに接続した状
態を示す図である。
【図５】電源ＯＮ時の処理を示すフローチャートであ
る。
【図６】フラッシュメモリにプログラムをローディング
するための処理を示すフローチャートである。
【図７】ＥＥＰＲＯＭを復旧するための処理を示すフロ
ーチャートである。
【図８】本発明の第二の実施例を示す図である。
【図９】プログラムユニットの構造を示す回路図であ
る。
【図１０】本発明の第三の実施例を示す図である。
【図１１】携帯電話器を車載アダプタに接続した状態を
示す図である。
【図１２】携帯電話器を車載アダプタに接続した状態を
示す図である。
【符号の説明】
１０ ＣＰＵ ２１ フラッシュメモリ ２２ ＥＥＰＲＯＭ ２３ ＲＡＭ ２４ バンク切換回路 ２５ チップセレクト回路 ２６ データバス ２７ アドレスバス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 花輪 哲也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 若山 真一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 今野 雅弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 佐藤 和廣 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 電子機器（１００）内の処理に用いられ
    る情報を格納するための電気的消去書込み可能な不揮発
    性メモリ（２２）と、該電子機器（１００）内で処理を
    実行するための処理プログラムを格納したフラッシュメ
    モリ（２１）とを有したメモリユニット（１２）の制御
    装置であって、 フラッシュメモリ（２１）に情報をローディングするた
    めのローディングプログラムが電気的消去書込み可能な
    不揮発性メモリ（２２）に格納されると共に、 第一の選択情報が供給されたときにフラッシュメモリ
    （２１）を選択し、第二の選択情報が供給されたときに
    電気的消去書込み可能な不揮発性メモリ（２２）を選択
    するメモリ選択手段（２４，２５）と、 フラッシュメモリ（２１）に所定のプログラム電圧（Ｖ
    2 ）が外部電源から供給された状態で、メモリ選択手段
    （２４，２５）に第二の選択情報を供給し、メモリ選択
    手段（２４，２５）によって選択された電気的消去書込
    み可能な不揮発性メモリ（２２）内のローディングプロ
    グラムに従ってフラッシュメモリ（２１）に情報をロー
    ディングするローディング手段（Ｓ２０６，Ｓ２０７，
    Ｓ２０８）とを有することを特徴とするメモリユニット
    の制御装置。
  2. 【請求項２】 請求項１記載のメモリユニットの制御装
    置において、更に、電気的消去書込み可能な不揮発性メ
    モリ（２２）内のローディングプログラムを復旧するた
    めの復旧情報がフラッシュメモリ（２１）に格納される
    と共に、 該メモリ選択手段（２４，２５）に結合する制御端子
    （Ｔ1 ，Ｔ0 ）と、 該制御端子（Ｔ1 ，Ｔ0 ）を介してメモリ選択手段（２
    ４，２５）に第一の選択情報が供給され、該メモリ選択
    手段（２４，２５）がフラッシュメモリ（２１）を選択
    した状態でフラッシュメモリ（２１）に格納された復旧
    情報に従って電気的消去書込み可能な不揮発性メモリ
    （２２）内のローディングプログラムを復旧する復旧手
    段（Ｓ１０８，Ｓ１０９，Ｓ３００）を有することを特
    徴とするメモリユニットの制御装置。
  3. 【請求項３】 請求項２記載のメモリユニットの制御装
    置において、更に、 該電子機器を立ち上げた際に、第二の選択情報を初期情
    報としてメモリ選択手段（２４，２５）に供給し、該メ
    モリ選択手段（２４，２５）によって選択された電気的
    消去書込み可能な不揮発性メモリ（２２）の所定アドレ
    スから処理を開始するプロセス開始手段（Ｓ１０２，Ｓ
    ２０３’）を有することを特徴とするメモリユニットの
    制御装置。
  4. 【請求項４】 請求項２又は３記載のメモリユニットの
    制御装置において、更に当該電子機器を立ち上げた際に
    電気的消去書込み可能な不揮発性メモリ（２２）内の情
    報が破損しているか否かを判定する第一の判定手段（Ｓ
    １０３）を有し、 該第一の判定手段（Ｓ１０３）により電気的消去書込み
    可能な不揮発性メモリ（２２）内の情報が破損している
    と判定された場合に、復旧手段（Ｓ１０８，Ｓ１０９）
    での処理が行ない得ることを特徴とするメモリユニット
    の制御装置。
  5. 【請求項５】 請求項２乃至４いずれか記載のメモリユ
    ニットの制御装置において、更に、 ローディング手段（Ｓ２０６，Ｓ２０７，Ｓ２０８）で
    の処理が行われる前に、電気的消去書込み可能な不揮発
    性メモリ（２２）内の情報が破損しているか否かを判定
    する第二の判定手段（Ｓ２０４）を有し、 該第二の判定手段（Ｓ２０４）により電気的消去書込み
    可能な不揮発性メモリ（２２）内の情報が破損している
    と判定された場合に、復旧手段（Ｓ３００）での処理が
    行ない得ることを特徴とするメモリユニットの制御装
    置。
  6. 【請求項６】 請求項３記載のメモリユニット制御装置
    において、 プロセス開始手段（Ｓ１０２，Ｓ２０３’）が有効にな
    らない場合に、復旧手段（Ｓ１０８，Ｓ１０９，Ｓ３０
    ０）での処理が行ない得ることを特徴とするメモリユニ
    ットの制御装置。
  7. 【請求項７】 請求項２乃至６いずれか記載のメモリユ
    ニット制御装置において、 該制御端子（Ｔ0 ）は第一及び第二の選択情報の伝達を
    阻止すると共にプログラム電圧（Ｖ2 ）が通過可能な第
    一の回路素子（Ｄ2 ）を介してフラッシュメモリ（２
    １）の電源端子（Ｖｐｐ）に結合され、該プログラム電
    圧の伝達を阻止すると共に第一及び第二の選択情報が通
    過可能な第二の回路素子（Ｄ3 ）を介してメモリ選択手
    段（２４，２５）に結合され、フラッシュメモリ（２
    １）に情報をローディングする際に、プログラム電圧
    （Ｖ2 ）が外部電源から該制御端子（Ｔ 0 ）を介してフ
    ラッシュメモリ（２１）に供給されるようにしたことを
    特徴とするメモリユニットの制御装置。
  8. 【請求項８】 請求項７記載のメモリユニットの制御装
    置において、 第一の回路素子（Ｄ2 ）は、制御端子（Ｔ0 ）からフラ
    ッシュメモリ（２１）の電源端子（Ｖｐｐ）に向う方向
    が順方向となるように制御端子（Ｔ0 ）とフラッシュメ
    モリ（２１）との間に接続されたダイオード（Ｄ2 ）で
    あることを特徴とするメモリユニットの制御装置。
  9. 【請求項９】 請求項７又は８記載のメモリユニットの
    制御装置において、 第二の回路素子（Ｄ3 ）は、メモリ選択手段（２４，２
    ５）から制御端子（Ｔ 0 ）に向う方向が順方向となるよ
    うに制御端子（Ｔ0 ）とメモリ選択手段く（２４，２
    ５）との間に接続されたダイオード（Ｄ3 ）であること
    を特徴とするメモリユニットの制御装置。
  10. 【請求項１０】 請求項１乃至９いずれか記載のメモリ
    ユニットの制御装置において、 該メモリユニット（１２）は、フラッシュメモリ（２
    １）が割り当てられた第一のメモリバンクと電気的消去
    書込み可能な不揮発性メモリ（２２）が割り当てられた
    第二のメモリバンクに区分され、 該メモリ選択手段（２４，２５）は、第一の選択信号及
    び第二の選択信号が供給されたときに夫々第一及び第二
    のレベルとなる切換信号を出力するバンク切換手段（２
    ４）を有し、バンク切換手段から出力されるバンク切換
    信号が第一のレベル及び第２のレベルのときに夫々第一
    及び第二のメモリバンクに割り当てられたフラッシュメ
    モリ（２１）及び電気的消去書込み可能な不揮発性メモ
    リ（２２）が選択されることを特徴とするメモリユニッ
    トの制御装置。
  11. 【請求項１１】 請求項１乃至１０いずれか記載のメモ
    リユニットの制御装置において、 該電気的消去書込み可能な不揮発性メモリ（２２）は電
    気的消去書込み可能ＲＯＭ（ＥＥＰＲＯＭ）であること
    を特徴とするメモリユニットの制御装置。
  12. 【請求項１２】 電子機器（１００）内の処理に用いら
    れる情報を格納するための電気的消去書込み可能な不揮
    発性メモリ（２２）と、該電子機器（１００）内で処理
    を実行するための処理プログラムを格納したフラッシュ
    メモリ（２１）とを有したメモリユニット（１２）の制
    御装置であって、 フラッシュメモリ（２１）に情報をローディングするた
    めのローディングプログラムが電気的消去書込み可能な
    不揮発性メモリ（２２）に格納されていると共に、 第一の選択情報が供給されたときにフラッシュメモリ
    （２１）を選択し、第二の選択情報が供給されたときに
    電気的消去書込み可能な不揮発性メモリ（２２）を選択
    するメモリ選択手段（２４，２５）と、 フラッシュメモリ（２１）に対するプログラム電圧（Ｖ
    2 ）の伝達を阻止すると共に所定の情報が通過可能な第
    一の回路素子（Ｄ4 ）を介して該電子機器内の所定の回
    路ユニットに結合され、 該所定の情報の伝達を阻止すると共にプログラム電圧
    （Ｖ2 ）が通過可能な第二の回路素子（Ｄ2 ）を介して
    該フラッシュメモリ（２１）の電源端子（Ｖｐｐ）に結
    合された入力端子（Ｔ2 ）と、 フラッシュメモリ（２１）にプログラム電圧（Ｖ2 ）が
    供給された状態で、メモリ選択手段（２４，２５）に第
    二の選択情報を供給し、メモリ選択手段（２４，２５）
    によって選択された電気的消去書込み可能な不揮発性メ
    モリ（２２）内のローディングプログラムに従ってフラ
    ッシュメモリ（２１）に情報をローディングするローデ
    ィング手段（Ｓ２０６，Ｓ２０７，Ｓ２０８）とを有
    し、 該ローディング手段（Ｓ２０６，Ｓ２０７，Ｓ２０８）
    によりフラッシュメモリ（２１）に情報がローディング
    される際に、プログラム電圧を出力する外部電源が入力
    端子（Ｔ2 ）に接続され、フラッシュメモリ（２１）内
    の処理プログラムに従って該電子機器（１００）内での
    処理が実行される際に上記第二の回路素子（Ｄ2 ）によ
    って伝達が阻止される情報を出力する外部機器（２０
    ０）が入力端子（Ｔ2 ）に接続されるようにしたことを
    特徴とするメモリユニットの制御装置。
  13. 【請求項１３】 請求項１２記載のメモリユニットの制
    御装置において、 上記第二の回路素子（Ｄ2 ）によって伝達が阻止され得
    る情報はグランド電位状態及び電気的オープン状態によ
    って表わされることを特徴とするメモリユニットの制御
    装置
  14. 【請求項１４】 請求項１２又は１３記載のメモリユニ
    ットの制御装置において、 該電気的消去書込み可能な不揮発性メモリ（２２）は電
    気的消去書込み可能ＲＯＭ（ＥＥＰＲＯＭ）であること
    を特徴とするメモリユニットの制御装置。
  15. 【請求項１５】 請求項１乃至１４いずれか記載のメモ
    リユニットの制御装置は、携帯電話器に設けられ、該電
    気的消去書込み可能な不揮発性メモリ（２２）は電話番
    号を記憶するために用いられる。
JP4312482A 1992-11-20 1992-11-20 電子機器に設けられたメモリユニットの制御装置 Pending JPH06161867A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4312482A JPH06161867A (ja) 1992-11-20 1992-11-20 電子機器に設けられたメモリユニットの制御装置
US08/149,113 US5564032A (en) 1992-11-20 1993-11-09 Control apparatus for controlling memory unit capable of selecting an electrically erasable non-volatile memory and loading information stored therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4312482A JPH06161867A (ja) 1992-11-20 1992-11-20 電子機器に設けられたメモリユニットの制御装置

Publications (1)

Publication Number Publication Date
JPH06161867A true JPH06161867A (ja) 1994-06-10

Family

ID=18029745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4312482A Pending JPH06161867A (ja) 1992-11-20 1992-11-20 電子機器に設けられたメモリユニットの制御装置

Country Status (2)

Country Link
US (1) US5564032A (ja)
JP (1) JPH06161867A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4332499A1 (de) * 1993-09-24 1995-03-30 Bosch Gmbh Robert Verfahren zur vollständigen Neuprogrammierung eines löschbaren, nichtflüchtigen Speichers
JPH09134283A (ja) * 1995-11-09 1997-05-20 Olympus Optical Co Ltd 音声情報処理装置
JPH1049439A (ja) * 1996-03-26 1998-02-20 Robert Bosch Gmbh 制御装置の作動方法
US6282675B1 (en) * 1997-08-06 2001-08-28 Macronix International Co., Ltd. Fault-tolerant architecture for in-circuit programming
US6493788B1 (en) 1996-10-28 2002-12-10 Macronix International Co., Ltd. Processor with embedded in-circuit programming structures
US6842820B2 (en) 1997-10-03 2005-01-11 Macronix International Co., Ltd. Processor with embedded in-circuit programming structures
US6151657A (en) * 1996-10-28 2000-11-21 Macronix International Co., Ltd. Processor with embedded in-circuit programming structures
US6229737B1 (en) 1996-12-12 2001-05-08 Ericsson Inc. Method and apparatus for initializing semiconductor memory
US5901330A (en) * 1997-03-13 1999-05-04 Macronix International Co., Ltd. In-circuit programming architecture with ROM and flash memory
US6389500B1 (en) * 1999-05-28 2002-05-14 Agere Systems Guardian Corporation Flash memory
US6834331B1 (en) 2000-10-24 2004-12-21 Starfish Software, Inc. System and method for improving flash memory data integrity
WO2004038995A1 (en) * 2002-10-28 2004-05-06 Nokia Corporation Device keys
US20110060869A1 (en) * 2009-09-08 2011-03-10 Ocz Technology Group, Inc. Large capacity solid-state storage devices and methods therefor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2517441A1 (fr) * 1981-12-02 1983-06-03 Philips Ind Commerciale Dispositif pour mini-ordinateur permettant d'utiliser la meme memoire effacable electriquement, alternativement pour les instructions et les donnees, tant en lecture qu'en ecriture
US4481574A (en) * 1982-02-18 1984-11-06 Pinetree Systems, Inc. Programmable interface between remote terminals and a computer
US4860341A (en) * 1987-06-02 1989-08-22 Motorola, Inc. Radiotelephone credit card call approval synchronization
US4852146A (en) * 1987-06-04 1989-07-25 Steven L. Hathcock Auxiliary dialing system for mobile telephones
US4970692A (en) * 1987-09-01 1990-11-13 Waferscale Integration, Inc. Circuit for controlling a flash EEPROM having three distinct modes of operation by allowing multiple functionality of a single pin
US5321840A (en) * 1988-05-05 1994-06-14 Transaction Technology, Inc. Distributed-intelligence computer system including remotely reconfigurable, telephone-type user terminal
US5425051A (en) * 1992-11-09 1995-06-13 Norand Corporation Radio frequency communication network having adaptive parameters
EP0618535B1 (en) * 1989-04-13 1999-08-25 SanDisk Corporation EEPROM card with defective cell substitution and cache memory
US5200959A (en) * 1989-10-17 1993-04-06 Sundisk Corporation Device and method for defect handling in semi-conductor memory
US5046082A (en) * 1990-05-02 1991-09-03 Gte Mobile Communications Service Corporation Remote accessing system for cellular telephones
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
US5408664A (en) * 1992-06-19 1995-04-18 Silicon Graphics, Incorporated System and Method for booting computer for operation in either of two byte-order modes

Also Published As

Publication number Publication date
US5564032A (en) 1996-10-08

Similar Documents

Publication Publication Date Title
JPH05327582A (ja) 携帯電話機のプログラムメモリ書き替え方式
US7051169B2 (en) Memory configuration for a wireless communications device
US6865122B2 (en) Reclaiming blocks in a block-alterable memory
JPH06161867A (ja) 電子機器に設けられたメモリユニットの制御装置
KR100388949B1 (ko) 기록 시 판독 동작을 위한 플래시 메모리 분할
US6601132B2 (en) Nonvolatile memory and method of writing data thereto
US20060248267A1 (en) Flash memory having configurable sector size and flexible protection scheme
JPH0574178A (ja) 不揮発性ｉｃメモリ
JPH05198198A (ja) 半導体記憶装置
JP4034971B2 (ja) メモリコントローラおよびメモリシステム装置
JP2007257473A (ja) 車載制御装置
US7162570B2 (en) Flash memory programming
KR20030084702A (ko) 불휘발성 반도체 기억 장치
JPH05167496A (ja) 自動車電話装置
US5880992A (en) Electrically erasable and programmable read only memory
CN111796839B (zh) 控制器程序管理方法和装置
WO2003077134A1 (fr) Dispositif de reecriture de memoire
KR900002331B1 (ko) 기기등록번호 및 가입자 등록번호의 단일 기억장치를 가진 무선전화장치
JP2006185530A (ja) 不揮発性半導体メモリ装置
KR100556907B1 (ko) Ｎａｎｄ형 플래시 메모리 장치
CN111402943A (zh) 减少非型闪存读操作泵面积方法、系统、储存介质和终端
JPH09231065A (ja) プログラム変更可能な電子制御装置
JPH07193860A (ja) プログラムメモリを有した携帯端末装置
JP2001092713A (ja) データ書き込み装置とその書き込み方法
CN1591356B (zh) 用于对电子设备进行编程的方法和电路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010116