CN111402943A - 减少非型闪存读操作泵面积方法、系统、储存介质和终端 - Google Patents

减少非型闪存读操作泵面积方法、系统、储存介质和终端 Download PDF

Info

Publication number
CN111402943A
CN111402943A CN202010490112.5A CN202010490112A CN111402943A CN 111402943 A CN111402943 A CN 111402943A CN 202010490112 A CN202010490112 A CN 202010490112A CN 111402943 A CN111402943 A CN 111402943A
Authority
CN
China
Prior art keywords
charge pump
word line
read operation
line charge
memory chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010490112.5A
Other languages
English (en)
Other versions
CN111402943B (zh
Inventor
温靖康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN202010490112.5A priority Critical patent/CN111402943B/zh
Publication of CN111402943A publication Critical patent/CN111402943A/zh
Application granted granted Critical
Publication of CN111402943B publication Critical patent/CN111402943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种减少非型闪存读操作泵面积方法、系统、储存介质和终端,在非易失性存储器芯片上电完成后/编程完成后/擦除完成后进入到release流程,提前将非易失性存储器芯片内的主字线电荷泵和副字线电荷泵偏置在读操作需要的状态,然后在主机发送读操作的块地址确定后,将选中的块和未选中的块分别由主字线电荷泵和副字线电荷泵负责驱动,在提高读操作响应,同时可以大幅减少高容量非易失性存储器中读操作电荷泵的电路面积,从而减少非易失性存储器的芯片面积,减少晶圆端的制造成本。

Description

减少非型闪存读操作泵面积方法、系统、储存介质和终端
技术领域
本发明涉及电路技术领域,尤其涉及的是一种减少非型闪存读操作泵面积方法、系统、储存介质和终端。
背景技术
在非易失性存储器的电路设计中,电荷泵电路是一个非常主要的组成部分,非易失性存储器芯片的读操作需要电荷泵输出一个特定的电压或者电流让非易失性存储器单元工作在一个正确的状态,从而实现正确的读功能,而且在非易失性存储器芯片中,电荷泵电路所占用的面积是芯片外围电路(即芯片外围电路为非易失性存储器芯片内除存储单元阵列,行解码和列解码外的电路)面积的主要组成部分,电荷泵电路占用的面积往往决定了非易失性存储器芯片在晶圆端的成本。
如图1所示,是NOR Flash存储器中对存储器单元的读操作示意图。从图1可以看到,NOR Flash读操作需要电荷泵工作在正确的状态,读操作时需要电荷泵输出6V左右的电压给到存储单元的栅端(字线)。
如图2所示,传统NOR Flash中在芯片上电结束,编程结束,擦除结束以及读操作结束后,芯片进入待机模式,电荷泵关闭,电荷泵的输出为电源电压,在接受到主机的访问指令后使能电荷泵开始工作。
传统的NOR Flash中读操作电荷泵电路在接收到主机(访问NOR Flash的设备)发送的读指令之后开始工作,所以这个电荷泵的性能(读操作字线电压的建立时间)直接决定了NOR Flash读指令的最高速度。因为NOR Flash存储器芯片提前不知道主机第一次需要读取的地址是哪一个地址,没办法让电荷泵选择性对那一部分(NOR Flash存储阵列是由很多块组成,以128Mbit为例,存储阵列示意图如图3,包括16个8Mbit)地址内的电容负载进行充电,而且读指令可以跨越块地址,只能对非易失性储存器芯片的全部存储单元阵列中的电容负载进行充电,因为这个电容负载大小和芯片的存储容量成正比,所以在高容量的非易失性存储器中,如果想达到与低容量存储器相同的读性能,需要将读操作电荷泵的面积同比例增加,这会明显增加电荷泵的电路面积,同样会大幅增加芯片的面积,增加芯片在晶圆端的制造成本。
图4是传统结构中同一电荷泵在8Mbit和128Mbit NOR Flash中的性能对比示意图,可以看到在128Mbit NOR Flash中,如果还是使用与8Mbit相同的读操作电荷泵的话,读操作电荷泵的输出建立时间将会大幅增加,相应的会降低128Mbit NOR Flash的读性能。
因此,现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种减少非型闪存读操作泵面积方法、系统、储存介质和终端,旨在解决读操作电荷泵需要同时对所有储存单元阵列的电容负载进行充电,随着储存器容量的增加需要通过增加读操作编程电荷泵面积的方法来提高读操作性能的问题。
本发明的技术方案如下:一种减少非型闪存读操作泵面积方法,其中,具体包括以下步骤:
S1:在非易失性存储器芯片进入读操作前使主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压;
S2:判断是否接收到读操作指令,是则跳转至S3,否则跳转至S4;
S3:使主字线电荷泵为被选中进行读操作的块进行供压驱动,副字线电荷泵为未被选中进行读操作的块进行供压驱动;
S4:非易失性存储器芯片进入待机模式。
本技术方案中,通过上述方法解决了需要通过增加读操作编程电荷泵面积的方法来提高读操作性能的问题。
所述的减少非型闪存读操作泵面积方法,其中,所述主字线电荷泵和副字线电荷泵输出的字线电压相等,主字线电荷泵的驱动能力大于副字线电荷泵的驱动能力。
本技术方案中,因为在读操作中读指令可以跨越块地址,所以需要主字线电荷泵和副字线电荷泵输出相等的字线电压为选中的块和未选中的块的电容负载进行充电,但因为未被选中的块地址内没有地址翻转和状态切换,所以电流能力驱动较弱的副字线电荷泵就足以应对。
所述的减少非型闪存读操作泵面积方法,其中,在S1中,通过主字线电荷泵使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压。
所述的减少非型闪存读操作泵面积方法,其中,所述S1包括以下步骤:
s11:非易失性存储器芯片上电完毕、完成编程操作、完成擦除操作后;
s12:使主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压。
所述的减少非型闪存读操作泵面积方法,其中,所述s12通过采用release操作使主字线电荷泵和副字线电荷泵自动进入并维持正常工作状态,自动控制使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压。
本技术方案中,release操作的目的是为了NOR Flash提前将读操作电荷泵工作在正确的状态并在待机模式下维持这个状态,极大地增加了读操作的响应速度。
所述的减少非型闪存读操作泵面积方法,其中,所述S3包括以下步骤:
s31:使主字线电荷泵为被选中进行读操作的块进行供压驱动,副字线电荷泵为未被选中进行读操作的块进行供压驱动,被选中的块进行读操作处理;
s32:判断是否所有需要进行读操作的块均已完成读操作,是则跳转至S4,否则跳转至s31。
一种采用如上述任一所述的减少非型闪存读操作泵面积方法的系统,其中,包括:
控制主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压的控制模块;
判断是否接收到读操作指令的指令接收模块;
为被选中进行读操作的块进行供压驱动的主字线电荷泵;
为未被选中进行读操作的块进行供压驱动的副字线电荷泵;
控制非易失性存储器芯片进入待机模式的待机模式模块。
所述的系统,其中,还包括用于根据指令接收模块接收到的指令控制主字线电荷泵为被选中进行读操作的块进行供压驱动,副字线电荷泵为未被选中进行读操作的块进行供压驱动的块地址解码电路。
一种存储介质,其特征在于,所述存储介质中存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行上述任一项所述的方法。
一种终端,其中,包括处理器和存储器,所述存储器中存储有计算机程序,所述处理器通过调用所述存储器中存储的所述计算机程序,用于执行上述任一项所述的方法。
本发明的有益效果:本发明通过提供一种减少非型闪存读操作泵面积方法、系统、储存介质和终端,在非易失性存储器芯片上电完成后/编程完成后/擦除完成后进入到release流程,提前将非易失性存储器芯片内的主字线电荷泵和副字线电荷泵偏置在读操作需要的状态,然后在主机发送读操作的块地址确定后,将选中的块和未选中的块分别由主字线电荷泵和副字线电荷泵负责驱动,在提高读操作响应,同时可以大幅减少高容量非易失性存储器中读操作电荷泵的电路面积,从而减少非易失性存储器的芯片面积,减少晶圆端的制造成本。
附图说明
图1是现有技术中NOR Flash存储器中对存储器单元的读示意图。
图2是现有技术中NOR Flash操作结束后进入待机模式示意图。
图3是现有技术中128Mbit NOR Flash存储阵列块示意图。
图4是现有技术中同一电荷泵在8Mbit和128Mbit NOR Flash中的性能对比示意图。
图5是本发明中减少非型闪存读操作泵面积方法的步骤流程图。
图6是本发明中系统的示意图。
图7是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
如图5所示,一种减少非型闪存读操作泵面积方法,适用于各种容量的非易失性存储器,尤其是在高容量非易失性存储器的设计中极大地节省了读操作字线电荷泵电路面积,具体包括以下步骤:
S1:在非易失性存储器芯片进入读操作前使主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压;
S2:判断是否接收到读操作指令,是则跳转至S3,否则跳转至S4;
S3:使主字线电荷泵为被选中进行读操作的块进行供压驱动,副字线电荷泵为未被选中进行读操作的块进行供压驱动;
S4:非易失性存储器芯片进入待机模式。
在某些具体实施例中,所述主字线电荷泵和副字线电荷泵输出的字线电压相等,主字线电荷泵的驱动能力大于副字线电荷泵的驱动能力。
在某些具体实施例中,在S1中,通过主字线电荷泵使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压。
其中,所述S2中,读操作指令一般由主机发送给非易失性存储器芯片。
在某些具体实施例中,所述S1包括以下步骤:
s11:非易失性存储器芯片上电完毕、完成编程操作、完成擦除操作后;
s12:使主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压。
在某些具体实施例中,所述s12通过采用release操作使主字线电荷泵和副字线电荷泵自动进入并维持正常工作状态,自动控制使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压。
在某些具体实施例中,所述S3包括以下步骤:
s31:使主字线电荷泵为被选中进行读操作的块进行供压驱动,副字线电荷泵为未被选中进行读操作的块进行供压驱动,被选中的块进行读操作处理;
s32:判断是否所有需要进行读操作的块均已完成读操作,是则跳转至S4,否则跳转至s31。
如图6所示,一种采用如上述所述的减少非型闪存读操作泵面积方法的系统,包括:
控制主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压的控制模块A1;
判断是否接收到读操作指令的指令接收模块A2;
为被选中进行读操作的块进行供压驱动的主字线电荷泵A3;
为未被选中进行读操作的块进行供压驱动的副字线电荷泵A4;
控制非易失性存储器芯片进入待机模式的待机模式模块A5。
在某些具体实施例中,所述系统还包括用于根据指令接收模块A2接收到的指令控制主字线电荷泵A3为被选中进行读操作的块进行供压驱动,副字线电荷泵A4为未被选中进行读操作的块进行供压驱动的块地址解码电路A6。所述块地址解码电路A6与现有的块地址解码电路功能一致,本领域技术人员可以根据实际需要采用不同的电气元件实现,这里不加以限制。
在某些具体实施例中,所述系统还包括用于判断非易失性存储器芯片是否处于读操作前状态的状态判断模块A7。
在某些具体实施例中,所述系统还包括用于判断是否所有需要进行读操作的块均已完成读操作的读操作判断模块A8。
本发明还提供了一种存储介质,该存储介质中存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行上述任一项所述的方法,以实现以下功能:在非易失性存储器芯片进入读操作前使主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压;判断是否接收到读操作指令,是使主字线电荷泵为被选中进行读操作的块进行供压驱动,副字线电荷泵为未被选中进行读操作的块进行供压驱动,否则使非易失性存储器芯片进入待机模式。
请参照图7,本发明实施例还提供一种终端,如示7所示,终端B300包括处理器B301和存储器B302。其中,处理器B301与存储器B302电性连接。处理器B301是终端B300的控制中心,利用各种接口和线路连接整个终端的各个部分,通过运行或调用存储在存储器B302内的计算机程序,以及调用存储在存储器B302内的数据,执行终端的各种功能和处理数据,从而对终端B300进行整体监控。
在本实施例中,终端B300中的处理器B301会按照如下的步骤,将一个或一个以上的计算机程序的进程对应的指令加载到存储器B302中,并由处理器B301来运行存储在存储器B302中的计算机程序,从而实现各种功能:非易失性存储器芯片进入读操作前使主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压;判断是否接收到读操作指令,是使主字线电荷泵为被选中进行读操作的块进行供压驱动,副字线电荷泵为未被选中进行读操作的块进行供压驱动,否则使非易失性存储器芯片进入待机模式。
存储器B302可用于存储计算机程序和数据。存储器B302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器B301通过调用存储在存储器B302的计算机程序,从而执行各种功能应用以及数据处理。
在本申请所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (9)

1.一种减少非型闪存读操作泵面积方法,其特征在于,应用于NOR型闪存,具体包括以下步骤:
S1:在非易失性存储器芯片进入读操作前使主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压;
S2:判断是否接收到读操作指令,是则跳转至S3,否则跳转至S4;
S3:使主字线电荷泵为被选中进行读操作的块进行供压驱动,副字线电荷泵为未被选中进行读操作的块进行供压驱动;
S4:非易失性存储器芯片进入待机模式;
所述主字线电荷泵和副字线电荷泵输出的字线电压相等,主字线电荷泵的驱动能力大于副字线电荷泵的驱动能力。
2.根据权利要求1所述的减少非型闪存读操作泵面积方法,其特征在于,在S1中,通过主字线电荷泵使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压。
3.根据权利要求1所述的减少非型闪存读操作泵面积方法,其特征在于,所述S1包括以下步骤:
s11:非易失性存储器芯片上电完毕、完成编程操作、完成擦除操作后;
s12:使主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压。
4.根据权利要求3所述的减少非型闪存读操作泵面积方法,其特征在于,所述s12通过采用release操作使主字线电荷泵和副字线电荷泵自动进入并维持正常工作状态,自动控制使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压。
5.根据权利要求1所述的减少非型闪存读操作泵面积方法,其特征在于,所述S3包括以下步骤:
s31:使主字线电荷泵为被选中进行读操作的块进行供压驱动,副字线电荷泵为未被选中进行读操作的块进行供压驱动,被选中的块进行读操作处理;
s32:判断是否所有需要进行读操作的块均已完成读操作,是则跳转至S4,否则跳转至s31。
6.一种采用如权利要求至1至5任一所述的减少非型闪存读操作泵面积方法的系统,其特征在于,应用于NOR型闪存,包括:
控制主字线电荷泵和副字线电荷泵进入并维持正常工作状态,使非易失性存储器芯片的所有存储阵列电容充电到读操作需要的电压的控制模块(A1);
判断是否接收到读操作指令的指令接收模块(A2);
为被选中进行读操作的块进行供压驱动的主字线电荷泵(A3);
为未被选中进行读操作的块进行供压驱动的副字线电荷泵(A4);
控制非易失性存储器芯片进入待机模式的待机模式模块(A5)。
7.根据权利要求6所述的系统,其特征在于,还包括用于根据指令接收模块(A2)接收到的指令控制主字线电荷泵(A3)为被选中进行读操作的块进行供压驱动,副字线电荷泵(A4)为未被选中进行读操作的块进行供压驱动的块地址解码电路(A6)。
8.一种存储介质,其特征在于,所述存储介质中存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行权利要求1至5任一项所述的方法。
9.一种终端,其特征在于,包括处理器(B301)和存储器(B302),所述存储器(B302)中存储有计算机程序,所述处理器(B301)通过调用所述存储器(B302)中存储的所述计算机程序,用于执行权利要求1至5任一项所述的方法。
CN202010490112.5A 2020-06-02 2020-06-02 减少非型闪存读操作泵面积方法、系统、储存介质和终端 Active CN111402943B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010490112.5A CN111402943B (zh) 2020-06-02 2020-06-02 减少非型闪存读操作泵面积方法、系统、储存介质和终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010490112.5A CN111402943B (zh) 2020-06-02 2020-06-02 减少非型闪存读操作泵面积方法、系统、储存介质和终端

Publications (2)

Publication Number Publication Date
CN111402943A true CN111402943A (zh) 2020-07-10
CN111402943B CN111402943B (zh) 2020-09-04

Family

ID=71437624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010490112.5A Active CN111402943B (zh) 2020-06-02 2020-06-02 减少非型闪存读操作泵面积方法、系统、储存介质和终端

Country Status (1)

Country Link
CN (1) CN111402943B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133339A (zh) * 2023-10-19 2023-11-28 上海芯存天下电子科技有限公司 芯片的电压建立方法、命令执行方法、装置、芯片及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102360565A (zh) * 2011-08-26 2012-02-22 北京兆易创新科技有限公司 电荷泵系统及用其产生读写操作字线电压的方法、存储器
US20130176786A1 (en) * 2012-01-06 2013-07-11 Samsung Electronics Co., Ltd. 2-transistor flash memory and programming method of 2-transistor flash memory
US20170194056A1 (en) * 2015-12-30 2017-07-06 Texas Instruments Incorporated Method for suppressing gate oxide tunnel current in non-volatile memory to reduce disturbs
CN110277125A (zh) * 2019-06-28 2019-09-24 长江存储科技有限责任公司 一种存储单元阵列外围电路及存储器件
CN110419080A (zh) * 2017-03-24 2019-11-05 株式会社佛罗迪亚 非易失性半导体存储装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102360565A (zh) * 2011-08-26 2012-02-22 北京兆易创新科技有限公司 电荷泵系统及用其产生读写操作字线电压的方法、存储器
US20130176786A1 (en) * 2012-01-06 2013-07-11 Samsung Electronics Co., Ltd. 2-transistor flash memory and programming method of 2-transistor flash memory
US20170194056A1 (en) * 2015-12-30 2017-07-06 Texas Instruments Incorporated Method for suppressing gate oxide tunnel current in non-volatile memory to reduce disturbs
CN110419080A (zh) * 2017-03-24 2019-11-05 株式会社佛罗迪亚 非易失性半导体存储装置
CN110277125A (zh) * 2019-06-28 2019-09-24 长江存储科技有限责任公司 一种存储单元阵列外围电路及存储器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133339A (zh) * 2023-10-19 2023-11-28 上海芯存天下电子科技有限公司 芯片的电压建立方法、命令执行方法、装置、芯片及设备
CN117133339B (zh) * 2023-10-19 2024-02-20 上海芯存天下电子科技有限公司 芯片的电压建立方法、命令执行方法、装置、芯片及设备

Also Published As

Publication number Publication date
CN111402943B (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
EP1537483B1 (en) A memory circuit comprising a non-volatile ram and a ram
US7002853B2 (en) Memory card having a buffer memory for storing testing instruction
JP4047375B2 (ja) フラッシュeepromメモリの逐次プログラミング
US5944837A (en) Controlling flash memory program and erase pulses
KR100433686B1 (ko) 메모리,메모리를위한프로그래밍방법및프로그램회로
JP4843796B2 (ja) 高電力効率のメモリ及びカード
CN101867169A (zh) 应用于快闪存储器的保护电路及电源系统
US20060023514A1 (en) Semiconductor nonvolatile storage device
CN101477838A (zh) 一种与非快闪记忆体状态检测装置、系统及电子设备
CN111402943B (zh) 减少非型闪存读操作泵面积方法、系统、储存介质和终端
CN104778974A (zh) 串行存储器装置向外部主机通知内部自计时操作的完成
CN102915209A (zh) 一种存储控制芯片、存储设备及其系统数据写入方法
US20080181008A1 (en) Flash memory system capable of improving access performance and access method thereof
CN108538333B (zh) Nand闪存的读操作处理方法、装置和nand存储设备
JP3998908B2 (ja) 不揮発性メモリ装置
CN102708923A (zh) 半导体集成电路以及控制方法
CN111785308B (zh) 减少非型闪存编程泵面积的方法、系统、储存介质和终端
JP2006185530A (ja) 不揮発性半導体メモリ装置
JP2022064497A (ja) メモリシステム
CN114546899A (zh) Usb设备连接方法、系统及计算机可读存储介质
US6898680B2 (en) Minimization of overhead of non-volatile memory operation
CN212569509U (zh) 一种编程器
CN102789802B (zh) 具有二阶段位线预充电的存储装置、偏压电路及感测方法
JPH0660200A (ja) データ処理装置
CN113257321A (zh) 非易失性存储器的读取系统及存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: XTX Technology Inc.

Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province

Patentee before: Paragon Technology (Shenzhen) Ltd.

CP03 Change of name, title or address