KR930010983A - 원칩 마이크로 콘트롤러의 메모리 장치 - Google Patents

원칩 마이크로 콘트롤러의 메모리 장치 Download PDF

Info

Publication number
KR930010983A
KR930010983A KR1019910020388A KR910020388A KR930010983A KR 930010983 A KR930010983 A KR 930010983A KR 1019910020388 A KR1019910020388 A KR 1019910020388A KR 910020388 A KR910020388 A KR 910020388A KR 930010983 A KR930010983 A KR 930010983A
Authority
KR
South Korea
Prior art keywords
memory
address
rom
memory device
ram
Prior art date
Application number
KR1019910020388A
Other languages
English (en)
Other versions
KR940009820B1 (ko
Inventor
전우진
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019910020388A priority Critical patent/KR940009820B1/ko
Publication of KR930010983A publication Critical patent/KR930010983A/ko
Application granted granted Critical
Publication of KR940009820B1 publication Critical patent/KR940009820B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 원칩 마이크로 콘트롤러(One Chip Microcontroller)의 메모리 장치에 관한 것으로, EPROM 영역과 RAM영역의 경계를 가변시켜 메모리의 영역을 효율적으로 사용하기 위한 것이다.
따라서, 본 발명은 프로그램이 내장되는 ROM(Read Only Memory), 상기 ROM내의 프로그램이 내장된 영역에 인접하여 배치되는 RAM(Random Access Memory), 및 상기 ROM을 억세스하기 위한 어드레스 디코딩 수단(20)으로 구성되는 것을 특징으로 한다.

Description

원칩 마이크로 콘트롤러의 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 메모리 장치의 메모리영역 구성도.
제3도는 본 발명에 의한 메모리 장치의 어드레스 디코더의 구성도.

Claims (5)

  1. 마이크로 콘트롤러의 메모리 장치에 있어서; 프로그램이 내장되는 ROM(Read Only Memory), 상기 ROM내의 프로그램이 내장된 영역에 인접하여 배치되는 RAM(Random Access Memory), 및 상기 ROM을 억세스하기 위한 어드레스 디코딩 수단(20)으로 구성되는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서, 상기 어드레스 디코딩 수단(20)은 상기 ROM과 RAM의 경계 어드레스를 가변적으로 세팅하는 경계어드레스 가변수단(21), 억세스하기 위한 어드레스(AD8 내지 AD15)를 입력으로 하고, 상기 경계 어드레스 가변수단(21)에 연결되어 상기 경계 어드레스 가변수단(21)에 세팅된 경계 어드레스와 어드레스(AD8 내지 AD15)를 비교하는 비교수단(22), 및 상기 비교수단(22)에 연결되고 상기 어드레스(AD15)를 입력으로 하여 상기 ROM 및 RAM을 억세스하는 제1디코더수단(23)을 구비하여 구성되는 것을 특징으로 하는 메모리 장치.
  3. 제1항에 있어서, 상기 RAM은 메모리 되지 않은 영역에 메모리 맵 입출력(Memory Mapped Input/Output)영역을 부가하여 구성되는 것을 특징으로 하는 메모리 장치.
  4. 제2항에 있어서, 상기 경계 어드레스 가변수단(21)은 딥스위치(DIP Switch)로 구성되는 것을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서, 상기 어드레스(AD8 내지 AD15)를 입력으로 하는 제1부정논리곱 수단(11), 상기 제1부정논리곱 수단(11)의 출력단에 연결되고 억세스하기 위한 어드레스(AD4 내지 AD7)를 입력으로 하여 디코딩하는 제2디코더수단(12), 및 상기 제2디코더수단(12)에 연결되어 상기 제2디코더수단(12)의 출력(I/00 내지 I/07)을 부정논리곱 하는 제2부정논리곱수단(7)으로 구성되어 메모리 차단신호를 상기 제1코더수단(23)으로 출력하여 메모리를 선택하지 않고 상기 메모리 맵 입출력을 선택할 수 있도록 하는 메모리 차단 수단(10)을 더 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910020388A 1991-11-15 1991-11-15 원칩 마이크로 콘트롤러의 메모리 장치 KR940009820B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910020388A KR940009820B1 (ko) 1991-11-15 1991-11-15 원칩 마이크로 콘트롤러의 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020388A KR940009820B1 (ko) 1991-11-15 1991-11-15 원칩 마이크로 콘트롤러의 메모리 장치

Publications (2)

Publication Number Publication Date
KR930010983A true KR930010983A (ko) 1993-06-23
KR940009820B1 KR940009820B1 (ko) 1994-10-17

Family

ID=19322918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020388A KR940009820B1 (ko) 1991-11-15 1991-11-15 원칩 마이크로 콘트롤러의 메모리 장치

Country Status (1)

Country Link
KR (1) KR940009820B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483726B1 (ko) * 1996-03-26 2005-08-09 로베르트 보쉬 게엠베하 제어시스템의작동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483726B1 (ko) * 1996-03-26 2005-08-09 로베르트 보쉬 게엠베하 제어시스템의작동방법

Also Published As

Publication number Publication date
KR940009820B1 (ko) 1994-10-17

Similar Documents

Publication Publication Date Title
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR910013283A (ko) 리던던시 구조를 가지는 스태이틱 램
KR920022104A (ko) 전자 장치
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
KR900002307A (ko) 다이나믹·랜덤·액세스·메모리
KR930010983A (ko) 원칩 마이크로 콘트롤러의 메모리 장치
KR840001410A (ko) 프로그램 가능 논리장치
KR920001522A (ko) 다중 포트 메모리
KR920003769A (ko) 서라운드 제어회로
KR970705085A (ko) 캐시의 문맥이 무가치한 경우에 캐시가 판독되는 것을 방지하는 파이프라인형 마이크로프로세서(A Pipelined Microprocessor that Prevents the Cache From Being Read When the Contents of the Cache Are Invalid)
KR900005293A (ko) 1칩 마이컴의 메모리 영역 중첩회로
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR890017613A (ko) 메모리 확장 회로 및 방식
KR940016228A (ko) 컨텐트 어드레서블 메모리 디바이스
KR960015594A (ko) 비휘발성 메모리 소자의 프로그램 방법
KR930002955A (ko) 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서
KR970023394A (ko) 반도체 메모리장치의 메모리활성화방법
KR920006825A (ko) 제어프로그램의 병렬처리를 이용한 프로그래머블 콘트롤러
KR930023829A (ko) 학습용 컴퓨터의 입출력 방법
KR970066860A (ko) 멀티세트 디램 제어장치
KR920013142A (ko) 로직스위치를 이용한 메모리 영역의 다중화 장치
KR890012227A (ko) 메모리 어드레스 변경 장치
KR920013103A (ko) 3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로
KR910010299A (ko) 프로그래머블 콘트롤러의 비트연산 처리회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee