KR910012906A - 프로그래머블 콘트롤러의 연산처리장치 - Google Patents

프로그래머블 콘트롤러의 연산처리장치 Download PDF

Info

Publication number
KR910012906A
KR910012906A KR1019890018487A KR890018487A KR910012906A KR 910012906 A KR910012906 A KR 910012906A KR 1019890018487 A KR1019890018487 A KR 1019890018487A KR 890018487 A KR890018487 A KR 890018487A KR 910012906 A KR910012906 A KR 910012906A
Authority
KR
South Korea
Prior art keywords
output
data
circuit
signal
cpu
Prior art date
Application number
KR1019890018487A
Other languages
English (en)
Other versions
KR920006970B1 (ko
Inventor
윤승중
Original Assignee
송세창
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송세창, 삼성항공산업 주식회사 filed Critical 송세창
Priority to KR1019890018487A priority Critical patent/KR920006970B1/ko
Publication of KR910012906A publication Critical patent/KR910012906A/ko
Application granted granted Critical
Publication of KR920006970B1 publication Critical patent/KR920006970B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

내용 없음.

Description

프로그래머블 콘트롤러의 연산처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 블럭도.
제4도는 본 발명에 따른 실시에 레더 다이어그램도.
제5도는 본 발명에 따른 제2도의 버퍼(BUF1)의 구체회로도.

Claims (1)

  1. 프로그래어블 콘트롤러의 연산처리장치에 있어서, 입력명령어에 따라 제어 프로그램을 실행하여 데이타 처리에 의해 제어신호 및 데이타를 출력하는 중앙처리장치(CPU)와, 상기 중앙처리장치(CPU)와 데이타 버스(11)와, 연결되어 입출력되는 결정하여 출력하는 결과처리회로(RPD)와, 상기 결과처리회로(RPD)의 출력을 받아 제어클럭 및 인에이블신호를 발생하는 순차제어회로(SU)와, 상기 순차제어회로(SU)의 출력신호에 의해 상기 중앙처리장치(CPU)의 출력신호에 의해 상기 중앙처리장치(CPU)에서 발생하는 어드레스신호를 디코딩하여 타이밍 클럭신호를 발생하는 타이밍 디코딩회로(TDU)와, 상기 순차제어회로(SU)이 출력신호에 의해 상기 중앙처리장치(CPU)의 어드레스신호를 논리화하여 제어신호를 발생하는 제어장치(CU)와 상기 제어장치(CU)에서 발생하는 제어신호에 따라 중앙처리장치(CPU)에서 발생하는 어드레스 버퍼링하는 버퍼(BIF2)와, 상기 제어장치(CU)에서 발생하는 인에이블 제어신호에 의해 상기 결과처리장치(CU)에서 발생하는 데이타를 버퍼링하는 버퍼(BUF0, BUF1), 상기 타이밍의 코딩회로(TDU)에서 발생하는 클럭신호에 상기 중앙처리 장치(CPU) 어드레스 신호를 저장하는 어드레스 메모리(AM0-AM7)와, 상기 제어장치(CU)에서 발생하는 인에이블신호에 의해 상기 어드레스 메모리(AM0-AM7)의 출력과 버퍼(BUF1)의 출력을 선택하는 선택회로(IS0-IS7)와, 상기 타이밍 디코딩회로(TDU)에서 발생하는 클럭신호에 따라 상기 선택회로(IS0-IS7)의 출력과 버퍼(BUF2)의 출력데이타를 저장하는 데이타 메모리(DM0-DM7)와, 상기 선택회로(IS0-IS7) 및 데이타 메모리(DM0-DM7), 버퍼(BUFO)의 출력데이타를 논리적으로 변환하는 논리변환부(L1)와, 상기 논리변화부(L1)의 출력을 순자 제어회로(SU)에서 발생하는 신호에 따라 래치하는 데이타 래치(DL0-DL3)와, 상기 데이타 래치(DL0-DL3)의 출력데이타를 받아 2차원으로 논리적으로 연산하여 상기 결과처리회로(RPU)로 출력하는 논리연산부(2-DLSU)로 구성됨을 특징으로 하는 프로그래머를 콘트롤러의 연산처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890018487A 1989-12-13 1989-12-13 프로그래머블 콘트롤러의 연산처리장치 KR920006970B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890018487A KR920006970B1 (ko) 1989-12-13 1989-12-13 프로그래머블 콘트롤러의 연산처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890018487A KR920006970B1 (ko) 1989-12-13 1989-12-13 프로그래머블 콘트롤러의 연산처리장치

Publications (2)

Publication Number Publication Date
KR910012906A true KR910012906A (ko) 1991-08-08
KR920006970B1 KR920006970B1 (ko) 1992-08-22

Family

ID=19292862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018487A KR920006970B1 (ko) 1989-12-13 1989-12-13 프로그래머블 콘트롤러의 연산처리장치

Country Status (1)

Country Link
KR (1) KR920006970B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324317B1 (ko) * 1999-04-01 2002-02-16 김영환 시리얼 프로그램 제어회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324317B1 (ko) * 1999-04-01 2002-02-16 김영환 시리얼 프로그램 제어회로

Also Published As

Publication number Publication date
KR920006970B1 (ko) 1992-08-22

Similar Documents

Publication Publication Date Title
KR890007284A (ko) 메시지 fifo 버퍼 제어기
KR910012906A (ko) 프로그래머블 콘트롤러의 연산처리장치
KR910001545A (ko) Cpu 코어
KR970076252A (ko) 마이크로컴퓨터
KR950025534A (ko) 인터럽트신호의 멀티플렉싱회로
KR930004906Y1 (ko) 확장메모리의 주소지정시스템
KR960016271B1 (ko) 교환기 접속모듈의 리셋 출력회로
KR910006325Y1 (ko) 다이내믹 프로세서의 클럭속도 선택회로
KR890017612A (ko) 프로그램머블 로직 콘트롤러의 프로그램 카운터
KR920004978A (ko) 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법
KR910003512A (ko) 중앙처리장치와 주변 입출력 장치와의 인터페이스 회로
KR910010299A (ko) 프로그래머블 콘트롤러의 비트연산 처리회로
KR930001739Y1 (ko) 컴퓨터의 수행속도 표시회로
KR890003404Y1 (ko) 클럭지연회로를 이용한 고속중앙처리장치의 저속 패리패얼 칩 억세스 회로
TW239203B (en) Encoding/decoding device
KR900015474A (ko) 디지탈 데이타 팽창 방법 및 데이타 팽창 회로
KR920010447A (ko) 이중포트 ram을 이용한 cpu간 데이터손실 방지회로
KR900000765A (ko) 포스시스템의 데이타 요구 고속처리회로
KR920022116A (ko) 멀티 프로세서간 데이타 송수신 장치 및 방법
KR930008640A (ko) 제어시스템의 인터럽트 회로
KR860002760A (ko) Z 80 cpu의 시스템 프로그램 보호회로
KR900002602A (ko) 디지탈 전화기에서의 led 구동방법
KR960042507A (ko) VFD 모듈의 Busy 신호 발생방법 및 회로
KR880003239A (ko) 컴퓨터의 음성입력 변환장치
KR920003647A (ko) 가변 타이밍 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080808

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee