KR910003512A - 중앙처리장치와 주변 입출력 장치와의 인터페이스 회로 - Google Patents

중앙처리장치와 주변 입출력 장치와의 인터페이스 회로 Download PDF

Info

Publication number
KR910003512A
KR910003512A KR1019890010354A KR890010354A KR910003512A KR 910003512 A KR910003512 A KR 910003512A KR 1019890010354 A KR1019890010354 A KR 1019890010354A KR 890010354 A KR890010354 A KR 890010354A KR 910003512 A KR910003512 A KR 910003512A
Authority
KR
South Korea
Prior art keywords
signal
output
peripheral
control signal
shift register
Prior art date
Application number
KR1019890010354A
Other languages
English (en)
Other versions
KR910008420B1 (ko
Inventor
이경준
전용태
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019890010354A priority Critical patent/KR910008420B1/ko
Publication of KR910003512A publication Critical patent/KR910003512A/ko
Application granted granted Critical
Publication of KR910008420B1 publication Critical patent/KR910008420B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

내용 없음.

Description

중앙처리장치와 주변 입출력 장치와의 인터페이스 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 블럭도.
제3도는 본 발명의 실시예에 의한 타이밍도.

Claims (4)

  1. 제어 및 어드레스 신호와 연결되어 있고 DMA(Direct Memory Access)제어신호를 내장한 주변입출력장치(2a)와, 상기 주볍입출력장치(2a)의 DRQ(리드/라이트)신호와 연결되어 있는 NAND 게이트(2j)와, 상기 NAND 게이트(2j) 및 주변입출력장치(2a)의 DACK 신호와 연결되어 있는 AND게이트(2h)와, 상기 AND 게이트(2h)의 출력과 제어 및 어드레스 신호와 연결되어 명령의 추출 및 실행을 행하는 중앙처리장치(2b)와, 상기 중앙처리장치(2b)의BUSACK 신호 및 시프트 레지스터(2c)와 연결되어 있는 OR게이트(2i)와, 상기 중앙처리장치(2b)의 BUSACK 신호에연결되어 있는 인버터(2k)와, 상기 인버터(2k)의 출력 및 중앙처리장치(2b)의 클럭 신호와 연결되어 버스사용 기간을 결정하고 메모리 제어신호를 발생하는 시점을 결정해 주는 시프트 레지스터회로(2c)와, 상기 주변입출력장치(2a)의 DRQ(리드)신호 및 인버터(2k)출력과 연결되어 DMA동작 모드를 구별하는 플립플롭(2f)과, 상기 시프트 레지스터(2c) 및 플립플롭(2f)의 출력과 연결되어 DMA 동작시 상기 주변입출력장치(2a)의 특성에 따라 메모리 제어신호를 발생하는 메모리 제어신호 발생회로(2d)와, 상기 시프트 레지스터(2c) 및 메모리 제어신호발생회로(2d)와 연결되어 DMA동작 신호의 출력을 제어할때 이용되는 상기 제어 및 어드레스 신호를 전달하는 버퍼회로(2e)로 구성된것을 특징으로 하는 인터페이스 회로.
  2. 제1항에 있어서, 상기 제어 및 어드레스 신호에 연결되어 메모리(2g)를 더 포함한 것을 특징으로 하는 인터페이스 회로.
  3. 제1항에 있어서, 상기 메모리 제어신호 발생회로(2d)는 상기 시프트 레지스터(2c)의 첫번째 출력을 이용하여 DMA동작을 시작하기 위한 메모리 제어신호의 출력을 인에이블하는 것을 특징으로 하는 인터페이스 회로.
  4. 제1항에 있어서, 상기 플립플롭(2f)은 주변입출력장치(2a)의 DMA 리드/라이트 모드에 따라 토글(toggle)되어 동작하는 것을 특징으로 하는 인터페이스 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890010354A 1989-07-21 1989-07-21 중앙처리장치와 주변입출력장치와의 인터페이스 회로 KR910008420B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890010354A KR910008420B1 (ko) 1989-07-21 1989-07-21 중앙처리장치와 주변입출력장치와의 인터페이스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890010354A KR910008420B1 (ko) 1989-07-21 1989-07-21 중앙처리장치와 주변입출력장치와의 인터페이스 회로

Publications (2)

Publication Number Publication Date
KR910003512A true KR910003512A (ko) 1991-02-27
KR910008420B1 KR910008420B1 (ko) 1991-10-15

Family

ID=19288285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010354A KR910008420B1 (ko) 1989-07-21 1989-07-21 중앙처리장치와 주변입출력장치와의 인터페이스 회로

Country Status (1)

Country Link
KR (1) KR910008420B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377861B1 (ko) * 2000-07-07 2003-03-29 한학수 전자소자 또는 칩용 절연성 박막 또는 박막형 패키지를 위한 조성물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377861B1 (ko) * 2000-07-07 2003-03-29 한학수 전자소자 또는 칩용 절연성 박막 또는 박막형 패키지를 위한 조성물

Also Published As

Publication number Publication date
KR910008420B1 (ko) 1991-10-15

Similar Documents

Publication Publication Date Title
KR940012146A (ko) Cpu와 승산기를 갖는 반도체집적회로
EP0658852A3 (en) Computer system with derived local bus
KR910003512A (ko) 중앙처리장치와 주변 입출력 장치와의 인터페이스 회로
KR910001545A (ko) Cpu 코어
KR900005798B1 (ko) Cpu 공유회로
JPS5739438A (en) Input controlling system
KR940004642A (ko) 컬럼 어드레스 래치신호 발생장치
KR100267783B1 (ko) 디엠에이(dma)제어신호발생회로
KR960011280B1 (ko) 캐쉬메모리 억세스 타임조정회로
KR950014374B1 (ko) 원-칩 콘트롤러를 채용한 장치를 위한 직접 메모리 액세스(dma) 인식신호 발생회로
KR940001028Y1 (ko) 캐쉬 메모리 클럭 제어회로
KR900006830Y1 (ko) Dtmf송수신기의 스트로브신호 발생회로
KR860002760A (ko) Z 80 cpu의 시스템 프로그램 보호회로
KR900003527Y1 (ko) 데이타 송수신 집적회로용 디엠에이회로
KR920015211A (ko) 데코더ic와 scsi ic간의 인터페이스회로
KR890003723B1 (ko) 복구시간 콘트롤회로
KR900003621Y1 (ko) 상이한 프로세서간의 데이터 교환장치
KR890015538A (ko) Dma 제어기와 결합한 인터페이스 회로 및 인터페이스 방법
KR910012906A (ko) 프로그래머블 콘트롤러의 연산처리장치
KR910012969A (ko) 양방향 병렬포트
KR890002761A (ko) 원 보드 메모리의 듀얼포트 제어회로
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR20000038480A (ko) 칩 면적이 작고 전력소모가 적은 데이터 출력버퍼 제어회로 및이를 구비하는 이중 데이터율 동기식 디램
KR960035219A (ko) 디지탈 신호 처리(dsp) 칩에서 입력포트 확장회로
JPS5566042A (en) Memory control circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980929

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee