KR890015538A - Dma 제어기와 결합한 인터페이스 회로 및 인터페이스 방법 - Google Patents

Abstract

내용 없음

Description

DMA 제어기와 결합한 인터페이스 회로 및 인터페이스 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 1 도는 본 발명에 따라 축조한 DMA제어기와 결합하는 인터페이스 회로.

Claims (4)

1. DMA제어기 결합 인터페이스 회로에 있어서, 대기신호를 D-플립플롭에 인가하므로 다소 지연시켜 초기신호를 발생시키도록 하고, 이 대기 신호가 또 D-플립플롭과 NAND게이트를 경우하고 동시에 비지신호가 AND게이트를 구비한 또 다른 D-플립플롭에 인가되므로 교대로 싸이클 요구신호를 발생시키며, 기능신호에 의하여 입려설정 신호를 발생시키고, 이 기능 신호가 메모리 판독신호와 메모리쓰기 신호와 함께 하나 이상의 AND게이트에 인가되고, 이들 AND게이트 출력이 NAND게이트를 경유하여 비지 신호의 제어하에 있는 NAND게이트에 인가되므로, 데이터 스트로브 신호를 출력하게 한 DMA제어기와 결합한 인터페이스 회로.
2. 데이터 전송을 위하여 DMA제어기와 결합한 인터페이스하는 방법에 있어서, 입출력 구동 루우틴으로써 오픈, 판독, 쓰기루우틴을 구비하는데, 오픈루우틴에서 DMA제어기의 기능비트를 클리어하고, 그 다음 DMA제어기의 대기, 초기버퍼를 클리어하며, 마스크 레지스터를 세트하므로, 읽기 루우틴과 쓰기 루우틴을 교대로 작동 가능하게 한 인터페이스 방법.
3. 제 2 항에 있어서, 판독기 루우틴에서는 커널버퍼의 실질 어드레스를 취하고, 실시간 클럭을 제외시키고 인터럽트를 디스에이블 상태로 하며, DMA채널의 마스크를 설정하고 DMA제어기의 최초/최종 플립플롭을 리세트하며 커널 버퍼의 실질 어드레스를 DMA제어기에 송출한 다음, DMA의 최초/최종 플립플롭을 리세트하고 DMA에 워드카운트를 송출하며 DMA모우드를 DMA제어기에 송출한 후 (읽기, 채널#, 비초기, 신호 전송 모우드)세그먼트 어드레스를 DMA제어기에 전송하고 그러므로 DMA채널마스크를 리세트하고 기능 1=0와 대기신호를 DMA제어기에 송출하므로, 인터럽트를 이네이블 상태로 함과 동시에 약 50초가 지연을 갖으며, 그 다음 DMA제어기의 기능 2 신호을 클리어하고 데이터를 커널 버퍼로부터 사용자 스페이스에 복사(copy)한 인터페이스 방법.
4. 제 3 항에 있어서, 쓰기 루우틴에서는 커널버퍼의 실질 어드레스를 취하고, 사용자 스테이스로부터 커널 버퍼에 데이터를 복사하고, 실시간 클럭이외에는 인터럽트를 디스에이블 상태로 한다. 그 다음 DMA채널의 마스크를 세트하고, DMA의 최초/최종 플립플롭을 리세트하며, 커널버퍼의 실질 어드레스를 DMA제어기에 전송하고, 그후 DMA의 최초/최종 플립플롭을 리세트하며, 워드 카운트를 DMA제어기에 전송하면서 DMA모우드를 DMA제어기에 전송하고(쓰기, 채널#, 비초기 신호 전송 모두드), 세그먼트 어드레스를 DMA제어기에 전송하며, DMA채널 마스크를 리세트하고, 기능 1=1 및 대기 신호를 DMA제어기에 전송하며, 인터럽트를 이네이블 상태로 하여 60밀리초 지연시키므로 쓰기 루우틴이 수행되게 한 인터페이스 방법

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.