KR920022116A - 멀티 프로세서간 데이타 송수신 장치 및 방법 - Google Patents

멀티 프로세서간 데이타 송수신 장치 및 방법 Download PDF

Info

Publication number
KR920022116A
KR920022116A KR1019910008632A KR910008632A KR920022116A KR 920022116 A KR920022116 A KR 920022116A KR 1019910008632 A KR1019910008632 A KR 1019910008632A KR 910008632 A KR910008632 A KR 910008632A KR 920022116 A KR920022116 A KR 920022116A
Authority
KR
South Korea
Prior art keywords
subprocessor
data
main processor
signal
generating
Prior art date
Application number
KR1019910008632A
Other languages
English (en)
Other versions
KR0164351B1 (ko
Inventor
임유선
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019910008632A priority Critical patent/KR0164351B1/ko
Publication of KR920022116A publication Critical patent/KR920022116A/ko
Application granted granted Critical
Publication of KR0164351B1 publication Critical patent/KR0164351B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

멀티 프로세서간 데이타 송수신 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 데이타 송수신장치 구성도.
제3도는 제2도의 구체회로도.

Claims (3)

  1. 멀티프로세서를 사용하는 시스템의 데이타 송수신 장치에 있어서, 송수신 모드시 다수개의 부프로세서의 선택을 위한 어드레스 데이타를 발생하며, 송신 모드시 송신 데이타를 병렬 출력하는 동시에 라이트 신호를 발생하여, 수신 모드시 상기 프로세서에 토글되어 수신되는 인터럽트 신호에 의해 리드 신호를 출력하여 연속적으로 수신 데이타를 병렬 입력하는 주프로세서와, 수신 모드시 인터럽트 상태가 되어 선택된후 리드 클럭을 발생하며, 송신 모드시 연속적으로 토글되는 라이트 클럭을 발생하는 부프로세서와, 상기 주프로세서의 어드레스 데이타를 디코딩하여 송수신 모드에서의 부프로세서를 선택하기 위한 디코딩 신호를 상기 부프로세서와 인터럽트 신호를 공급하는 디코더와, 상기 송신 모드의 상기 주프로세서의 리드 신호에 의해 주프로세서의 출력 데이타를 병렬 저장하고 상기 선택된 부프로세서의 상기 리드 클럭에 의해 병렬 출력하는 송신래치와, 상기 수신 모드시 상기 선택된 부프로세서에서 출력하는 라이트 클럭에 의해 부프로세서의 출력 데이타를 병렬 저장하고 상기 주프로세서의 리드신호에 저장 데이타를 상위 주프로세서는 병렬 입력하는 수신래치로 구성됨을 특징으로 하는 멀티프로세서간 데이타 송수신 장치.
  2. 제1항에 있어서, 상기 부프로세서의 리드 클럭과 상기 주프로세서의 라이트 신호가 동일 주기를 가지면 논리가 서로 반대임을 특징으로 하는 멀티프로세서간 데이타 송수신 장치.
  3. 주프로세서와 다수개의 부프로세서로 구성되는 멀티프로세서 시스템의 데이타 송수신 방법에 있어서, 송신 모드시 송신 데이타를 제1메모리에 저장하는 동시에 부프로세서 선택용 어드레스 데이타를 디코딩하여 부프로세서를 선택하는 과정과, 상기 선택된 부프로세서가 상기 제1메모리를 억세스하여 저장하는 동시에 상기 주프로세서로 ACK신호를 발생하는 과정과, 수신 모드시 상기 부프로세서로 라이트 명령을 발생하고 부프로세서 선택용 어드레스 데이타를 디코딩하여 송신축 부프로세서를 선택하는 과정과, 상기 선택된 부프로세서가 일정 주기로 토글되는 라이트 클럭으로 송신 데이타를 제2메모리에 저장되며 상기 라이트 클럭과 동일 주기를 가지며 논리가 반전된 인터럽트 신호를 발생하는 과정과, 상기 주프로세서가 상기 제2메모리의 저장 데이타를 연속적으로 수신하는 과정으로 이루어짐을 특징으로 하는 멀티프로세서간 데이타 송수신 방법.
    * 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910008632A 1991-05-27 1991-05-27 멀티프로세서간 데이타 송수신 장치 및 방법 KR0164351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910008632A KR0164351B1 (ko) 1991-05-27 1991-05-27 멀티프로세서간 데이타 송수신 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008632A KR0164351B1 (ko) 1991-05-27 1991-05-27 멀티프로세서간 데이타 송수신 장치 및 방법

Publications (2)

Publication Number Publication Date
KR920022116A true KR920022116A (ko) 1992-12-19
KR0164351B1 KR0164351B1 (ko) 1999-01-15

Family

ID=19314998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008632A KR0164351B1 (ko) 1991-05-27 1991-05-27 멀티프로세서간 데이타 송수신 장치 및 방법

Country Status (1)

Country Link
KR (1) KR0164351B1 (ko)

Also Published As

Publication number Publication date
KR0164351B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR910010315A (ko) 2방향 데이타 전송 장치
US3566366A (en) Selective execution circuit for program controlled data processors
KR920003270B1 (ko) 캐쉬 메모리를 사용한 블록 액세스 장치
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
JPH07168786A (ja) 同期がとられていない装置間のインターフェイス
GB2060961A (en) Data processing system having memory modules with distributed address information
KR920022116A (ko) 멀티 프로세서간 데이타 송수신 장치 및 방법
KR920003174B1 (ko) 메모리 액세스 콘트롤러
JPH0715800B2 (ja) 記憶回路
US5577005A (en) Circuit for using chip information
KR970000140Y1 (ko) Rtc 인터페이스 회로
US6757752B2 (en) Micro controller development system
JP2000132451A (ja) メモリ制御回路
KR920013146A (ko) 필드버스 인터페이스보드
KR950023069A (ko) 분산 다중 프로세서 교환기의 프로세서간 통신장치
KR970008526B1 (ko) 시스템간의 데이타 공유를 위한 인터페이스 장치
KR920004987Y1 (ko) 보드인에이블 신호 발생회로
JPS5799083A (en) Coding method
KR940006833B1 (ko) 공유자원 억세스 요구 제어장치
KR0131448Y1 (ko) 데이타 직, 병렬 변환회로
KR910012906A (ko) 프로그래머블 콘트롤러의 연산처리장치
KR950009237B1 (ko) 동기식 반도체 메모리 장치의 데이타 처리방법
KR910007746B1 (ko) 프로세서간 단방향 통신 중계장치 및 방법
KR960016271B1 (ko) 교환기 접속모듈의 리셋 출력회로
KR890003236Y1 (ko) 데이터 변환값의 라이트 및 리이드 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040823

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee